TTL邏輯門電路

1、§2.2 TTL邏輯門電路在第一章中討論過由二極管構(gòu)成的與門和或門。由于實(shí)際的二極管并不是理想的，正向?qū)〞r(shí)存在壓降（硅管均為0.7V），所以低電平信號(hào)經(jīng)過一級(jí)與門后，其電平將升高0.7V；高電平信號(hào)每經(jīng)過一級(jí)或門其電平將下降0.7V。也就是說由二極管構(gòu)成的與門和或門均不能用以構(gòu)成實(shí)用的邏輯電路。為克服二極管門電路的上述缺點(diǎn)，可采用具有反相放大特性的三極管來構(gòu)成門電路，即 TTL門電路。在討論TTL門電路之前，先簡(jiǎn)要回顧三極管反相器的基本特性。一、三極管反相器1. 三極管的開關(guān)特性圖2-10為基本的三極管電路及其輸出特性。該輸出特性可劃分成三個(gè)區(qū)截止區(qū)、飽和區(qū)和放大區(qū)。 &

2、#160;  圖2-10 三極管反相器截止區(qū)  發(fā)射結(jié)與集電結(jié)均反偏， ， ， ， 。此時(shí)三極管的三個(gè)電極如同斷開一樣，其等效電路如圖2-11（a）所示。飽和區(qū)  發(fā)射結(jié)與集電結(jié)均正偏，此時(shí)C、E間的電壓稱為極電極飽和壓降 。硅管的約為0.1V0.3V。 幾乎不隨 的變化而變化。飽和條件可用 來描述。而 表示管子的包和深度。三極管飽和時(shí)的等效電路如圖2-11（b）所示。         圖2-11 三極管的開關(guān)特性放大區(qū)  發(fā)射結(jié)正偏，集電結(jié)反偏 ， 隨 線性變化。放大區(qū)與飽

3、和區(qū)的交界處稱為臨界飽和。這時(shí) ， 和 分別被稱為臨界飽和集電極電流和基極電流。在數(shù)字電路中，許多三極管都處于開關(guān)狀態(tài)，即工作在截止區(qū)或飽和區(qū)或在兩區(qū)之間轉(zhuǎn)換。提高這種轉(zhuǎn)換速度就可提高電路的開關(guān)工作速度。2. 三極管反相器的工作原理圖2-10也是一種典型的反相器電路，其工作原理如下： 輸入 為低電平   此時(shí)輸入電平足夠小;使得 V, ， ，晶體管處于截止?fàn)顟B(tài)，如曲線上D點(diǎn)所示， ，電路輸出高電平。 輸入 為高電平   此時(shí)輸入電平足夠大；使 ，晶體管處于飽和狀態(tài)，如曲線上A點(diǎn)所示， ，電路輸出低電平。3. 三極管的開關(guān)時(shí)間由晶體管電路有關(guān)知識(shí)可知，當(dāng)輸

4、入信號(hào) 由高電平變?yōu)榈碗娖交蛴傻碗娖阶優(yōu)楦唠娖綍r(shí)，晶體管不可能立即實(shí)現(xiàn)截止與飽和之間的轉(zhuǎn)換。因此， 的變化總滯后于 的變化，從而 的變化也必然滯后于 ，也就滯后于 ，下圖所示波形即反映了這種情況。圖中，圖2-12 三極管反相器的波形從 正向跳變開始到 上升至其最大值90%時(shí)所需的時(shí)間（即晶體管由截止?fàn)顟B(tài)到飽和狀態(tài)的過渡時(shí)間）稱為接通時(shí)間 。從 負(fù)向跳變開始到 下降至其最大值10%時(shí)所需的時(shí)間（即晶體管由飽和狀態(tài)到截止?fàn)顟B(tài)的過渡時(shí)間）稱為關(guān)閉時(shí)間 。 與 的大小關(guān)系到三極管電路的工作速度。4. 三極管反相器的負(fù)載能力由于數(shù)字電路中的信號(hào)電平只有高、低兩種狀態(tài)，故分兩種情況來討論。當(dāng) 為高電平時(shí)，

5、 為低電平，負(fù)載電流 流入三極管，稱為灌電流負(fù)載；當(dāng) 為低電平時(shí)， 為高電平，負(fù)載電流 經(jīng) 流出，稱為拉電流負(fù)載。 灌電流負(fù)載   此時(shí)電流方向如圖2-10中 所示，晶體管集電極電流 。由于管子處于飽和狀態(tài)，故 。 隨 增加而增大時(shí)，由于 保持不變，所以管子工作點(diǎn)由A點(diǎn)向 點(diǎn)移動(dòng)， 也相應(yīng)地增大。當(dāng)工作點(diǎn)到達(dá) 點(diǎn)時(shí)，若此時(shí)再增加 ，管子將由臨界飽和狀態(tài)進(jìn)入放大狀態(tài)， 將迅速上升而偏離低電平，從而破壞了電路的正常工作。因此，管子處于臨界飽和點(diǎn)時(shí)的 即為反相器所允許的最大負(fù)載灌電流 ，且有    由以上分析可知，要提高反相器灌電流的負(fù)載能力，關(guān)鍵在

6、于加大管子的飽和深度，并增大 。 拉電流負(fù)載    此時(shí)電流方向如圖2-10中 所示，由于此時(shí)管子處于截止?fàn)顟B(tài)，所以 ，即 ， 增加 就要下降。設(shè) 高平下限為 ，則最大負(fù)載拉電流 為顯然，要增大 必須減小 ，這與增加灌電流負(fù)載能力正好是矛盾的。為提高反相器的負(fù)載能力，已提出了許多電路結(jié)構(gòu)，圖2-13所示的推拉式的結(jié)構(gòu)即為其中的一種。該電路由晶體管 、 、 及電阻 、 組成。 其倒相作用， 和 構(gòu)圖2-13 推拉式反相器電路 成復(fù)合管，作為 的有源負(fù)載。 和 的基極電壓的極性正好相反，當(dāng) 為高電平時(shí)， 為低電平，因此 截止， 飽和，從而最大負(fù)載灌電流為 ，顯然，這要

7、比圖2-10所示反相器的灌電流大。當(dāng) 為低電平、 為高電平時(shí)， 截止， 飽和， 工作在放大狀態(tài)，由于它是射極輸出，輸出阻抗很低，因此其拉電流負(fù)載能力也將提高。二、典型TTL與非門的工作原理1. TTL與非門圖2-14為TTL與非門的典型電路，該電路可分為輸入級(jí)、中間級(jí)和輸入級(jí)三個(gè)部分。圖2-14 典型TTL與非門由于輸入級(jí)和輸出級(jí)均由晶體管組成，故稱為晶體管晶體管邏輯電路，簡(jiǎn)稱TTL電路。又因?yàn)樵诰w管中參與導(dǎo)電的有兩種極性的載流子，故這種電路屬于雙極性電路。            &

8、#160; 圖215 多射極晶體管的結(jié)構(gòu)及等效電路                                         輸入級(jí)  TTL與非門的輸入級(jí)由多射極晶體管 和基級(jí)電阻

9、組成。多射極晶體管的結(jié)構(gòu)如圖及其粗略的等效電路如圖2-15。由圖可見，它實(shí)現(xiàn)了輸入變量 、 、 的與運(yùn)算，所以輸入級(jí)相當(dāng)于一個(gè)與門。         中間級(jí)  中間極由 、 和 組成，它是一個(gè)電壓分相器，在 的發(fā)射極與集電極上分別得到兩個(gè)相反的電壓，以滿足輸出級(jí)的需要。         輸出級(jí)  輸出極采用推拉式結(jié)構(gòu)反相器，因其具有較強(qiáng)的負(fù)載能力。2. 工作原理當(dāng)輸入端全為高電平時(shí)， 的各個(gè)BE結(jié)都不導(dǎo)通，而BE結(jié)相

10、當(dāng)于一個(gè)正向?qū)ǖ亩O管，給 提供基極電流，使 導(dǎo)通，進(jìn)而 導(dǎo)通， 和 截止， 輸出低電平。 各極電位如下表所示。當(dāng)輸入端有一個(gè)為低電平（0.3V）時(shí)， 中相應(yīng)的BE結(jié)導(dǎo)通， 的基極電位為 V+0.7V=1V，它不能使 的BC結(jié)和 的BE結(jié)正向?qū)?，因?和 截止, 和 導(dǎo)通， 輸出高電平。 各極電位如下表所示。根據(jù)表1和表2可列出該電路輸入、輸出電平關(guān)系，如表3（a）所示，其相應(yīng)的真值表如3（b）所示，該電路在邏輯上實(shí)現(xiàn)了三變量與非運(yùn)算， ，因此它是一個(gè)三輸入與非門。三、TTL與非門的外特性及主要電器參數(shù)了解門電路的外特性，進(jìn)而理解電路的主要電氣參數(shù)是正確使用數(shù)字集成電路的基礎(chǔ)?，F(xiàn)仍以TTL

11、與非門為例來討論門電路的各種外特性以及有關(guān)的電氣參數(shù)。1. 電壓傳輸特性電壓傳輸特性描述了輸出電壓與輸入電壓的函數(shù)關(guān)系，即 。對(duì)于圖2-14所示的典型與非門，其電壓傳輸性及測(cè)試方法如圖2-16所示，其中 是加在多射極晶體管 某個(gè)發(fā)射極的輸入電壓， 是輸入電壓。  圖2-16 TTL與非門的電壓傳輸特性電壓傳輸特性分為以下幾部分：       段（截止區(qū)） 當(dāng) 0.6V時(shí)， ， 、 截止,輸出高電平 。       段（線性區(qū)） 當(dāng)0.6V 1.3V時(shí)， ，此時(shí) 導(dǎo)通

12、， 隨 升高而下降，經(jīng)過 、 兩級(jí)射隨器使 下降。 仍截止。       段（轉(zhuǎn)折區(qū)） 當(dāng) 1.3V時(shí)，隨著輸入電壓略微升高，輸出電壓急劇下降。這是由于此時(shí) 開始導(dǎo)通， 尚未飽和， 、 、 和 均處于放大狀態(tài)，故 稍有提高，均可使 很快下降。所以 的斜率比 段要大的多。通常把電壓傳輸特性曲線上轉(zhuǎn)折區(qū)中點(diǎn)所對(duì)應(yīng)的輸入電壓稱為門檻電壓（或閾值電壓），以 表示。對(duì)于典型的TTL與非門， =1.31.4V，可以粗略地認(rèn)為，當(dāng) 時(shí)，與非門將截止，輸出高電平。  de段（轉(zhuǎn)折區(qū)） 當(dāng) 1.4V時(shí)， 2.1V，此時(shí) 和 飽和， 截止，輸出

13、低電平， =3V，且輸出電平基本不隨 的增大而變化。由電壓傳輸特性可得與非門的幾個(gè)重要參數(shù)：輸出的高電平 ，輸出低電平 、關(guān)門電平 、開門電平 、下限抗干擾電壓容限 、上限抗干電壓擾容限 等。 和   電壓傳輸特性曲線截止區(qū)所對(duì)應(yīng)的輸出電壓為 ，飽和區(qū)所對(duì)應(yīng)的輸出電壓為 。 和   和 是兩個(gè)很重要的參數(shù)。首先引入額定高電平和額定低電平的概念。由于各器件的 和 總存在差異（離散性），通常要規(guī)定一個(gè)額定值。TTL與非門的額定高電平為3V，額定低電平為0.35V。任何一個(gè)實(shí)際的與非門只要 3V，0.35V，它的這兩個(gè)參數(shù)就是合格的。開門電平 是指輸出電平達(dá)到額定低電平（0.35

14、V）時(shí)，所允許的輸入高電平的最小值。通常認(rèn)為，只有當(dāng) 時(shí)，輸出才是低電平； 時(shí)，輸出將不是低電平。在特性曲線上， 是輸出電壓為0.35V時(shí)所對(duì)應(yīng)的輸入電壓。 的典型值為1.4V，一般要求小于1.8V。關(guān)門電平 是在保證輸出電壓為額定高電平的90%（即2.7V）時(shí)，所允許的輸入低電平的最大值。通常認(rèn)為，只有 ，輸出才是高電平，否則將不是高電平。 的典型值為1.0V，一般要求大于0.8V。 抗干擾能力 和   一般用噪聲容限的數(shù)值來表明電路的抗干擾能力。在輸入為低電平時(shí)，輸出應(yīng)為高電平，如果這時(shí)輸入端引入了一個(gè)正向干擾，當(dāng)它疊加到輸入低電平上，使總和超過 時(shí)，就不能保證輸出為高電平。輸入

15、為低電平時(shí)，在保證輸出仍為高電平的條件下，所允許的最大正向干擾幅度即為該電路的底電平噪聲容限（下限抗干擾電壓容限）以 表示。顯然有 其中 為輸入低電平的上限。同理，當(dāng)輸入為高電平的下限值 時(shí)，在保證輸出為低電平的前提下，輸入端所允許的最大負(fù)向干擾幅度即為該電路的高電平噪聲容限（上限抗干擾電壓容限），以 表示，從而 。2. 輸入特性TTL與非門的輸入特性是指輸入電流 與輸入電壓 間的函數(shù)關(guān)系 。假定電流 由信號(hào)源流入 的發(fā)射極時(shí)方向?yàn)檎粗疄樨?fù)。典型TTL與非門的輸入特性及測(cè)試方法分別如下圖所示。  圖2-17 TTL與非門的輸入特性由輸入特性可得參數(shù)：  

16、60;      輸入短路電流 當(dāng) 時(shí)， ，對(duì)應(yīng)特性曲線上的點(diǎn)，該電流稱為輸入短路電流，記作 。若該門的輸入端由前級(jí)TTL驅(qū)動(dòng)，這個(gè)電流將是前級(jí)門的灌電流負(fù)載之一，它將流入前級(jí)門的 管。         反向漏電流   當(dāng) 時(shí)， 流入 管，且 ，該電流稱為反向漏電流，記作 。它是輸入端為高電平時(shí)從該輸入端流入 的電流，由前級(jí)門的輸出級(jí)供給。必須注意的是，當(dāng) 時(shí)， 管的CE結(jié)將會(huì)被擊穿，使 猛增。另外，當(dāng) -1V時(shí)， 的BE結(jié)也可能被燒壞。這兩種情況下，都會(huì)

17、使與非門損壞。因此在使用時(shí)，尤其在混合使用電源電壓不同的集成電路時(shí)，應(yīng)采取相應(yīng)措施，將輸入電平鉗制在安全工作區(qū)域內(nèi)。3. 輸入負(fù)載特性稱為輸入負(fù)載特性，其中 是外接于與非門輸入端（即 發(fā)射極）的電阻， 是由 基極電流流過 時(shí)產(chǎn)生的壓降，它不是外加電壓。TTL與非門輸入負(fù)載特性及測(cè)試方法如圖2-18所示。     圖2-18 TTL與非門輸入負(fù)載特性由2-18左圖可以看出，當(dāng) 增加時(shí) 也增高。當(dāng) 時(shí)， ，此時(shí)與非門輸入電平為關(guān)門電平 ，將此時(shí)的 記作 （關(guān)門電阻）。由此，可以粗略地認(rèn)為，當(dāng) 時(shí)，輸入電平為低電平，與非門截止，輸出高電平 ；當(dāng) 時(shí)，將因輸入電

18、平高于 而使輸出電平降低。 愈大，輸出電平將愈低，直至 。因此，當(dāng)TTL電路的輸入端開路時(shí)，認(rèn)為該輸入端接邏輯高電平。通常，TTL電路的多余輸入端一般不宜開路，以免引入干擾信號(hào)。對(duì)多余輸入端有三種處理方法：與信號(hào)端并接使用；對(duì)于要求保持高電平的多余端經(jīng)一個(gè) 的電阻接電源正極；對(duì)于要求保持低電平的多余端接地。       圖2-19 TTL與非門的輸出特性4. 輸出特性    TTL與非門的輸出特性反映了輸出電壓 與輸入電流 的關(guān)系，如圖2-19。圖2-19中的電流方向是拉電流為正，灌電流為負(fù)。由典型的TT

19、L與非門可知，在輸出 為低電平時(shí)，隨著灌入 的負(fù)載電流的增大， 的飽和程度將減輕，從而 將略有增大，如圖2-19中的CA段所示。此時(shí)的輸出等效電路如圖2-20（a）所示，輸出阻抗 。當(dāng)灌入電流達(dá)到 （約為40mA）后， 可能脫離飽和進(jìn)入放大狀態(tài)， 將增大很多。此時(shí)，理應(yīng)為邏輯0的低電平可能會(huì)被抬高到同代表邏輯1的高電平差不多大小，從而引起邏輯上的失效。所以不允許與非門工作在AB段。                  

20、  （a）                                   （b）圖2-10 TTL與非門的等效輸出電路當(dāng)與非門截止時(shí)，輸出為高電平，此時(shí)負(fù)載電流為拉式電流，輸出阻抗 。等效電路如圖2-20（b）所示。顯然拉電流增大時(shí)， 將壓下降

21、，當(dāng) = 時(shí)輸出電平為 。通常不允許 。5. 扇出系數(shù)輸入特性和輸出特性反映了驅(qū)動(dòng)門與負(fù)載門之間的相互影響，當(dāng)門電路級(jí)聯(lián)使用時(shí)，必須注意這個(gè)問題。通常用扇出系數(shù) 來描述門電路驅(qū)動(dòng)同類電路的個(gè)數(shù)。  由于 ，故通常有 ，即把與非門輸出低電平時(shí)的管電流負(fù)載能力當(dāng)作與非門的扇出系數(shù)。6. 空載功耗當(dāng)輸出端空載，與非門輸出低電平時(shí)，電路的功耗稱為空載導(dǎo)通功耗 ，其測(cè)試電路如圖2-21（a）所示。 ， 為空載導(dǎo)通時(shí)的電源電流。當(dāng)輸出端空載，與非門輸出高電平時(shí)，電路的功耗稱為空載截止功耗 ，其測(cè)試電路如圖2-21（b）所示。 ， 為空載截止時(shí)的電源電流。   

22、60;  圖2-21 TTL與非門空載功耗的測(cè)試方法由于 比 大，因此一般用 表示門電路的功耗。7. 平均傳輸延遲時(shí)間 在實(shí)際邏輯電路中，一級(jí)門的輸出往往就是下級(jí)門的輸入。由于晶體管的接通時(shí)間 和關(guān)閉時(shí)間 均不為0，也就是說它們的導(dǎo)通、截止過程都需要一定的時(shí)間，所以當(dāng)TTL與非門的輸入信號(hào)發(fā)生變化時(shí)，它的輸出不能立即變化，而存在一定的延遲時(shí)間，如圖2-22所示。圖中，輸出波形下降沿的50%處（ 點(diǎn)）與輸入波形上沿的50%處（A電）的時(shí)間間隔稱為導(dǎo)通延遲時(shí)間 輸出波形上升沿的50%處（ 點(diǎn)）與輸入波形下沿的50%處（B點(diǎn)）的時(shí)間間隔稱為截止延遲時(shí)間 。 與 的平均值稱為平均傳輸延遲時(shí)間

23、 （簡(jiǎn)稱傳輸延遲），即     它是衡量門電路開關(guān)速度的一個(gè)重要指標(biāo)。典型TTL與非門的 約為10ns。圖222 TTL與非門平均傳輸延遲時(shí)間 四、高速TTL門電路要提高TTL門電路的工作速度，必須對(duì)電路加以改進(jìn)。顯然，影響門電路開關(guān)速度的一個(gè)重要因素是晶體管飽和與截止相互轉(zhuǎn)換的時(shí)間。為減小這一時(shí)間，可采取以下措施。      減輕晶體管的飽和深度，甚至使輸出級(jí)晶體管不飽和；     設(shè)法使晶體管基區(qū)的存儲(chǔ)電荷盡快消散。  圖2-23 STTL與非門由此出

24、發(fā)，人們?cè)O(shè)計(jì)了抗飽和TTL與非門，如2-23左圖所示。它與典型TTL與非門相比有兩點(diǎn)改進(jìn)。第一，用帶肖特基勢(shì)壘二極管（SBD）的三極管來代替典型TTL與非門中所有可能在飽和狀態(tài)下工作的晶體管 、 、 和 ；第二，增加了一個(gè)由晶體管 、電阻 和 構(gòu)成的有源泄放電路來代替典型TTL與非門中 的發(fā)射極電阻 。它們的作用分述如下。1  SBD三極管的作用。SBD三極管的等效電路如2-23右圖所示，它是由SBD跨接在三極管基極和集電極之間所得到的一種三極管。SBD正向壓降比一般硅二極管小，僅有0.30.4V。當(dāng)三極管截止、放大或剛進(jìn)入飽和時(shí)，SBD均反偏截止，輸入電流全部流入基極形成 。SBD

25、的接入不會(huì)影響三級(jí)管的開啟時(shí)間。隨著三極管飽和，集電結(jié)變?yōu)檎?。?dāng) 0.3V時(shí)，SBD導(dǎo)通，由于三極管僅在淺飽和狀態(tài)下工作，從而減少了電荷存儲(chǔ)的時(shí)間。2  有源泄放電路的作用u       加速 管由截止到導(dǎo)通的過程  在STTL電路中，當(dāng)輸入電壓由低電平變?yōu)楦唠娖綍r(shí)， 由截止轉(zhuǎn)為導(dǎo)通。由于 、 的存在，使 ，故 將先于 導(dǎo)通。此時(shí)，由于 尚未導(dǎo)通，故 射極電流的絕大部分都注入 的基極。由此說明，有源負(fù)載的引入加速了 的到通過程。u       加速 管由

26、導(dǎo)通導(dǎo)截止的轉(zhuǎn)換過程  在STTL電路中，當(dāng)輸入電壓由高電平變?yōu)榈碗娖綍r(shí)， 截止， 和 也將隨之截止。但由于 的基極和集電極分別通過 和 接至 基極，故在 基區(qū)存儲(chǔ)電荷消耗完畢之前， 發(fā)射結(jié)仍為正偏，因而 仍處于導(dǎo)通狀態(tài)，又因 的基極無泄放電阻，所以 必定比 晚一些截止。于是 基區(qū)中的存儲(chǔ)電荷可通過導(dǎo)通的 進(jìn)行泄放。而在典型的TTL與非門中， 基區(qū)中的存儲(chǔ)電荷只能通過 泄放，顯然STTL的 基區(qū)電荷的泄放要比典型TTL電路快得多，從而加速了 的截止過程。在STTL門電路的基礎(chǔ)上，又相繼研制出低功耗肖特基箝位TTL（簡(jiǎn)稱LSTTL）電路和性能更為優(yōu)良的先進(jìn)的肖特基箝位TTL（簡(jiǎn)稱AST

27、TL/ALSTTL）電路。（有興趣可查閱有關(guān)的器件手冊(cè)）TTL集成門電路除與非門外，還有與門、非門、或門、或非門、與或非門、異或門等。此外，還有為提高驅(qū)動(dòng)能力而設(shè)計(jì)的驅(qū)動(dòng)器（也稱功率門），以及主要起隔離作用的緩沖門等電路，都不再一一討論。下面僅對(duì)TTL集電極開路門和三態(tài)門作一簡(jiǎn)要介紹。五、其他TTL門電路1.     集電極開路TTL門（OC門）TTL與非門輸出端并聯(lián)后出現(xiàn)的問題在實(shí)際應(yīng)用與非門時(shí)，某些場(chǎng)合希望能將多個(gè)門的輸出端連在同一根導(dǎo)線上。在數(shù)字系統(tǒng)中，稱公共導(dǎo)線為總線（BUS）,為傳輸各門信息的公共通道。但是對(duì)于推拉輸出的TTL與非門，當(dāng)各個(gè)門的

28、輸出不是相同的邏輯狀態(tài)時(shí)不能這樣使用。有兩個(gè)推拉輸出的TTL與非門，若在一個(gè)門輸出為高電平（即該門關(guān)門），另一個(gè)門輸出為低電平（即該門開門）時(shí)，圖2-24 兩個(gè)TTL與非門輸出端直接相連的錯(cuò)誤接法將兩個(gè)門的輸出端并聯(lián)成圖224所示電路。由于在具有推拉式輸出級(jí)的電路中，無論輸出是高電平還是低電平，輸出電阻都很小，輸出端并接后將有很大的電流i同時(shí)流過兩個(gè)門的輸出級(jí)，該電流遠(yuǎn)遠(yuǎn)超過了與非門的正常工作電流，足以使V3、V4 過載而損壞，更為嚴(yán)重的是并聯(lián)后的輸出電壓既非邏輯1亦非邏輯0，這種不確定狀態(tài)是不允許出現(xiàn)的。因此，推拉輸出的TTL與非門輸出端是不允許并聯(lián)使用的。集電極開路的與非門結(jié)構(gòu)和符號(hào)避開低

29、阻通路，把輸出級(jí)改為集電極開路的結(jié)構(gòu)就可以解決推拉輸出的TTL與非門的輸出不允許接至同一總線上的問題。如圖225（a）所示，這種門稱為集電極開路的與非門（OC門）。它與推拉輸出的與非門的區(qū)別是用外接電阻RC代替R4、V3、VD3，電源VC與VCC可以不是同一個(gè)。這種門電路在工作時(shí)需要外接負(fù)載電阻和電源。只要電阻的阻值和電源電壓的數(shù)值選擇得當(dāng)，就能夠做到既保證輸出的高、低電平符合要求，輸出端三極管的負(fù)載電流又不過大。               &

30、#160;      圖225  TTL開路門 （a）電路結(jié)構(gòu)；（b）符號(hào) 。當(dāng)幾個(gè)OC門的輸出端相連時(shí)，一般可共用一個(gè)電阻RC和電源VC，如圖226(a)、（b）分別給出它們的符號(hào)和電路結(jié)構(gòu)。圖2-26 OC門的線與連接            圖2-27 OC門上拉電阻的計(jì)算圖226中Y1輸出高電平，Y2輸出低電平時(shí)，負(fù)載電流同樣會(huì)通過RC流向Y2的輸出管V4。但可以把外接電阻RC選得足夠大，使得電流很小，確保Y1的輸出管能

31、可靠飽和，輸出Y為低電平。當(dāng)然RC也不能過大，否則會(huì)降低OC門的輸出高電平。圖227中，當(dāng)相連的OC門中至少有一個(gè)輸出為低電平時(shí)，總輸出為低電平；當(dāng)兩個(gè)OC門的輸出都為高電平時(shí)，則總輸出為高電平。可見它能實(shí)現(xiàn)輸出端相“與”的功能。輸出這種靠線的連接形成與功能的方式稱為“線與”。同理，也可以制成集電極開路或門，集電極開路非門等等。只要是集電極開路，都允許接成線與形式，但使用時(shí)一定要注意外接電阻。圖225（b）是OC門的邏輯符號(hào)，是在普通門符號(hào)輸出端的框內(nèi)加上“”.表示開路輸出，下劃線表示輸出晶體管導(dǎo)通時(shí)呈現(xiàn)低電平的邏輯0；截止時(shí)則為高阻狀態(tài)，欲使其呈現(xiàn)高電平的邏輯1則要接上拉電阻，外接電阻RC即

32、為上拉電阻。另外，如果在上加的是上劃線則表示輸出晶體管導(dǎo)通時(shí)呈現(xiàn)高電平的邏輯1；截止時(shí)則為高阻狀態(tài)，欲使其呈現(xiàn)低電平的邏輯0則要接下拉電阻，發(fā)射極開路輸出即為此種情況。如果中間有一橫線，并且有下劃線（或上劃線），則表示輸出端內(nèi)部具有上拉電阻（或下拉電阻），稱為無源上拉（或無源下拉）。外接電阻RC阻值的選取方法OC門外接電阻RC的大小取決于并聯(lián)在一起的輸出端數(shù)，所接電阻數(shù)以及邏輯狀態(tài)。在圖227電路中，假定將n個(gè)OC門輸出端并聯(lián)使用。負(fù)載是m個(gè)TTL與非門，每個(gè)門各有n個(gè)輸入端。當(dāng)所有OC門截止時(shí)，輸出為高電平。為保證高電平不低于規(guī)定的VOH值，顯然RC不能選得過大。據(jù)此便可列出計(jì)算RC最大值為

33、式中，VC是外接電源電壓；IOH是每個(gè)OC門輸出三極管截止時(shí)的漏電流；IIH是負(fù)載每個(gè)輸入端的高電平輸入電流。同理，當(dāng)OC門導(dǎo)通時(shí)，輸出為低電平。這時(shí)外接電阻RC中的電流和每個(gè)負(fù)載門輸入端的低電平電流IIL將流入導(dǎo)通的OC門?？紤]最不利的情況，即僅有一個(gè)OC門導(dǎo)通時(shí)，全部電流都流入這個(gè)導(dǎo)通的OC門。因此，外接電阻RC的值又不能選得太小，以確保流入唯一的一個(gè)導(dǎo)通OC門得電流不超過最大允許電流IOL（max），輸出低電平不高于規(guī)定的VOL值。于是，外接電阻RC的最小值為綜上分析，最后選定的外接電阻RC值應(yīng)介于RC(max)和RC(min)之間。即集電極開路門的外接電源VC的值可以在不超過V4的擊穿電壓范圍內(nèi)自由選擇。因此，這種結(jié)構(gòu)適合于制作驅(qū)動(dòng)高電壓、大電流的門電路。這種門電路稱為驅(qū)動(dòng)器。OC門除了具有線與的功能外，還常用于一些專門場(chǎng)合，如數(shù)據(jù)傳輸總線、電平轉(zhuǎn)換及對(duì)電感性元件的驅(qū)動(dòng)等。下圖給出用其實(shí)現(xiàn)電平轉(zhuǎn)換的例子。圖2-28 用OC門實(shí)現(xiàn)電平轉(zhuǎn)換2. 三態(tài)輸出TTL門OC門雖能實(shí)現(xiàn)多個(gè)門的輸出并聯(lián)使用，但由于在電源與門的輸出之間串入了較大的電阻，因此OC門的負(fù)載能力及工作速度都有所降低。用高阻抗?fàn)顟B(tài)實(shí)現(xiàn)多個(gè)TTL門輸出端并接TTL與非門電路的V3和V4構(gòu)成推拉式輸出級(jí)。當(dāng)輸入數(shù)字信號(hào)，與非門處于正常工作狀態(tài)時(shí)，V3和V4同時(shí)處于截止?fàn)顟B(tài)，這就意味著兩個(gè)開關(guān)同時(shí)斷開，既不與電