高速設計指南之一

1、高速 PCB 設計指南3 信號線布在電 地 層上在多層印制板布線時 由于在信號線層沒有的線剩下已經(jīng)不多 再多加層數(shù)就會造成浪費也會給生產(chǎn)增加一定的工作量 成本也相應增加了 為解決這個可以考慮在電 地層上進行布線首先應考慮用電源層其次才是地層因為最好是保留地層的完整性4 大面積導體中連接腿的處理在大面積的接地 電 中 常用元器件的腿與其連接 對連接腿的處理需要進行綜合的考慮 就電氣性能而言 元件腿的焊盤與銅面為好 但對元件的焊接裝配就一些不良隱患如 焊接需要大功率加熱器 容易造成虛焊點 所以兼顧電氣性能與工藝需要做成十字花焊盤 稱之為熱heat shield俗稱熱焊盤 Thermal這樣 可使在

2、焊接時因截面過分散熱而產(chǎn)生虛焊點的可能性大大減少 多層板的接電地層腿的處理相同5 布線中系統(tǒng)的作用在許多 CAD 系統(tǒng)中 布線是依據(jù)系統(tǒng)決定的 網(wǎng)格過密 通路雖然有所增加 但步進太小 圖場的數(shù)據(jù)量過大 這必然對設備的存貯空間有更高的要求 同時也對象計算機類電子的運算速度有極大的影響 而有些通路是無效的 如被元件腿的焊盤占用的或被安裝孔 定們占用的等 網(wǎng)格過疏 通路太少對率的影響極大 所以要有一個疏密合理的網(wǎng)格系統(tǒng)來支持布線的進行標準元器件兩腿之間的距離為 0.1 英寸(2.54mm),所以網(wǎng)格系統(tǒng)的基礎一般就定為 0.1 英寸(2.54 mm)或小于 0.1 英寸的整倍數(shù) 如0.05 英寸 0

3、.025 英寸 0.02 英寸等6 設計規(guī)則檢查 DRC布線設計完成后 需認真檢查布線設計是否符合設計者所制定的規(guī)則 同時也需確認所制定的規(guī)則是否符合印制板生產(chǎn)工藝的需求 一般檢查有如下幾個方面1線與線 線與元件焊盤 線與貫通孔 元件焊盤與貫通孔 貫通孔與貫通孔之間的距離是否合理 是否滿足生產(chǎn)要求2電源線和地線的寬度是否合適 電源與地線之間是否緊耦合 低的波阻抗在 PCB中是否還有能讓地線加寬的地方3對于關鍵的信號線是否采取了最佳措施 如長度最短 加保護線 輸入線及輸出線被明顯地4模擬電路和數(shù)字電路部分是否有各自的地線567后加在 PCB 中的圖形 如圖標注標是否會造成信號短路對一些不理想的線

4、形進行修改在 PCB 上是否加有工藝線 阻焊是否符合生產(chǎn)工藝的要求阻焊是否合適字符標志是否壓在器件焊盤上 以免影響電裝質量8多層板中的電源地層的外框邊緣是否縮小 如電源地層的銅箔露出板外容易造成短路- 2 -高速 PCB 設計指南第二篇 PCB 布局在設計中 布局是一個重要的環(huán)節(jié)以這樣認為 合理的布局是 PCB 設計布局結果的好壞將直接影響布線的效果 因此可的第一步另一種是自動布局 一般是在自動布局的基礎上布局的兩種 一種是交互式布局用交互式布局進行調整 在布局時還可根據(jù)走線的情況對路進行再分配 將兩個路進行交換 使其成為便于布線的最佳布局 在布局完成后 還可對設計文件及有關信息進行返回標注于

5、原理圖 使得 PCB 板中的有關信息與原理圖相一致 以便在今后的建檔 更改設計能同步起來, 同 模擬的有關信息進行更新 使得能對電路的電氣性能及功能進行板級驗證-考慮整體美觀一個的與否 一是要注重內在質量 二是兼顧整體的美觀 兩者都較完美才能認為該是的在一個 PCB 板上 元件的布局要求要均衡疏密有序不能頭重腳輕或一頭沉-布局的檢查圖紙相符能否符合 PCB上有無印制板是否與工藝要求有無標記元件在二維 三元件布局是否疏密有序排列整齊是否全部需經(jīng)常更換的元件能否方便的更換插件板 熱敏元件與發(fā)熱元件之間是否有適當?shù)木嚯x 調整可調元件是否方便設備是否方便在需要散熱的地方裝了散熱器沒有信號流程是否順暢且

6、互連最短插頭插座等與機械設計是否線路的干擾問題是否有所考慮空氣流是否通暢- 3 -高速 PCB 設計指南第三篇 高速 PCB 設計一電子系統(tǒng)設計所的隨著系統(tǒng)設計復雜性和集成度的大規(guī)模提高 電子系統(tǒng)設計師們正在從事 100MHZ 以上的電路設計總線的工作頻率也已經(jīng)達到或者超過 50MHZ有的甚至超過 100MHZ目前約 50% 的設計的時率超過 50MHz將近 20% 的設計主頻超過 120MHz工作在 50MHz 時 將產(chǎn)生傳輸線效應和信號的完整性問題而時鐘達到120MHz 時 除非使用高速電路設計知識否則基于傳統(tǒng)方法設計的 PCB 將無法工作 因此 高速電路設計技術已經(jīng)成為電子系統(tǒng)設計師必須

7、采取的設計路設計師的設計技術 才能實現(xiàn)設計過程的可控性只有通過使用高速電二什么是高速電路通常認為如果數(shù)字邏輯電路的頻率達到或者超過 45MHZ50MHZ而且工作在這個頻率之上的電路已經(jīng)占到了整個電子系統(tǒng)一定的份量 比如說就稱為高速電路實際上 信號邊沿的諧波頻率比信號本身的頻率高 是信號快速變化的上升沿與下降沿或稱信號的跳變了信號傳輸?shù)姆穷A期結果 因此 通常約定如果線延時大于1/2 數(shù)字信號驅動端的上升時間 則認為此類信號是高速信號并產(chǎn)生傳輸線效應信號的傳遞發(fā)生在信號狀態(tài)改變的瞬間 如上升或下降時間 信號從驅動端到接收端經(jīng)過一段固定的時間 如果傳輸時間小于 1/2 的上升或下降時間 那么來自接收

8、端的反射信號將在信號改變狀態(tài)之前到達驅動端 反之 反射信號將在信號改變狀態(tài)之后到達驅動端 如果反射信號很強 疊加的波形就有可能會改變邏輯狀態(tài)三高速信號的確定上面我們定義了傳輸線效應發(fā)生的前提條件 但是如何得知線延時是否大于 1/2 驅動端的信號上升時間一般地 信號上升時間的典型值可通過器件手冊給出 而信號的時間在 PCB 設計中由實際布線長度決定 下圖為信號上升時間和的布線長度(延時)的對應關系PCB 板上每英寸的延時為 0.167ns.但是 如果過孔多 器件管腳多 網(wǎng)線上設置的約束多增大 通常高速邏輯器件的信號上升時間大約為 0.2ns 如果板上有 GaAs則最大布線長度為 7.62mm設

9、Tr 為信號上升時間Tpd 為信號線延時 如果 Tr4Tpd信號落在安全區(qū)域如果 2TpdTr4Tpd信號落在不確定區(qū)域如果 Tr2Tpd信號落在問題區(qū)域對于落在不確定區(qū)域及問題區(qū)域的信號 應該使用高速布線方法四什么是傳輸線PCB 板上的走線可等效為下圖所示的串聯(lián)和并聯(lián)的電容 電阻和電感結構 串聯(lián)電阻的典型值 0.25-0.55 ohms/foot因為絕緣層的緣故并聯(lián)電阻阻值通常很高將寄生電阻 電容和電感加到實際的 PCB 連線中之后 連線上的最終阻抗稱為特征阻抗 Zo線徑越寬距電源/地越近 或層的介電常數(shù)越高 特征阻抗就越小 如果傳輸線和接收端的阻抗不匹配 那么輸出的電流信號和信號最終的穩(wěn)定

10、狀態(tài)將不同 這就引起信號在接收端產(chǎn)生反- 4 -高速 PCB 設計指南射 這個反射信號將傳回信號發(fā)射端并再次反射回來 隨著能量的減弱反射信號的幅度將減小 直到信號的電壓和電流達到穩(wěn)定 這種效應被稱為振蕩 信號的振蕩在信號的上升沿和下降沿經(jīng)?？梢钥吹轿鍌鬏斁€效應基于上述定義的傳輸線模型 歸納起來傳輸線會對整個電路設計帶來以下效應······反射信號 Reflected signals延時和時序錯誤 Delay & Timing errors多次邏輯電平門限錯誤 False Switching過沖與下沖 Overshoot/Und

11、ershoot 串擾 Induced Noise (or crosstalk) 電磁輻射 EMI radiation5.1 反射信號如果一根走線沒有被正確終結(終端匹配) 那么來自于驅動端的信號脈沖在接收端被反射 從而 不預期效應 使信號輪廓失真 當失真變形非常顯著時可導致多種錯誤 引起設計失敗 同時 失真變形的信號對噪聲的敏感性增加了 也會引起設計失敗 如果上述情況沒有被足夠考慮 EMI 將顯著增加 這就不單單影響自身設計結果 還會造成整個系統(tǒng)的失敗反射信號產(chǎn)生的主要阻抗失配過長的走線 未被匹配終結的傳輸線 過量電容或電感以及5.2 延時和時序錯誤信號延時和時序錯誤表現(xiàn)為 信號在邏輯電平的高

12、與低門限之間變化時保持一段時間信號不跳變 過多的信號延時可能導致時序錯誤和器件功能的通常在有多個接收端時會出現(xiàn)問題 電路設計師必須確定最壞情況下的時間延時以確保設計的正確性 信號延時產(chǎn)生的驅動過載走線過長5.3 多次邏輯電平門限錯誤邏輯電平門限從而導致這一類型的錯誤 多次邏信號在跳變的過可能多次輯電平門限錯誤是信號振蕩的一種特殊的形式 即信號的振蕩發(fā)生在邏輯電平門限附近 多次邏輯電平門限會導致邏輯功能紊亂 反射信號產(chǎn)生的過長的走線 未被終結的傳輸線 過量電容或電感以及阻抗失配5.4 過沖與下沖過沖與下沖來源于走線過長或者信號變化太快兩方面的雖然大多數(shù)元件接收端有輸入保護二極管保護 但有時這些過

13、沖電平會遠遠超過元件電源電壓范圍損壞元器件5.5 串擾串擾表現(xiàn)為在一根信號線上有信號通過時 在 PCB 板上與之相鄰的信號線上就會感應出相信號我們稱之為串擾信號線距離地線越近 線間距越大 產(chǎn)生的串擾信號越小 異步信號和時鐘信號更容易產(chǎn)生串擾 因此擾的方法是移開發(fā)生串擾的信號或被嚴重干擾的信號- 5 -高速 PCB 設計指南5.6 電磁輻射EMI(Electro-Magnetic Interference)即電磁干擾 產(chǎn)生的問題包含過量的電磁輻射及對電磁輻射的敏感性兩方面 EMI 表現(xiàn)為當數(shù)字系統(tǒng)加電運行時 會對周圍環(huán)境輻射電磁波 從而干擾周圍環(huán)境中電子設備的正常工作 它產(chǎn)生的主要是電路工作頻率

14、太高以及布局布線不合理 目前已有進行 EMI的軟件工具 但 EMI器都很昂貴參數(shù)和邊界條件設置又很這將直接影響結果的準確性和實用性 最通常的做法是將EMI 的各項設計規(guī)則應用在設計的每一環(huán)節(jié) 實現(xiàn)在設計各環(huán)節(jié)上的規(guī)則驅動和六避免傳輸線效應的方法上述傳輸線問題所引入的影響 我們從以下幾方面談談這些影響的方法6.1 嚴格關鍵網(wǎng)線的走線長度如果設計中有高速跳變的邊沿 就必須考慮到在 PCB 板上傳輸線效應的問題 現(xiàn)在普遍使用的很高時率的快速集成電路更是這樣的問題 解決這個問題有一些基本原則 如果采用 CMOS 或 TTL 電路進行設計 工作頻率小于 10MHz 布線長度應不大于 7 英寸 工作頻率在

15、 50MHz 布線長度應不大于 1.5 英寸 如果工作頻率達到或超過 75MHz布線長度應在 1 英寸 對于 GaAs就傳輸線的問題最大的布線長度應為 0.3 英寸 如果超過這個標準6.2 合理走線的拓撲結構解決傳輸線效應的另一個方法是選擇正確的布線路徑和終端拓撲結構 走線的拓撲結構是指一根網(wǎng)線的布線順序及布線結構 當使用高速邏輯器件時 除非走線分支長度保持很短否則邊沿快速變化的信號將被信號主干走線上的分支走線所扭曲 通常情形下 PCB 走線采用兩種基本拓撲結構 即菊花鏈(Daisy Chain)布線和星形(Star)分布對于菊花鏈布線 布線從驅動端開始 依次到達各接收端 如果使用串聯(lián)電阻來改

16、變信號特性 串聯(lián)電阻的位置應該緊靠驅動端 在走線的諧波干擾方面 菊花鏈走線效果最好 但這種走線通率最低 不容易 100%實際設計中 我們是使菊花鏈布線中分支長度盡可能短 安全的長度值應該是Stub Delay <= Trt *0.1.例如 高速 TTL 電路中的分支端長度應小于 1.5 英寸 這種拓撲結構占用的布線空間較小并可用單一電阻匹配終結 但是這種走線結構使得在不同的信號接收端信號的接收是不同步的星形拓撲結構可以有效的避免時鐘信號的不同步問題 但在密度很高的 PCB 板上手工完成布線十分采用自動布線器是完成星型布線的最好的方法 每條分支上都需要終端電阻 終端電阻的阻值應和連線的特征

17、阻抗相匹配 這可通過手工計算 也可通過 CAD 工具計算出特征阻抗值和終端匹配電阻值在上面的兩個例子中使用了簡單的終端電阻 實際中可選擇使用更復雜的匹配終端 第一種選擇是 RC 匹配終端 RC 匹配終端可以減少功率消耗 但只能使用于信號工作比較穩(wěn)定的情況 這種方式最適合于對時鐘線信號進行匹配處理 其缺點是 RC 匹配終端中的電容可能影響信號的形狀和串聯(lián)電阻匹配終端速度產(chǎn)生額外的功率消耗 但會減慢信號的傳輸 這種方式用于時間延遲影響不大的總線驅動電路用數(shù)量和連線密度串聯(lián)電阻匹配終端的優(yōu)勢還在于可以減少板上器件的使最后式為分離匹配終端 這種方式匹配元件需要放置在接收端附近 其優(yōu)點是不- 6 -高速

18、 PCB 設計指南會拉低信號并且可以很好的避免噪聲典型的用于 TTL 輸入信號(ACT, HCT, FAST)此外 對于終端匹配電阻的封裝型式和安裝型式也必須考慮 通常 SMD 表面貼裝電阻比通孔元件具有較低的電感 所以 SMD 封裝元件成為首選 如果選擇普通直插電阻也有兩種安裝方式可選 垂直水平方式垂直安裝方式中電阻的一條安裝管腳很短 可以減少電阻和電路板間的熱阻 使電阻的熱量更加容易散發(fā)到空氣中 但較長的垂直安裝會增加電阻的電感 水平安裝方式因安裝較低有更低的電感 但過熱的電阻會出現(xiàn)漂移 在最壞的情況下電阻成為開路 造成 PCB 走線終結匹配失效 成為潛在的失敗因素6.3 抑止電磁干擾的方

19、法很好地解決信號完整性問題將PCB 板的電磁兼容性(EMC)其中非常重要的是保證 PCB 板有很好的接地對復雜的設計采用一個信號層配一個地線層是十分有效的方法 此外 使電路板的最外層信號的密度最小也是減少電磁輻射的好方法 這種方法可采用"表面積層"技術"Build-up"設計制做 PCB 來實現(xiàn) 表面積層通過在普通工藝 PCB 上增加薄絕緣層和用于貫穿這些層的微孔的組合來實現(xiàn)電阻和電容可埋在表層下面積上的走線密度會增加近一倍 因而可降低 PCB 的體積 PCB 面積的縮小對走線的拓撲結構有巨大的影響 這意味著縮小的電流回路 縮小的分支走線長度 而電磁輻射

20、近似正比于電流回路的面積 同時小體積特征意味著高密度引腳封裝器件可以被使用這又使得連線長度下降從而電流回路減小提高電磁兼容特性6.4 其它可采用技術為減小集成電路電源上的電壓瞬時過沖 應該為集成電路添加去耦電容 這可以有效去除電源上的毛刺的影響并減少在印制板上的電源環(huán)路的輻射當去耦電容直接連接在集成電路的電源管腿上而不是連接在電源層上時 其平滑毛刺的效果最好 這就是為什么有一些器件插座上帶有去耦電容 而有的器件要求去耦電容距器件的距離要足夠的小任何高速和耗的器件應盡量放置在一起以減少電源電壓瞬時過沖如果沒有電源層 那么長的電源連線會在信號和回路間形成環(huán)路 成為輻射源和易感應電路走線 線其它走線

21、則一個不穿過同一網(wǎng)線或其它走線的環(huán)路的情況稱為開環(huán) 如果環(huán)路穿過同一網(wǎng)閉環(huán) 兩種情況都會形成天線效應(線天線和環(huán)形天線)天線對外產(chǎn)生EMI 輻射 同時自身也是敏感電路 閉環(huán)是一個必須考慮的問題 因為它產(chǎn)生的輻射與閉環(huán)面積近似成正比結束語高速電路設計是一個非常復雜的設計過程 ZUKEN 公司的高速電路布線算法(Route Editor)和 EMC/EMI 分析軟件(INCASES,Hot-Stage)應用于分析和發(fā)現(xiàn)問題 本文所闡述的方法就是專門解決這些高速電路設計問題的 此外 在進行高速電路設計時有多個因素需要加以考慮 這些因素有時互相對立 如高速器件布局時位置靠近 雖可以減少延時但可能產(chǎn)生串

22、擾和顯著的熱效應 因此在設計中 需權衡各因素 做出全面的折衷考慮 既滿足設計要求 又降低設計復雜度高速 PCB 設計的采用了設計過程的可控性只有可控的才是可靠的也才能是的- 7 -高速 PCB 設計指南高速 PCB 設計指南之二第一篇高密度(HD)電路的設計本文許多人把規(guī)模的封裝看作是由便攜式電子所需的空間限制的一個可行的解決方案 它同時滿足這些電路設計應該為裝配工藝著想當為今天價值推動的市場開發(fā)電子更能與性能的要求 為便攜式的高密度時 性能與可靠性是最優(yōu)先考慮的 為了在這個市場上競爭 開發(fā)者還必須注重裝配的效率 因為這樣可以成本 電子的技術進步和不斷增長的復雜性正產(chǎn)生對更高密度電路方法的需求

23、 當設計要求表面貼裝 密間距和向量封裝的集成電路 時 可能要求具有較細的線寬和較密間隔的更高密度電路板展望未來 一些已經(jīng)在供應微型旁路孔 序列組裝電路板的公司正大量投資來擴大能力 這些公司認識到便攜式電子品工業(yè)就足以全球的市場對更小封裝的目前趨勢 單是通信與個人計算產(chǎn)物理 復雜元件上更密的引腳間高密度電子的開發(fā)者越來越受到幾個因素的隔 財力 貼裝必須很精密 和環(huán)境 許多封裝吸潮 造成裝配處理期間的破裂 物理因素也包括安裝工藝的復雜性與最終的可靠性進一步的財政決定必須考慮將可如何與和裝配設備效率 較脆弱的引腳元件 如與 引腳間距的 方面向裝配 能在維護一個持續(xù)的裝配工藝提出一個最的開發(fā)計劃是那些

24、已經(jīng)實行工藝認證的電路板設計指引和工藝認證的焊盤幾何形狀在環(huán)境上 焊盤幾何形狀可能不同 它基于所用的安裝電子零件的焊接類型 可能的時候 焊盤形狀應該以一種對使用的安裝工藝透明的方式來定義 不管零件是安裝在板的一面或兩面 經(jīng)受波峰 回流或其它焊接 焊盤與零件應該優(yōu)化 以保證適當?shù)暮附狱c與檢查標準 雖然焊盤圖案是在上定義的 并且因為它是印制板電路幾何形狀的一部分 它們受到可生產(chǎn)性水平和與電鍍 腐蝕 裝配或其它條件有公差的限制 生產(chǎn)性方面也與阻焊層的使用和在阻焊與導體圖案之間的對齊有關1 焊盤的要求國際電子技術委員會 的標準認識到對焊接圓角或焊盤凸起條件的不同目標的需要這個新的國際標準確認兩個為開發(fā)

25、焊盤形狀提供信息的基本方法)基于工業(yè)元件規(guī)格 電路板和元件貼裝精度能力的準確資料 這些焊盤形狀局限于一個特定的元件 有一個標識焊盤形狀的編號) 一些方程式可用來改變給定的信息 以達到一個更穩(wěn)健的焊接連接 這是用于一些特殊的情況 在這些情況中用于貼裝或安裝設備比在決定焊盤細節(jié)時所假設的精度有或多或少的差別該標準為用于貼裝各種引腳或元件端子的焊盤定義了最大 中等和最小材料情況 除非另外標明 這個標準將所有三中“希望目標”標記為一級或三級應用 “最大”焊盤條件用于波峰或一級 最大用于低密度焊接無引腳的片狀元件和有引腳的翅形元件 為這些元件以及的型引腳元件配置的幾何形狀可以為- 1 -高速 PCB 設

26、計指南手工焊接和回流焊接提供一個較寬的工藝窗口中等具有中等水平元件密度的可以考慮采用這個“中等”的焊盤幾何形狀 與標準焊盤幾何形狀非常相似 為所有元件類型配置的中等焊盤將為回流焊接工藝提供一個穩(wěn)健的焊接條件 并且應該為無引腳元件和翅形引腳類元件的波峰或焊接提供適當?shù)臈l件三級 最小具有高元件密度的 通常是便攜式應用 可以考慮“最小”焊盤在采用最小的焊盤形狀之前幾何形狀 最小焊盤幾何形狀的選擇可能不適合于所有的使用這應該考慮在的限制條件基于表格中所示的條件進行試驗中所提供的以及在中所配置的焊盤幾何形狀應該接納元件公差和工藝變量 雖然在標準中的焊盤已經(jīng)為使用者的多數(shù)裝配應用提供一個穩(wěn)健的界面 但是一

27、些公司已經(jīng)表示了對采用最小焊盤幾何形狀的需要 以用于便攜式電子和其它獨特的高密度應用國際焊盤標準()了解到更高零件密度應用的要求 并提供用于特殊產(chǎn)品類型的焊盤幾何形狀的信息 這些信息的目的是要提供適當?shù)谋砻尜N裝焊盤的形狀和公差 以保證適當焊接圓角的足夠區(qū)域也對這些焊接點的檢查測試和返工圖一和表一所描述的典型的三類焊盤幾何形狀是為每一類元件所提供的 最大焊盤(一級)中等焊盤()和最小焊盤(三級)圖一 兩個端子的矩形電容與電阻元件的 IEC以不同以滿足特殊應用焊盤特性 最大一級 中等最級腳趾-焊盤突出腳跟-焊盤突出側面-焊盤突出0.6 0.4 0.20.0 0.0 0.00.1 0.0 0.0開井

28、余量 0.5 0.25 0.05圓整因素 最近 0.5 最近 0.05 最近 0.05表一 矩形與方形端的元件(陶瓷電容與電阻) (:mm)焊接點的腳趾 腳跟和側面圓角必須元件 電路板和貼裝精度偏差的公差 平 如圖二所示最小的焊接點或焊盤突出是隨著公差變量而增加的表二圖二帶狀翅形引腳元件的 IEC 標準定義了三種可能的變量以滿足用戶的應用焊盤特性 最大一級 中等最級腳趾-焊盤突出腳跟-焊盤突出側面-焊盤突出0.8 0.5 0.20.5 0.35 0.20.05 0.05 0.03開井余量 0.5 0.25 0.05圓整因素 最近 0.5 最近 0.05 最近 0.05表二 平帶 L 形與翅形引

29、腳(大于 0.625mm 的間距) (:mm)- 2 -高速 PCB 設計指南如果這些焊盤的用戶希望對貼裝和焊接設備有一個更穩(wěn)健的工藝條件 那么分析中的個別元素可以改變到新的所希望的焊接點或焊盤突出的期望 表條件 這包括元件 板或貼裝精度的擴散 以及最小的和用于焊盤的輪廓公差方法的方式與元件的類似 所有焊盤公差都是要對每一個焊盤以最大提供一個預計的焊盤圖形 單向公差是要減小焊盤因此得當焊接點形成的較小區(qū)域 為了使開孔的在這個標準中寸 當焊盤在其最大標注系統(tǒng)容易焊盤是跨過內外極限標注的標注概念使用極限和幾何公差來描述焊盤的最大與最小尺時 結果可能是最小可接受的焊盤之間的間隔 相反 當焊盤在其最小

30、時 結果可能是最小的可接受焊盤 需要達到可靠的焊接點 這些極限盤通過 不通過的條件焊假設焊盤幾何形狀是正確的 并且電路結構的最終都滿足所有規(guī)定標準 焊接缺陷應該可以減少 盡管如此 焊接缺陷還可能由于材料與工藝變量而發(fā)生 為密間距 開發(fā)焊盤的設計者必須建立一個可靠的焊接連接所要求的最小腳尖與腳跟以及在元件封裝特征上最大與最小 或至少 的材料條件表三 J 形引腳:mm)焊盤特性 最大一級中等最級腳趾-焊盤突出腳跟-焊盤突出側面-焊盤突出0.2 0.2 0.20.8 0.6 0.40.1 0.05 0.0開井余量 1.5 0.8 0.2圓整因素 最近 0.5 最近 0.05最近 0.05表四 圓柱形

31、端子MELF:mm)焊盤特性 最大一級 中等最級腳趾-焊盤突出腳跟-焊盤突出側面-焊盤突出1.0 0.4 0.20.2 0.1 0.00.2 0.1 0.0開井余量 0.2 0.25 0.25圓整因素 最近 0.5 最近 0.05最近 0.05表五 只有底面的端子:mm)焊盤特性 最大一級 中等最級腳趾-焊盤突出腳跟-焊盤突出側面-焊盤突出0.2 0.1 00.2 0.1 00.2 0.1 0開井余量 0.25 0.1 0.05圓整因素 最近 0.5 最近 0.05最近 0.05表六 內向 L 形帶狀引腳:mm)- 3 -高速 PCB 設計指南焊盤特性 最大一級 中等最級腳趾-焊盤突出腳跟-焊

32、盤突出側面-焊盤突出0.1 0.1 0.01.0 0.5 0.20.1 0.1 0.1開井余量 0.5 0.25 0.05圓整因素 最近 0.5 最近 0.05 最近 0.052BGA 與 CAP封裝已經(jīng)發(fā)展到滿足現(xiàn)在的焊接安裝技術與陶瓷而相對而言元件具有相對廣泛的接觸間距間距為引腳框架封裝的的輸入 輸出和規(guī)模的柵格和都不容易損壞 并且要求 當為與密間距元件兩者相對于密間距標準選擇性地減少接觸點 以滿足特殊元件建立接觸點布局和引線排列時 封裝開發(fā)者必須考慮片的方向用設計以及塊的和形狀在技術引線排列時的另一個要面對的問題是芯模塊“面朝上”的結構通常是當供應商正在使模塊的焊盤向上或向下 內插器技術

33、采用的元件構造以及在其中使用的材料結合不在這個工業(yè)標準與指引中定義每一個商都將企圖將其特殊的結構勝任用戶所定義的應用 例如 消費可能有一個相對條件下 取決于良好的工作環(huán)境 而工業(yè)或汽車應用的經(jīng)常必須運行在更大的所選擇材料的物理特性 可能要使用到倒裝或引線接合技術 因為安裝結構是剛性材料陣模塊安裝座一般以導體定中心 信號從模塊焊盤走入接觸球的排列矩在該文件中詳細敘述的柵格陣列封裝外形在定義一種較小的矩形的物中提供 方形元件類別接觸點間隔為如引腳間隔 接觸點矩陣布該矩陣元件的總的外形規(guī)格定義各種三種接觸點間隔很大的靈活性封裝的局與構造方形輪廓覆蓋的從和球接觸點可以單一的形式分布行與列排列有雙數(shù)或單

34、數(shù)雖然排列必須保持對整個在某區(qū)域內減少接觸點的位置封裝外形的對稱 但是各元件商3規(guī)模的 BGA 變量“密間距”和“真正大小”的封裝 最近開發(fā)的指引提出批準的 間距接觸許多物理屬性 并為封裝供應商提供“變量”形式的靈活性第一份對密間距元件類別的文件是點排列的統(tǒng)一方形封裝系列外形具有基本總的高度(定義為“薄的輪廓”)限制到從貼裝下面的例子代表為將來的標準考慮的一些其它變量封裝表面最大為范圍從球間距與球不采用)技術的需求將也會影響電路布線效率 許多公司已經(jīng)選擇對較低數(shù)的間距 較大的球間距可能減輕最終用戶對更復雜的印刷電路板(的接觸點排列間隔是推薦最小的接觸點直徑規(guī)定為大多數(shù)采用公差范圍為最小最大間距

35、- 4 -高速 PCB 設計指南的應用將依靠電路的次表面布線 直徑上小至的焊盤之間的間隔寬度只夠連接一根寬度的電路 將許多多余的電源和接地觸點分布到矩陣的周圍 這樣將提供對排列矩陣的有限滲透 這些較高數(shù)的應用更可能決定于)技術多層 盲封閉的焊盤上的電鍍旁路孔(4 考慮封裝技術元件的環(huán)境與電氣性能可能是與封裝一樣重要的問題用于高密度 高應用)結的封裝技術首先必須滿足環(huán)境標準 例如 那些使用剛性內插器(構的 由陶瓷或有機基板的不能緊密地配合硅的外形 元件四周的引線接合座之間的互連必須流 有電氣界面的能力面 * 封裝結構的一個實際優(yōu)勢是它在硅模塊外形內提供所使用一種高級的聚酰胺薄膜作為其基體結構并且

36、使用半加成銅電鍍工藝來完依順材料的獨特結合使元件能夠來滿足具有廣泛環(huán)境的成上鋁接合座與聚酰胺內插器上球接觸座之間的互連忍受惡劣的環(huán)境 這種封裝已經(jīng)由一些主要的應用超過家主要的朝下”的封裝 元件外形密切配合商和封裝服務提供商已經(jīng)采用了 封裝 定義為“面模塊的外形上的鋁接合焊盤放于朝向球接觸點和表面的位置 這種結構在工業(yè)中有最廣泛的認同 因為其建立的基礎結構和無比的可靠性 封裝的材料與引腳設計的獨特系統(tǒng)是在物理上順應的補償了硅與結構的溫度膨脹系統(tǒng)的較大差別5 安裝座計劃推薦給點間隔和元件的安裝座或焊盤的幾何形狀通常是圓形的 可以調節(jié)直徑來滿足接觸的變化 焊盤直徑應該不大于封裝上接觸點或球的直徑 經(jīng)

37、常比球接觸點規(guī)定的正常直徑小節(jié)或在最后確定焊盤排列與幾何形狀之前 參考商的規(guī)格第有兩種方法用來定義安裝座定義焊盤或銅定義阻焊如圖三所示圖三的焊盤可以通過化學腐蝕的圖案來界定無阻焊層或有阻焊層疊加在焊盤圓周上阻焊層界定銅定義焊盤圖形通過腐蝕的銅界定焊盤圖形 阻焊間隔應該最小離腐蝕的銅焊盤對要求間隔小于所推薦值的應用咨詢印制板供應商阻焊定義焊盤圖形如果使用阻焊界定的圖形 相應地調整焊盤直徑 以保證阻焊的覆蓋元件上的焊盤間隔活間距是“基本的” 因此是不累積的貼裝精度和公差必須考慮 如前面所說的脫離焊盤 界定的 雖然較大間距的的焊盤一般是圓形的 阻焊界定或腐蝕 阻焊將接納電路走線的焊盤之間的間隔 較高

38、的元件將依靠電鍍旁路將電路走到次表面層 表七所示的焊盤幾何形狀推薦一個與名義標準接觸點或球的直徑相等或稍小的直徑表七BGA 元件安裝的焊盤圖形接觸點間距- 5 -高速 PCB 設計指南基本的標準球直徑 焊盤直徑 (mm)最小 名義 最大 最小 - 最大0.05 0.25 0.30 0.35 0.25-0.300.65 0.25 0.30 0.35 0.25-0.300.65 0.35 0.40 0.45 0.35-0.400.80 0.25 0.30 0.35 0.25-0.300.80 0.35 0.40 0.45 0.35-0.400.80 0.45 0.50 0.55 0.40-0.50

39、1.00 0.55 0.60 0.65 0.50-0.601.27 0.70 0.75 0.80 0.60-0.701.50 0.70 0.75 0.80 0.60-0.70有些公司企圖為所有密間距的應用維持一個不變的接觸點直徑因為一些與接觸點間距的元件商隨意的球與接觸點直徑的變化 設計者應該在制定焊盤直徑之前參考專門的供應商規(guī)格 較大的球與焊盤的直徑可能限制較高元件的電路布線 一些條或兩條電路的間隔 例如元件類型的焊盤幾何形狀可能不寬度足夠容納不止一甚至一條大于間距的將不或的電路 那些采用密間距封裝變量的可能發(fā)現(xiàn)焊盤中的旁路孔(微型旁路孔)更加實際 特別如果元件密度高必須減少電路布線6 裝配

40、工藝效率所要求的特征 為了采納對密間距表面貼裝元件()的模板的精確要求一些視覺或攝像機幫助的對中方法 全局基準點是用于準確的錫膏印刷的模板和在精確的貼裝中作為參考點 模板印刷機的攝相機系統(tǒng)自動將板對準模板達到準確的錫膏轉移對于那些使用模板到電路板的自動視覺對中的系統(tǒng) 電路板的設計者必須在焊盤層的設計文件中提供至少兩個全局基準點 圖四在組合板的每一個裝配單元內也必須提供局部基準點目標 以幫助自動元件貼裝 另外 對于每一個密間距和高密間距元件通常提供一或兩個目標在所有位置推薦使用一個基準點的雖然形狀和可以對不同的應用分別對待 但是大多數(shù)設備商都認同 直徑的實心點 該點必須沒有阻焊層以保證攝相機可以

41、快速識別 除了基準點目標外 電路板必須包含一些孔 用于二次裝配有操作 組合板應該提供兩或三個孔每個電路板報單元提供至少兩個孔通常裝配規(guī)定是常見的應該指定無電鍍孔至于在錫膏印刷模板夾具上提供的基準點 一些系統(tǒng)檢測模板的定面 而另一些則檢測底面 模板上的全局基準點只是半腐蝕在模板的表面用黑樹脂顏料填充7 指定表面最終涂層為元件的安裝選擇專門類型的表面最終涂鍍方法可以提高裝配工藝的效率 但是也可能影響的成本 在銅箔上電鍍錫或錫 鉛合金作為抗腐蝕層是非常常見的方法當定選擇性地去掉銅箔的減去法 化學腐蝕 繼續(xù)在工業(yè)廣泛使用因為錫鉛導線在°溫度以上時變成液體 所以大多數(shù)使用回流焊接技術的表面貼裝

42、板都指銅上的阻焊層(,)來保持阻焊材料下一個平坦均勻的表面只留下銅導體和沒有電鍍的元件安裝座當處理板時 錫或錫鉛是化學剝離的銅導體用環(huán)氧樹脂或聚合物阻焊層涂蓋 以防止對- 6 -高速 PCB 設計指南焊接有關工藝的雖然電路導線有阻焊層覆蓋 設計者還必須為那些不被阻焊層覆蓋的部分 元件安裝座 指定表面涂層 下面的例子是廣泛使用在法工業(yè)的合金電鍍典型方通常要求預處理安裝座的應用是超密間距)元件可能具有小于元件 例如(的引腳間距 通過在這些座上提供的錫 鉛合金 裝配可以上少量的助焊劑 貼裝零件和使用加熱棒熱風 激光或軟束線光源來回流焊接該元件 在特殊的安裝座上選擇性地電鍍或保留錫鉛合金將適用于超密間

43、距封裝的回流焊接使用熱風均勻法 錫鉛在上阻焊層之后涂鍍在電路板上 該工藝是 電鍍的板經(jīng)過清洗 上助焊劑和浸入熔化的焊錫中當合金還是液體狀態(tài)的時候多余的材料被吹離表面留下合金覆蓋的表面 熱風焊錫均勻 ()電鍍工藝廣泛使用 一般適合于回流焊接裝配工藝致可能不適合于使用密間距元件的電路板焊錫量與平整度的不一密間距的和元件要求非常均勻和平整的表面涂層 作為在密間距元件的安裝座上均勻錫膏量的方法 表面必須盡可能地平整 為了保證平整度 許多公司在銅箔上使用鎳合金 接著一層很薄的金合金涂層來去掉氧化物在阻焊涂層工藝之后 在的銅上使用無電鍍鎳金 用這個工藝商通常將的安裝座使用錫 鉛電鍍圖案作為抗腐蝕層 在腐蝕

44、之后剝離錫鉛合金 但是不是對和孔施用焊錫合金按照而是電路板浸鍍鎳金合金標準 印制板設計的通用標準)而推薦的浸金厚度為推薦的無電鍍鎳厚度是(至少有金對錫板可能的合金與焊接工藝的一句話忠告 如果金涂層厚度超過鉛比率可能引起最終焊接點的脆弱 脆弱將造成溫度循環(huán)中的過到的其它物理應力那么裂或裝配后的8合金電鍍替代方案在上阻焊層之后給板增加焊錫合金是有成本代價的 并且給基板極大的應力條件例如用錫鉛涂層 板熔化的焊錫中 然后抽出和用強風將多余的錫鉛材料去掉 溫度沖擊可能導致基板結構的脫層 損壞電鍍涂鍍 雖然應力較小 但不是所有電路板可能影響長期可靠性的缺陷的一種技術 作為對電鍍的另一種選擇商許多公司已經(jīng)找

45、到的 有優(yōu)勢的和平整的安裝表面的方法 這就是有機保護層或在銅上與上助焊劑涂層作為銅安裝座和旁通孔 測試焊盤上氧化增長的一個方法 將一種特殊的保護劑或阻化劑涂層應用到板上 諸如苯并三唑和咪唑這些有機氮涂層材料被用來取代上面所描述的合金表面涂層 可從幾個渠道到 不同的商標名稱 在洲 廣泛使用的一種是這種涂層適合于大多數(shù)有機助焊焊接材料 在對裝配工藝中經(jīng)常遇到的三 四次高溫之后仍有保護特征 多次的能力是重要的 當要焊接到裝配的主面和第二面的時候 會發(fā)生兩次對回流焊接溫度的括對波峰焊接或其它焊接工藝的混合技術典型的多次裝配步驟也可能包9 一般成本考慮與別占總的電鍍或涂鍍有成本不總是詳細界定的 一些供應

46、商感覺方法之間的成本差成本中的很小部分 所以界不界定是不重要的 其他的可能對不是其能力之內- 7 -高速 PCB 設計指南的成本有一個額外的費用給在德州的一家公司進行戶的一個額外開支因為板必須送出去最后電鍍 這個額總的板成本受到影響例如 在加州的一家公司將板的費用可能沒有清晰地界定為對客每一個電鍍和涂鍍工藝其優(yōu)點與缺點 設計者與工程師必須通過試驗或工藝效率評估仔細地權衡每一個因素 在指定是必須考慮的問題以及工藝上的平衡 對于細導線 高元件密度或密間距技術與 平整的外形是必須的 焊盤表面性涂層可以是電鍍的或的 但必須考慮裝配工藝與是最萬能的(只要金的厚度低于 )電鍍工在所有和電鍍的選擇中藝比保護

47、性涂層好的優(yōu)勢是貨架性地覆蓋在那些不到焊接工藝的旁路其它電路特征的銅上面 和抗污染 雖然表面涂層特性之間的平衡將影響最終選擇 但是可行性與總的成本最可能決定最后的選擇 在工藝傳統(tǒng)上主宰工業(yè)但是表面的均勻性難于對于密間距元件的焊接 一個受控的裝配工藝取決于一個平整和 均勻的安裝座 密間距元件包括元件族如果密間距元件在裝配中不使用 使用工藝是可行的選擇10 阻焊層 sldermask)要求阻焊層在回流焊接工藝期間的焊接缺陷中的是重要的設計者應該盡量板上所有焊盤特減小焊盤特征周圍的間隔或空氣間隙 雖然許多工藝工程師寧可阻焊層征 但是密間距元件的引腳間隔與焊盤將要求特殊的考慮 雖然在四邊的上不分對于區(qū)

48、的阻焊層開口或窗口可能是可接受的 但是元件引腳之間的錫橋可能更加的阻焊層 許多公司提供一種阻焊層 它不接觸焊盤 但是覆蓋焊盤之間的任何特征以防止錫橋 多數(shù)表面貼裝的以阻焊層覆蓋 但是阻焊層的如果厚度大于特別是那些使用密間距可能影響錫膏的應用 表面貼裝元件的來使用供應的都要求一種低輪廓感光阻焊層阻焊材料必須通過液體 濕 工藝或者干薄膜疊層干薄膜阻焊材料是以可適合于一些表面貼裝厚度但是這種材料不推薦用于密間距應用 很少公司提供但是有幾家公司可以提供液體感光阻焊材料 通常 阻薄到可以滿足密間距標準的干薄膜焊的開口應該比焊盤大這在焊盤所有邊上的 通常指定用于表面貼裝應用(提)的間隙 低輪廓的液體感光阻

49、焊材料是確的特征和間隙結論 密間距()和的裝配工藝可以調整到滿足可接受的效率水平 但是彎曲的引腳和錫膏印刷的不持續(xù)性經(jīng)常給裝配工藝帶來麻煩 雖然使用小型的密間距元件提供布局的靈活性 但是將很復雜的多層基板報上的元件推得更近 可能犧牲可測試性元件的使用已經(jīng)提供較高的裝配工藝和的布局靈活性 提供較緊密的元件間隔與較短的元件之間的電路 一些公司正企圖將幾個電路功能集成到一兩個多的柵格限制 層 因此增加的但是較高的元件中來面積的限制 用戶化的或的可以緩解數(shù)與較密的引腳間距一般都會迫使設計者使用的電路的復雜性與成本封裝被許多人看作是新一代手持與便攜式電子規(guī)模的空間限制的可行許多公司也正在期待改進的功能以

50、及更高的性能 當為這些元件選擇最有效的接觸點間距時 必須考慮硅模塊的信號的數(shù)量 所要求的電源與接地點和在印制板上采用這些元件時的實際限制 雖然密間距的規(guī)模()與大小的元- 8 -高速 PCB 設計指南件被看作是新出現(xiàn)的技術 但是主要的元件供應商和幾家主要的電子商已經(jīng)采用了一兩種對減小的變化類型 在較小封裝概念中的這種迅速增長是必須的 它滿足增加功能并且提高性能的需求開發(fā)商第二篇3 提高敏感器件的提高敏感器件的3部分性能性能是指從敏感器件這邊考慮盡量減少對干擾噪聲的拾取 以及從不正常狀態(tài)盡快恢復的方法提高敏感器件性能的常用措施如下1 布線時盡量減少回路環(huán)的面積以降低感應噪聲2 布線時電源線和地線

51、要盡量粗除減小壓降外更重要的是降低耦合噪聲3 對于單片機閑置的 I/O 口 不要懸空要接地或接電源其它 IC 的閑置端在不改變系統(tǒng)邏輯的情況下接地或接電源4對單片機使用電源及看門狗電路如IMP809IMP706IMP813X25043X25045 等 可大幅度提高整個電路的性能5 在速度能滿足要求的前提下盡量降低單片機的晶振和選用低速數(shù)字電路6 IC 器件盡量直接焊在電路板上 少用 IC 座第三篇印制電路板的可靠性設計-去耦電容配置在直流電源回路中 負載的變化會引起電源噪聲 例如在數(shù)字電路中 當電路從一個狀態(tài)轉換為另一種狀態(tài)會在電源線上產(chǎn)生一個很大的尖峰電流 形成瞬變的噪聲電壓配置去耦電容可以

52、抑制因負載變化而產(chǎn)生的噪聲 是印制電路板的可靠性設計的一種常規(guī)做法 配置原則如下 電源輸入端跨接一個 10100uF 的電解電容器 如果印制電路板的位置采用100uF 以上的電解電容器的效果會更好 為每個集成電路下時 可每 410 個配置一個 0.01uF 的陶瓷電容器 如遇到印制電路板空間小而裝不配置一個 110uF 鉭電解電容器這種器件的高頻阻抗特別小0.5uA 以下在 500kHz20MHz 范圍內阻抗小于 1而且漏電流很小 對于噪聲能力弱 關斷時電流變化大的器件和 ROM的電源線 Vcc和地線GND間直接接入去耦電容RAM 等型器件 應在去耦電容的引線不能過長 特別是高頻旁路電容不能帶

53、引線- 9 -高速 PCB 設計指南第四篇電磁兼容性和 PCB 設計約束缺具體數(shù)據(jù)PCB 布線對 PCB 的電磁兼容性影響很大 為了使 PCB 上的電路正常工作 應根據(jù)本文所述的約束條件來優(yōu)化布線以及元器件/接頭和某些 IC 所用去耦電路的布局一PCB 材料的選擇通過合理選擇 PCB 的材料和印刷線路的布線路徑 可以做出對其它線路耦合低的傳輸線當傳輸線導體間的距離 d 小于同其它相鄰導體間的距離的串擾 見電子工程專輯2000 年第 1 期"應用指南"能做到更低的耦合 或者更小設計之前 可根據(jù)下列條件選擇最對 EMC 的要求·印制板的密集程度·組裝與生產(chǎn)的能力