數(shù)字電路習(xí)題集題庫(kù)及答案解析

1、第二章（選擇、判斷共20題）一、選擇題1. 以下表達(dá)式中符合邏輯運(yùn)算法則的是 。 A.C·C=C2 B.1+1=10 C.0<1 D.A+1=12. 邏輯變量的取值和可以表示： 。 A.開(kāi)關(guān)的閉合、斷開(kāi) B.電位的高、低 C.真與假 D.電流的有、無(wú) 3. 當(dāng)邏輯函數(shù)有n個(gè)變量時(shí)，共有 個(gè)變量取值組合？ A. n B. 2n C. n2 D. 2n4. 邏輯函數(shù)的表示方法中具有唯一性的是 。A .真值表 B.表達(dá)式 C.邏輯圖 D.卡諾圖5.F=A+BD+CDE+D= 。A. B. C. D.6.邏輯函數(shù)F= = 。A.B B.A C. D. 7求一個(gè)邏輯函數(shù)F的對(duì)偶式，可將F

2、中的 。A .“·”換成“+”，“+”換成“·” B.原變量換成反變量，反變量換成原變量C.變量不變 D.常數(shù)中“0”換成“1”，“1”換成“0” E.常數(shù)不變8A+BC= 。A .A+B B.A+C C.（A+B）（A+C） D.B+C9在何種輸入情況下，“與非”運(yùn)算的結(jié)果是邏輯0。 A全部輸入是0 B.任一輸入是0 C.僅一輸入是0 D.全部輸入是110在何種輸入情況下，“或非”運(yùn)算的結(jié)果是邏輯0。 A全部輸入是0 B.全部輸入是1 C.任一輸入為0，其他輸入為1 D.任一輸入為1二、判斷題（正確打，錯(cuò)誤的打×）1 邏輯變量的取值，比大。（ ）。2 異或函數(shù)與

3、同或函數(shù)在邏輯上互為反函數(shù)。（ ）。3若兩個(gè)函數(shù)具有相同的真值表，則兩個(gè)邏輯函數(shù)必然相等。（ ）。4因?yàn)檫壿嫳磉_(dá)式A+B+AB=A+B成立，所以AB=0成立。（ ）5若兩個(gè)函數(shù)具有不同的真值表，則兩個(gè)邏輯函數(shù)必然不相等。（ ）6若兩個(gè)函數(shù)具有不同的邏輯函數(shù)式，則兩個(gè)邏輯函數(shù)必然不相等。（ ）7邏輯函數(shù)兩次求反則還原，邏輯函數(shù)的對(duì)偶式再作對(duì)偶變換也還原為它本身。（ ）8邏輯函數(shù)Y=A+B+C+B已是最簡(jiǎn)與或表達(dá)式。（ ）9因?yàn)檫壿嫳磉_(dá)式A+B +AB=A+B+AB成立，所以A+B= A+B成立。（ ）10對(duì)邏輯函數(shù)Y=A+B+C+B利用代入規(guī)則，令A(yù)=BC代入，得Y= BC+B+C+B=C+B成

4、立。（ ）三、填空題1. 邏輯代數(shù)又稱(chēng)為 代數(shù)。最基本的邏輯關(guān)系有 、 、 三種。常用的幾種導(dǎo)出的邏輯運(yùn)算為 、 、 、 、 。2. 邏輯函數(shù)的常用表示方法有 、 、 。3. 邏輯代數(shù)中與普通代數(shù)相似的定律有 、 、 。摩根定律又稱(chēng)為 。4. 邏輯代數(shù)的三個(gè)重要規(guī)則是 、 、 。5邏輯函數(shù)F=+B+D的反函數(shù)= 。6邏輯函數(shù)F=A（B+C）·1的對(duì)偶函數(shù)是 。7添加項(xiàng)公式AB+C+BC=AB+C的對(duì)偶式為 。8邏輯函數(shù)F=+A+B+C+D= 。9邏輯函數(shù)F= 。10已知函數(shù)的對(duì)偶式為+，則它的原函數(shù)為 。四、思考題1. 邏輯代數(shù)與普通代數(shù)有何異同？2. 邏輯函數(shù)的三種表示方法如何相互

5、轉(zhuǎn)換？3. 為什么說(shuō)邏輯等式都可以用真值表證明？4. 對(duì)偶規(guī)則有什么用處？第二章答案一、選擇題1 D 2ABCD 3D 4AD 5AC 6A 7ACD 8C 9 D 10BCD二、判斷題1.× 2. 3. 4.× 5. 6.× 7. 8.× 9× 10×三、填空題1布爾 與 或 非 與非 或非 與或非 同或 異或2邏輯表達(dá)式 真值表 邏輯圖3交換律 分配律 結(jié)合律 反演定律4代入規(guī)則 對(duì)偶規(guī)則 反演規(guī)則5A（C+）6A+BC+0 7（A+B）（+C）（B+C）=（A+B）（+C） 81 90 10四、思考題1都有輸入、輸出變量，都有運(yùn)

6、算符號(hào)，且有形式上相似的某些定理，但邏輯代數(shù)的取值只能有0和1兩種，而普通代數(shù)不限，且運(yùn)算符號(hào)所代表的意義不同。2通常從真值表容易寫(xiě)出標(biāo)準(zhǔn)最小項(xiàng)表達(dá)式，從邏輯圖易于逐級(jí)推導(dǎo)得邏輯表達(dá)式，從與或表達(dá)式或最小項(xiàng)表達(dá)式易于列出真值表。3因?yàn)檎嬷当砭哂形ㄒ恍浴?可使公式的推導(dǎo)和記憶減少一半，有時(shí)可利于將或與表達(dá)式化簡(jiǎn)。第三章（選擇、判斷共20題）一、 選擇題1. 三態(tài)門(mén)輸出高阻狀態(tài)時(shí)， 是正確的說(shuō)法。A.用電壓表測(cè)量指針不動(dòng) B.相當(dāng)于懸空 C.電壓不高不低 D.測(cè)量電阻指針不動(dòng)2. 以下電路中可以實(shí)現(xiàn)“線與”功能的有 。A.與非門(mén) B.三態(tài)輸出門(mén) C.集電極開(kāi)路門(mén) D.漏極開(kāi)路門(mén)3以下電路中常用于總

7、線應(yīng)用的有 。A.TSL門(mén) B.OC門(mén) C. 漏極開(kāi)路門(mén) D.CMOS與非門(mén)4邏輯表達(dá)式Y(jié)=AB可以用 實(shí)現(xiàn)。A.正或門(mén) B.正非門(mén) C.正與門(mén) D.負(fù)或門(mén)5TTL電路在正邏輯系統(tǒng)中，以下各種輸入中 相當(dāng)于輸入邏輯“1”。A.懸空 B.通過(guò)電阻2.7k接電源C.通過(guò)電阻2.7k接地 D.通過(guò)電阻510接地6對(duì)于TTL與非門(mén)閑置輸入端的處理，可以 。A.接電源 B.通過(guò)電阻3k接電源 C.接地 D.與有用輸入端并聯(lián)7要使TTL與非門(mén)工作在轉(zhuǎn)折區(qū)，可使輸入端對(duì)地外接電阻RI 。A.RON B.ROFF C.ROFFRIRON D.ROFF8三極管作為開(kāi)關(guān)使用時(shí)，要提高開(kāi)關(guān)速度，可 。A.降低飽和深

8、度 B.增加飽和深度 C.采用有源泄放回路 D.采用抗飽和三極管9CMOS數(shù)字集成電路與TTL數(shù)字集成電路相比突出的優(yōu)點(diǎn)是 。A.微功耗 B.高速度 C.高抗干擾能力 D.電源范圍寬10與CT4000系列相對(duì)應(yīng)的國(guó)際通用標(biāo)準(zhǔn)型號(hào)為 。A.CT74S肖特基系列 B. CT74LS低功耗肖特基系列C.CT74L低功耗系列 D. CT74H高速系列二、 判斷題（正確打，錯(cuò)誤的打×）1TTL與非門(mén)的多余輸入端可以接固定高電平。（ ）2 當(dāng)TTL與非門(mén)的輸入端懸空時(shí)相當(dāng)于輸入為邏輯1。（ ）3普通的邏輯門(mén)電路的輸出端不可以并聯(lián)在一起，否則可能會(huì)損壞器件。（ ）4兩輸入端四與非門(mén)器件74LS00

9、與7400的邏輯功能完全相同。（ ）5CMOS或非門(mén)與TTL或非門(mén)的邏輯功能完全相同。（ ）6三態(tài)門(mén)的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。（ ）7TTL集電極開(kāi)路門(mén)輸出為時(shí)由外接電源和電阻提供輸出電流。（ ）8一般TTL門(mén)電路的輸出端可以直接相連，實(shí)現(xiàn)線與。（ ）9CMOS OD門(mén)（漏極開(kāi)路門(mén)）的輸出端可以直接相連，實(shí)現(xiàn)線與。（ ）10TTL OC門(mén)（集電極開(kāi)路門(mén)）的輸出端可以直接相連，實(shí)現(xiàn)線與。（ ）三、 填空題1. 集電極開(kāi)路門(mén)的英文縮寫(xiě)為 門(mén)，工作時(shí)必須外加 和 。2OC門(mén)稱(chēng)為 門(mén)，多個(gè)OC門(mén)輸出端并聯(lián)到一起可實(shí)現(xiàn) 功能。3TTL與非門(mén)電壓傳輸特性曲線分為 區(qū)、 區(qū)、 區(qū)、

10、區(qū)。4國(guó)產(chǎn)TTL電路 相當(dāng)于國(guó)際SN54/74LS系列，其中LS表示 。第三章答案一、選擇題1 ABD 2CD 3A 4CD 5ABC 6ABD 7C 8ACD 9ACD 10B二、判斷題. . . . .× 7. 8.× 9. 10.三、填空題OC 電源 負(fù)載 集電極開(kāi)路門(mén) 線與飽和區(qū) 轉(zhuǎn)折區(qū) 線性區(qū) 截止區(qū)CT4000 低功耗肖特基第一章（選擇、判斷共20題）四、 選擇題1以下代碼中為無(wú)權(quán)碼的為 。 A. 8421BCD碼 B. 5421BCD碼 C. 余三碼 D. 格雷碼2以下代碼中為恒權(quán)碼的為 。A.8421BCD碼 B. 5421BCD碼 C. 余三碼 D. 格雷

11、碼3一位十六進(jìn)制數(shù)可以用 位二進(jìn)制數(shù)來(lái)表示。A. B. C. D. 164十進(jìn)制數(shù)25用8421BCD碼表示為 。A.10 101 B.0010 0101 C.100101 D.101015在一個(gè)8位的存儲(chǔ)單元中，能夠存儲(chǔ)的最大無(wú)符號(hào)整數(shù)是 。A.（256）10 B.（127）10 C.（FF）16 D.（255）106與十進(jìn)制數(shù)（53.5）10等值的數(shù)或代碼為 。A.(0101 0011.0101)8421BCD B.(35.8)16 C.(110101.1)2 D.(65.4)87矩形脈沖信號(hào)的參數(shù)有 。A.周期 B.占空比 C.脈寬 D.掃描期8與八進(jìn)制數(shù)(47.3)8等值的數(shù)為：A.

12、(100111.011)2 B.(27.6)16 C.(27.3 )16 D. (100111.11)29. 常用的BCD碼有 。A.奇偶校驗(yàn)碼 B.格雷碼 C.8421碼 D.余三碼10與模擬電路相比，數(shù)字電路主要的優(yōu)點(diǎn)有 。A.容易設(shè)計(jì) B.通用性強(qiáng) C.保密性好 D.抗干擾能力強(qiáng)五、 判斷題（正確打，錯(cuò)誤的打×）1. 方波的占空比為0.5。（ ）2. 8421碼1001比0001大。（ ） 3. 數(shù)字電路中用“1”和“0”分別表示兩種狀態(tài),二者無(wú)大小之分。（ ） 4格雷碼具有任何相鄰碼只有一位碼元不同的特性。（ ）5八進(jìn)制數(shù)（18）8比十進(jìn)制數(shù)（18）10小。（ ）6當(dāng)傳送十進(jìn)

13、制數(shù)5時(shí)，在8421奇校驗(yàn)碼的校驗(yàn)位上值應(yīng)為1。（ ）7在時(shí)間和幅度上都斷續(xù)變化的信號(hào)是數(shù)字信號(hào)，語(yǔ)音信號(hào)不是數(shù)字信號(hào)。（ ）8占空比的公式為：q = t w / T，則周期T越大占空比q越小。（ ）9十進(jìn)制數(shù)（9）10比十六進(jìn)制數(shù)（9）16小。（ ）10當(dāng)8421奇校驗(yàn)碼在傳送十進(jìn)制數(shù)（8）10時(shí)，在校驗(yàn)位上出現(xiàn)了1時(shí)，表明在傳送過(guò)程中出現(xiàn)了錯(cuò)誤。（ ）六、 填空題1. 描述脈沖波形的主要參數(shù)有 、 、 、 、 、 、 。2. 數(shù)字信號(hào)的特點(diǎn)是在 上和 上都是斷續(xù)變化的，其高電平和低電平常用 和 來(lái)表示。3. 分析數(shù)字電路的主要工具是 ，數(shù)字電路又稱(chēng)作 。4. 在數(shù)字電路中，常用的計(jì)數(shù)制除十

14、進(jìn)制外，還有 、 、 。5. 常用的BCD碼有 、 、 、 等。常用的可靠性代碼有 、 等。 6. （10110010.1011）2=( )8=( )167. ( 35.4)8 =（ ）2 =( )10=( )16=( )8421BCD8. (39.75 )10=（ ）2=( )8=( )169. ( 5E.C)16=（ ）2=( )8=( )10= ( )8421BCD10. ( 0111 1000)8421BCD =（ ）2=( )8=( )10=( )16七、 思考題 在數(shù)字系統(tǒng)中為什么要采用二進(jìn)制？ 格雷碼的特點(diǎn)是什么？為什么說(shuō)它是可靠性代碼？ 奇偶校驗(yàn)碼的特點(diǎn)是什么？為什么說(shuō)它是可靠

15、性代碼？第一章答案一、選擇題1CD 2AB 3C 4B 5CD 6ABCD 7ABC 8AB 9CD 10BCD二、判斷題1. 2.× 3. 4. 5.× 6. 7. 8.× 9.× 10.三、填空題1 幅度、周期、頻率、脈寬、上升時(shí)間、下降時(shí)間、占空比2 時(shí)間、幅值、1、03 邏輯代數(shù)、邏輯電路4 二進(jìn)制、八進(jìn)制、十六進(jìn)制5 8421BCD碼、2421BCD碼、5421BCD碼、余三碼、格雷碼、奇偶校驗(yàn)碼6 262.54 B2.B7 11101.1 29.5 1D.8 (0010 1001.0101)8 100111.11 47.6 27.C 9 10

16、11110.11 136.6 94.75 (1001 0100.0111 0101)10 1001110 116 78 4E四、思考題1因?yàn)閿?shù)字信號(hào)有在時(shí)間和幅值上離散的特點(diǎn)，它正好可以用二進(jìn)制的1和0來(lái)表示兩種不同的狀態(tài)。2格雷碼的任意兩組相鄰代碼之間只有一位不同，其余各位都相同，它是一種循環(huán)碼。這個(gè)特性使它在形成和傳輸過(guò)程中可能引起的錯(cuò)誤較少，因此稱(chēng)之為可靠性代碼。3奇偶校驗(yàn)碼可校驗(yàn)二進(jìn)制信息在傳送過(guò)程中1的個(gè)數(shù)為奇數(shù)還是偶數(shù)，從而發(fā)現(xiàn)可能出現(xiàn)的錯(cuò)誤。第四章（選擇、判斷共25題）1.N個(gè)觸發(fā)器可以構(gòu)成能寄存 位二進(jìn)制數(shù)碼的寄存器。 A.N-1 B.N C.N+1 D.2N2在下列觸發(fā)器中，

17、有約束條件的是 。 A.主從JK F/F B.主從D F/F C.同步RS F/F D.邊沿D F/F3一個(gè)觸發(fā)器可記錄一位二進(jìn)制代碼，它有 個(gè)穩(wěn)態(tài)。A.0 B.1 C.2 D.3 E.44存儲(chǔ)8位二進(jìn)制信息要 個(gè)觸發(fā)器。A.2 B.3 C.4 D.85對(duì)于T觸發(fā)器，若原態(tài)Qn=0，欲使新態(tài)Qn+1=1，應(yīng)使輸入T= 。A.0 B.1 C.Q D.6對(duì)于T觸發(fā)器，若原態(tài)Qn=1，欲使新態(tài)Qn+1=1，應(yīng)使輸入T= 。A.0 B.1 C.Q D.7對(duì)于D觸發(fā)器，欲使Qn+1=Qn，應(yīng)使輸入D= 。A.0 B.1 C.Q D.8對(duì)于JK觸發(fā)器，若J=K，則可完成 觸發(fā)器的邏輯功能。A.RS B.D

18、 C.T D.T9欲使JK觸發(fā)器按Qn+1=Qn工作，可使JK觸發(fā)器的輸入端 。A.J=K=0 B.J=Q,K= C.J=,K=Q D.J=Q,K=0 E.J=0,K=10欲使JK觸發(fā)器按Qn+1=n工作，可使JK觸發(fā)器的輸入端 。A.J=K=1 B.J=Q,K= C.J=,K=Q D.J=Q,K=1 E.J=1,K=Q11欲使JK觸發(fā)器按Qn+1=0工作，可使JK觸發(fā)器的輸入端 。A.J=K=1 B.J=Q,K=Q C.J=Q,K=1 D.J=0,K=1 E.J=K=112欲使JK觸發(fā)器按Qn+1=1工作，可使JK觸發(fā)器的輸入端 。A.J=K=1 B.J=1,K=0 C.J=K= D.J=K

19、=0 E.J=,K=013欲使D觸發(fā)器按Qn+1=n工作，應(yīng)使輸入D= 。A.0 B.1 C.Q D.14下列觸發(fā)器中，克服了空翻現(xiàn)象的有 。A.邊沿D觸發(fā)器 B.主從RS觸發(fā)器 C.同步RS觸發(fā)器 D.主從JK觸發(fā)器15下列觸發(fā)器中，沒(méi)有約束條件的是 。A.基本RS觸發(fā)器 B.主從RS觸發(fā)器 C.同步RS觸發(fā)器 D.邊沿D觸發(fā)器16描述觸發(fā)器的邏輯功能的方法有 。A.狀態(tài)轉(zhuǎn)換真值表 B.特性方程 C.狀態(tài)轉(zhuǎn)換圖 D.狀態(tài)轉(zhuǎn)換卡諾圖17為實(shí)現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應(yīng)使 。A.J=D,K= B. K=D,J= C.J=K=D D.J=K=18.邊沿式D觸發(fā)器是一種 穩(wěn)態(tài)電路。A.無(wú) B.單

20、 C.雙 D.多判斷題（正確打，錯(cuò)誤的打×） D觸發(fā)器的特性方程為Qn+1=D，與Qn無(wú)關(guān)，所以它沒(méi)有記憶功能。（ ） RS觸發(fā)器的約束條件RS=0表示不允許出現(xiàn)R=S=1的輸入。（ ） 同步觸發(fā)器存在空翻現(xiàn)象，而邊沿觸發(fā)器和主從觸發(fā)器克服了空翻。（ ） 主從JK觸發(fā)器、邊沿JK觸發(fā)器和同步JK觸發(fā)器的邏輯功能完全相同。（ ） 若要實(shí)現(xiàn)一個(gè)可暫停的一位二進(jìn)制計(jì)數(shù)器，控制信號(hào)A=0計(jì)數(shù)，A=1保持，可選用T觸發(fā)器，且令T=A。（ ） 由兩個(gè)TTL或非門(mén)構(gòu)成的基本RS觸發(fā)器，當(dāng)R=S=0時(shí)，觸發(fā)器的狀態(tài)為不定。 對(duì)邊沿JK觸發(fā)器，在CP為高電平期間，當(dāng)J=K=1時(shí)，狀態(tài)會(huì)翻轉(zhuǎn)一次。（ ）

21、八、 填空題1觸發(fā)器有 個(gè)穩(wěn)態(tài)，存儲(chǔ)8位二進(jìn)制信息要 個(gè)觸發(fā)器。2一個(gè)基本RS觸發(fā)器在正常工作時(shí)，它的約束條件是+=1，則它不允許輸入= 且= 的信號(hào)。3觸發(fā)器有兩個(gè)互補(bǔ)的輸出端Q、，定義觸發(fā)器的1狀態(tài)為 ，0狀態(tài)為 ，可見(jiàn)觸發(fā)器的狀態(tài)指的是 端的狀態(tài)。4一個(gè)基本RS觸發(fā)器在正常工作時(shí)，不允許輸入R=S=1的信號(hào)，因此它的約束條件是 。5在一個(gè)CP脈沖作用下，引起觸發(fā)器兩次或多次翻轉(zhuǎn)的現(xiàn)象稱(chēng)為觸發(fā)器的 ，觸發(fā)方式為 式或 式的觸發(fā)器不會(huì)出現(xiàn)這種現(xiàn)象。第四章答案一、 選擇題1 B 2C 3C 4D 5BD 6AD 7C 8C 9ABDE 10ACDE 11BCD 12BCE 13D 14ABD

22、15D 16ABCD 17A 18C二、 判斷題1.× 2. 3. 4. 5.× 6.× 7.× 三、 填空題12 8 20 0 3Q=1、=0 Q=0、=1 Q 4RS=0 5空翻 主從式 邊沿式第五章（選擇、判斷共15題）1脈沖整形電路有 。A.多諧振蕩器 B.單穩(wěn)態(tài)觸發(fā)器 C.施密特觸發(fā)器 D.555定時(shí)器2多諧振蕩器可產(chǎn)生 。A.正弦波 B.矩形脈沖 C.三角波 D.鋸齒波3 石英晶體多諧振蕩器的突出優(yōu)點(diǎn)是 。A.速度高 B.電路簡(jiǎn)單 C.振蕩頻率穩(wěn)定 D.輸出波形邊沿陡峭4TTL單定時(shí)器型號(hào)的最后幾位數(shù)字為 。A.555 B.556 C.755

23、5 D.75565555定時(shí)器可以組成 。A.多諧振蕩器 B.單穩(wěn)態(tài)觸發(fā)器 C.施密特觸發(fā)器 D.JK觸發(fā)器6用555定時(shí)器組成施密特觸發(fā)器，當(dāng)輸入控制端CO外接10V電壓時(shí)，回差電壓為 。A.3.33V B.5V C.6.66V D.10V7以下各電路中， 可以產(chǎn)生脈沖定時(shí)。 A.多諧振蕩器 B.單穩(wěn)態(tài)觸發(fā)器 C.施密特觸發(fā)器 D.石英晶體多諧振蕩器九、 判斷題（正確打，錯(cuò)誤的打×） 施密特觸發(fā)器可用于將三角波變換成正弦波。（ ） 施密特觸發(fā)器有兩個(gè)穩(wěn)態(tài)。（ ） 多諧振蕩器的輸出信號(hào)的周期與阻容元件的參數(shù)成正比。（ ） 石英晶體多諧振蕩器的振蕩頻率與電路中的R、C成正比。（ ） 單

24、穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)時(shí)間與輸入觸發(fā)脈沖寬度成正比。（ ） 單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)維持時(shí)間用tW表示，與電路中RC成正比。（ ） 采用不可重觸發(fā)單穩(wěn)態(tài)觸發(fā)器時(shí)，若在觸發(fā)器進(jìn)入暫穩(wěn)態(tài)期間再次受到觸發(fā)，輸出脈寬可在此前暫穩(wěn)態(tài)時(shí)間的基礎(chǔ)上再展寬tW。（ ） 施密特觸發(fā)器的正向閾值電壓一定大于負(fù)向閾值電壓。（ ）十、 填空題1555定時(shí)器的最后數(shù)碼為555的是 產(chǎn)品，為7555的是 產(chǎn)品。2施密特觸發(fā)器具有 現(xiàn)象，又稱(chēng) 特性；單穩(wěn)觸發(fā)器最重 要的參數(shù)為 。3常見(jiàn)的脈沖產(chǎn)生電路有 ，常見(jiàn)的脈沖整形電路有 、 。4為了實(shí)現(xiàn)高的頻率穩(wěn)定度，常采用 振蕩器；單穩(wěn)態(tài)觸發(fā)器受到外觸發(fā)時(shí)進(jìn)入 態(tài)。五章答案一、選擇題1BC

25、2B3C4A5ABC6B7B二、判斷題1× 2. 3. 4.× 5.×6. 7.× 8.三、填空題1TTL CMOS 2回差 電壓滯后 脈寬 3多諧振蕩器 單穩(wěn)態(tài)觸發(fā)器 施密特觸發(fā)器4石英晶體 暫穩(wěn)態(tài)第六章（選擇、判斷共25題）1下列表達(dá)式中不存在競(jìng)爭(zhēng)冒險(xiǎn)的有 。 A.Y=+AB B.Y=AB+C C.Y=AB+AB D.Y=(A+)A2若在編碼器中有50個(gè)編碼對(duì)象，則要求輸出二進(jìn)制代碼位數(shù)為 位。 A.5 B.6 C.10 D.503.一個(gè)16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有 個(gè)。 A.1 B.2 C.4 D.164.下列各函數(shù)等式中無(wú)

26、冒險(xiǎn)現(xiàn)象的函數(shù)式有 。 A. B. C. D. E.5函數(shù)，當(dāng)變量的取值為 時(shí)，將出現(xiàn)冒險(xiǎn)現(xiàn)象。 A.B=C=1 B.B=C=0 C.A=1，C=0 D.A=0，B=06四選一數(shù)據(jù)選擇器的數(shù)據(jù)輸出Y與數(shù)據(jù)輸入Xi和地址碼Ai之間的邏輯表達(dá)式為Y= 。A. B. C. D.7.一個(gè)8選一數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有 個(gè)。A.1 B.2 C.3 D.4 E.88在下列邏輯電路中，不是組合邏輯電路的有 。A.譯碼器 B.編碼器 C.全加器 D.寄存器9八路數(shù)據(jù)分配器，其地址輸入端有 個(gè)。A.1 B.2 C.3 D.4 E.810組合邏輯電路消除競(jìng)爭(zhēng)冒險(xiǎn)的方法有 。A. 修改邏輯設(shè)計(jì) B.在輸出端接入濾波

27、電容C.后級(jí)加緩沖電路 D.屏蔽輸入信號(hào)的尖峰干擾11101鍵盤(pán)的編碼器輸出 位二進(jìn)制代碼。A.2 B.6 C.7 D.812用三線-八線譯碼器74LS138實(shí)現(xiàn)原碼輸出的8路數(shù)據(jù)分配器，應(yīng) 。A.=1，=D，=0 B. =1，=D，=DC.=1，=0，=D D. =D，=0，=013以下電路中，加以適當(dāng)輔助門(mén)電路， 適于實(shí)現(xiàn)單輸出組合邏輯電路。A.二進(jìn)制譯碼器 B.數(shù)據(jù)選擇器 C.數(shù)值比較器 D.七段顯示譯碼器14用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)Y=，應(yīng)使 。A.D0=D2=0，D1=D3=1 B.D0=D2=1，D1=D3=0C.D0=D1=0，D2=D3=1 D.D0=D1=1，D2=D3=0

28、15用三線-八線譯碼器74LS138和輔助門(mén)電路實(shí)現(xiàn)邏輯函數(shù)Y=，應(yīng) 。A.用與非門(mén)，Y= B.用與門(mén)，Y=C.用或門(mén)，Y= D.用或門(mén)，Y=1. 優(yōu)先編碼器的編碼信號(hào)是相互排斥的，不允許多個(gè)編碼信號(hào)同時(shí)有效。（ ）2. 編碼與譯碼是互逆的過(guò)程。（ ）3. 二進(jìn)制譯碼器相當(dāng)于是一個(gè)最小項(xiàng)發(fā)生器，便于實(shí)現(xiàn)組合邏輯電路。（ ）4. 液晶顯示器的優(yōu)點(diǎn)是功耗極小、工作電壓低。（ ）5. 液晶顯示器可以在完全黑暗的工作環(huán)境中使用。（ ）6. 半導(dǎo)體數(shù)碼顯示器的工作電流大，約10mA左右，因此，需要考慮電流驅(qū)動(dòng)能力問(wèn)題。（ ）7. 共陰接法發(fā)光二極管數(shù)碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來(lái)驅(qū)動(dòng)。

29、（ ）8. 數(shù)據(jù)選擇器和數(shù)據(jù)分配器的功能正好相反，互為逆過(guò)程。（ ）9. 用數(shù)據(jù)選擇器可實(shí)現(xiàn)時(shí)序邏輯電路。（ ）10. 組合邏輯電路中產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的主要原因是輸入信號(hào)受到尖峰干擾。（ ）1半導(dǎo)體數(shù)碼顯示器的內(nèi)部接法有兩種形式：共 接法和共 接法。2對(duì)于共陽(yáng)接法的發(fā)光二極管數(shù)碼顯示器，應(yīng)采用 電平驅(qū)動(dòng)的七段顯示譯碼器。3消除竟?fàn)幟半U(xiǎn)的方法有 、 、 等。第六章答案一、選擇題1CD2B3C4D5ACD67E8D9C10AB11C12ABC13AB14A15AB二、判斷題1× 2. 3. 4. 5.×6. 7. 8. 9× 10×三、填空題1 陰 陽(yáng) 2低電平

30、 3修改邏輯設(shè)計(jì) 接入濾波電容 加選通脈沖第七章（選擇、判斷共30題）十一、 選擇題1同步計(jì)數(shù)器和異步計(jì)數(shù)器比較，同步計(jì)數(shù)器的顯著優(yōu)點(diǎn)是 。 A.工作速度高 B.觸發(fā)器利用率高 C.電路簡(jiǎn)單 D.不受時(shí)鐘CP控制。2把一個(gè)五進(jìn)制計(jì)數(shù)器與一個(gè)四進(jìn)制計(jì)數(shù)器串聯(lián)可得到 進(jìn)制計(jì)數(shù)器。 A.4 B.5 C.9 D.203下列邏輯電路中為時(shí)序邏輯電路的是 。 A.變量譯碼器 B.加法器 C.數(shù)碼寄存器 D.數(shù)據(jù)選擇器4. N個(gè)觸發(fā)器可以構(gòu)成最大計(jì)數(shù)長(zhǎng)度（進(jìn)制數(shù)）為 的計(jì)數(shù)器。 A.N B.2N C.N2 D.2N5. N個(gè)觸發(fā)器可以構(gòu)成能寄存 位二進(jìn)制數(shù)碼的寄存器。 A.N-1 B.N C.N+1 D.2

31、N6五個(gè)D觸發(fā)器構(gòu)成環(huán)形計(jì)數(shù)器，其計(jì)數(shù)長(zhǎng)度為 。A.5 B.10 C.25 D.327同步時(shí)序電路和異步時(shí)序電路比較，其差異在于后者 。A.沒(méi)有觸發(fā)器 B.沒(méi)有統(tǒng)一的時(shí)鐘脈沖控制C.沒(méi)有穩(wěn)定狀態(tài) D.輸出只與內(nèi)部狀態(tài)有關(guān)8一位8421BCD碼計(jì)數(shù)器至少需要 個(gè)觸發(fā)器。A.3 B.4 C.5 D.109.欲設(shè)計(jì)0，1，2，3，4，5，6，7這幾個(gè)數(shù)的計(jì)數(shù)器，如果設(shè)計(jì)合理，采用同步二進(jìn)制計(jì)數(shù)器，最少應(yīng)使用 級(jí)觸發(fā)器。A.2 B.3 C.4 D.8108位移位寄存器，串行輸入時(shí)經(jīng) 個(gè)脈沖后，8位數(shù)碼全部移入寄存器中。A.1 B.2 C.4 D.811用二進(jìn)制異步計(jì)數(shù)器從0做加法，計(jì)到十進(jìn)制數(shù)178，

32、則最少需要 個(gè)觸發(fā)器。A.2 B.6 C.7 D.8 E.1012某電視機(jī)水平-垂直掃描發(fā)生器需要一個(gè)分頻器將31500HZ的脈沖轉(zhuǎn)換為60HZ的脈沖，欲構(gòu)成此分頻器至少需要 個(gè)觸發(fā)器。A.10 B.60 C.525 D.3150013某移位寄存器的時(shí)鐘脈沖頻率為100KHZ，欲將存放在該寄存器中的數(shù)左移8位，完成該操作需要 時(shí)間。A.10S B.80S C.100S D.800ms14.若用JK觸發(fā)器來(lái)實(shí)現(xiàn)特性方程為，則JK端的方程為 。A.J=AB，K= B.J=AB，K= C.J=，K=AB D.J=，K=AB15要產(chǎn)生10個(gè)順序脈沖，若用四位雙向移位寄存器CT74LS194來(lái)實(shí)現(xiàn)，需要

33、 片。A.3 B.4 C.5 D.1016若要設(shè)計(jì)一個(gè)脈沖序列為1101001110的序列脈沖發(fā)生器，應(yīng)選用 個(gè)觸發(fā)器。A.2 B.3 C.4 D.101同步時(shí)序電路由組合電路和存儲(chǔ)器兩部分組成。（ ）2組合電路不含有記憶功能的器件。（ ）3時(shí)序電路不含有記憶功能的器件。（ ）4同步時(shí)序電路具有統(tǒng)一的時(shí)鐘CP控制。（ ）5異步時(shí)序電路的各級(jí)觸發(fā)器類(lèi)型不同。（ ）6環(huán)形計(jì)數(shù)器在每個(gè)時(shí)鐘脈沖CP作用時(shí)，僅有一位觸發(fā)器發(fā)生狀態(tài)更新。（ ）7環(huán)形計(jì)數(shù)器如果不作自啟動(dòng)修改，則總有孤立狀態(tài)存在。（ ）8計(jì)數(shù)器的模是指構(gòu)成計(jì)數(shù)器的觸發(fā)器的個(gè)數(shù)。（ ）9計(jì)數(shù)器的模是指對(duì)輸入的計(jì)數(shù)脈沖的個(gè)數(shù)。（ ）10D觸發(fā)器

34、的特征方程Qn+1=D，而與Qn無(wú)關(guān)，所以，D觸發(fā)器不是時(shí)序電路。（ ）11在同步時(shí)序電路的設(shè)計(jì)中，若最簡(jiǎn)狀態(tài)表中的狀態(tài)數(shù)為2N，而又是用N級(jí)觸發(fā)器來(lái)實(shí)現(xiàn)其電路，則不需檢查電路的自啟動(dòng)性。（ ）12把一個(gè)5進(jìn)制計(jì)數(shù)器與一個(gè)10進(jìn)制計(jì)數(shù)器串聯(lián)可得到15進(jìn)制計(jì)數(shù)器。（ ）13同步二進(jìn)制計(jì)數(shù)器的電路比異步二進(jìn)制計(jì)數(shù)器復(fù)雜，所以實(shí)際應(yīng)用中較少使用同步二進(jìn)制計(jì)數(shù)器。（ ）14利用反饋歸零法獲得N進(jìn)制計(jì)數(shù)器時(shí)，若為異步置零方式，則狀態(tài)SN只是短暫的過(guò)渡狀態(tài)，不能穩(wěn)定而是立刻變?yōu)?狀態(tài)。（ ）1寄存器按照功能不同可分為兩類(lèi)： 寄存器和 寄存器。2數(shù)字電路按照是否有記憶功能通常可分為兩類(lèi)： 、 。3由四位移位

35、寄存器構(gòu)成的順序脈沖發(fā)生器可產(chǎn)生 個(gè)順序脈沖。4時(shí)序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時(shí)鐘控制分為 時(shí)序電路和 時(shí)序電路。1 A2 D3 C4 D5 B6 A7 B8 B9 B10 D11 D12 A13 B14 AB15 A16 C四、 判斷題1. 2. 3. 4. 5.×6.× 7. 8.× 9.× 10.×11. 12.× 13.× 14.五、 填空題1 移位 數(shù)碼 2組合邏輯電路 時(shí)序邏輯電路 34 4同步 異步第八章（選擇、判斷共20題）十二、 選擇題1一個(gè)無(wú)符號(hào)8位數(shù)字量輸入的DAC，其分辨率為 位。A.1 B.3

36、 C.4 D.82一個(gè)無(wú)符號(hào)10位數(shù)字輸入的DAC，其輸出電平的級(jí)數(shù)為 。A.4 B.10 C.1024 D.2103一個(gè)無(wú)符號(hào)4位權(quán)電阻DAC，最低位處的電阻為40K，則最高位處電阻為 。A.4K B.5K C.10K D.20K44位倒T型電阻網(wǎng)絡(luò)DAC的電阻網(wǎng)絡(luò)的電阻取值有 種。A.1 B.2 C.4 D.85為使采樣輸出信號(hào)不失真地代表輸入模擬信號(hào)，采樣頻率和輸入模擬信號(hào)的最高頻率的關(guān)系是 。A. B. C. 2 D. 26將一個(gè)時(shí)間上連續(xù)變化的模擬量轉(zhuǎn)換為時(shí)間上斷續(xù)（離散）的模擬量的過(guò)程稱(chēng)為 。A.采樣 B.量化 C.保持 D.編碼7用二進(jìn)制碼表示指定離散電平的過(guò)程稱(chēng)為 。A.采樣

37、B.量化 C.保持 D.編碼8將幅值上、時(shí)間上離散的階梯電平統(tǒng)一歸并到最鄰近的指定電平的過(guò)程稱(chēng)為 。A.采樣 B.量化 C.保持 D.編碼9若某ADC取量化單位=，并規(guī)定對(duì)于輸入電壓，在0時(shí)，認(rèn)為輸入的模擬電壓為0V，輸出的二進(jìn)制數(shù)為000，則時(shí)，輸出的二進(jìn)制數(shù)為 。A.001 B.101 C.110 D.11110以下四種轉(zhuǎn)換器， 是A/D轉(zhuǎn)換器且轉(zhuǎn)換速度最高。A.并聯(lián)比較型 B.逐次逼近型 C.雙積分型 D.施密特觸發(fā)器十三、 判斷題（正確打，錯(cuò)誤的打×） 權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器的電路簡(jiǎn)單且便于集成工藝制造，因此被廣泛使用。（ ） D/A轉(zhuǎn)換器的最大輸出電壓的絕對(duì)值可達(dá)到基準(zhǔn)電壓

38、VREF。（ ） D/A轉(zhuǎn)換器的位數(shù)越多，能夠分辨的最小輸出電壓變化量就越小。（ ） D/A轉(zhuǎn)換器的位數(shù)越多，轉(zhuǎn)換精度越高。（ ） A/D轉(zhuǎn)換器的二進(jìn)制數(shù)的位數(shù)越多，量化單位越小。（ ） A/D轉(zhuǎn)換過(guò)程中，必然會(huì)出現(xiàn)量化誤差。（ ） A/D轉(zhuǎn)換器的二進(jìn)制數(shù)的位數(shù)越多，量化級(jí)分得越多，量化誤差就可以減小到0。（ ） 一個(gè)N位逐次逼近型A/D轉(zhuǎn)換器完成一次轉(zhuǎn)換要進(jìn)行N次比較，需要N+2個(gè)時(shí)鐘脈沖。（ ） 雙積分型A/D轉(zhuǎn)換器的轉(zhuǎn)換精度高、抗干擾能力強(qiáng)，因此常用于數(shù)字式儀表中。（ ） 采樣定理的規(guī)定，是為了能不失真地恢復(fù)原模擬信號(hào)，而又不使電路過(guò)于復(fù)雜。（ ）1將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，需要經(jīng)過(guò) 、

39、 、 、 四個(gè)過(guò)程。第八章答案六、 選擇題1D 2CD 3B 4B 5C 6A 7D 8B 9B 10A1.× 2.× 3. 4. 5.6. 7.× 8. 9. 10.1 采樣 保持 量化 編碼第九章（選擇、判斷共25題）1一個(gè)容量為1K×8的存儲(chǔ)器有 個(gè)存儲(chǔ)單元。A.8 B.8K C.8000 D.81922要構(gòu)成容量為4K×8的RAM，需要 片容量為256×4的RAM。A.2 B.4 C.8 D.323尋址容量為16K×8的RAM需要 根地址線。A.4 B.8 C.14 D.16 E.16K4若RAM的地址碼有8位，行、

40、列地址譯碼器的輸入端都為4個(gè)，則它們的輸出線（即字線加位線）共有 條。A.8 B.16 C.32 D.2565某存儲(chǔ)器具有8根地址線和8根雙向數(shù)據(jù)線，則該存儲(chǔ)器的容量為 。A.8×3 B.8K×8 C.256×8 D. 256×2566.采用對(duì)稱(chēng)雙地址結(jié)構(gòu)尋址的1024×1的存儲(chǔ)矩陣有 。A.10行10列 B.5行5列 C.32行32列 D.1024行1024列7隨機(jī)存取存儲(chǔ)器具有 功能。A.讀/寫(xiě) B.無(wú)讀/寫(xiě) C.只讀 D.只寫(xiě)8欲將容量為128×1的RAM擴(kuò)展為1024×8，則需要控制各片選端的輔助譯碼器的輸出端數(shù)為

41、。A.1 B.2 C.3 D.89欲將容量為256×1的RAM擴(kuò)展為1024×8，則需要控制各片選端的輔助譯碼器的輸入端數(shù)為 。A.4 B.2 C.3 D.810只讀存儲(chǔ)器ROM在運(yùn)行時(shí)具有 功能。A.讀/無(wú)寫(xiě) B.無(wú)讀/寫(xiě) C.讀/寫(xiě) D.無(wú)讀/無(wú)寫(xiě)11只讀存儲(chǔ)器ROM中的內(nèi)容，當(dāng)電源斷掉后又接通，存儲(chǔ)器中的內(nèi)容 。A.全部改變 B.全部為0 C.不可預(yù)料 D.保持不變12隨機(jī)存取存儲(chǔ)器RAM中的內(nèi)容，當(dāng)電源斷掉后又接通，存儲(chǔ)器中的內(nèi)容 。A.全部改變 B.全部為1 C.不確定 D.保持不變13一個(gè)容量為512×1的靜態(tài)RAM具有 。A.地址線9根，數(shù)據(jù)線1根

42、B.地址線1根，數(shù)據(jù)線9根C.地址線512根，數(shù)據(jù)線9根 D.地址線9根，數(shù)據(jù)線512根14用若干RAM實(shí)現(xiàn)位擴(kuò)展時(shí)，其方法是將 相應(yīng)地并聯(lián)在一起。A.地址線 B.數(shù)據(jù)線 C.片選信號(hào)線 D.讀/寫(xiě)線15PROM的與陳列（地址譯碼器）是 。A.全譯碼可編程陣列 B. 全譯碼不可編程陣列 C.非全譯碼可編程陣列 D.非全譯碼不可編程陣列 實(shí)際中，常以字?jǐn)?shù)和位數(shù)的乘積表示存儲(chǔ)容量。（ ） RAM由若干位存儲(chǔ)單元組成，每個(gè)存儲(chǔ)單元可存放一位二進(jìn)制信息。（ ） 動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器需要不斷地刷新，以防止電容上存儲(chǔ)的信息丟失。（ ） 用2片容量為16K×8的RAM構(gòu)成容量為32K×8的