計(jì)算機(jī)組成原理內(nèi)容總結(jié)

1、第一章 計(jì)算機(jī)系統(tǒng)概論1、基本概念硬件：是指可以看得見(jiàn)、摸得著的物理設(shè)備（部件）實(shí)體，一般講硬件還應(yīng)包括將各種硬件設(shè)備有機(jī)組織起來(lái)的體系結(jié)構(gòu)。軟件：程序（代碼）+ 數(shù)據(jù) + 文檔。由兩部分組成，一是使計(jì)算機(jī)硬件能完成運(yùn)算和控制功能的有關(guān)計(jì)算機(jī)指令和數(shù)據(jù)定義的組合，即機(jī)器可執(zhí)行的程序及有關(guān)數(shù)據(jù)；二是機(jī)器不可執(zhí)行的，與軟件開(kāi)發(fā)、過(guò)程管理、運(yùn)行、維護(hù)、使用和培訓(xùn)等有關(guān)的文檔資料。固件：將軟件寫入只讀存儲(chǔ)器ROM中，稱為固化。只讀存儲(chǔ)器及其寫入的軟件稱為固件。固件是介于硬件和軟件之間的一種形態(tài)，從物理形態(tài)上看是硬件，而從運(yùn)行機(jī)制上看是軟件。響應(yīng)時(shí)間：表征從輸入有效到系統(tǒng)產(chǎn)生響應(yīng)之間的時(shí)間度量，用時(shí)間單

2、位來(lái)度量。處理機(jī)字長(zhǎng)：常稱機(jī)器字長(zhǎng)，指處理機(jī)運(yùn)算中一次能夠完成二進(jìn)制運(yùn)算的位數(shù)，如32位機(jī)、64位機(jī)。CPI：執(zhí)行一條指令所需要的平均時(shí)鐘周期數(shù)，可用下式計(jì)算 CPI=執(zhí)行某段程序所需的CPU時(shí)鐘周期數(shù)/該程序包含的指令條數(shù)。MIPS：平均每秒執(zhí)行多少百萬(wàn)條定點(diǎn)指令數(shù)，用下式計(jì)算 MIPS=指令條數(shù) /（程序執(zhí)行時(shí)間 × 106）FLOPS：平均每秒執(zhí)行浮點(diǎn)操作的次數(shù)，用來(lái)衡量機(jī)器浮點(diǎn)操作的性能，F(xiàn)LOPS=程序中的浮點(diǎn)操作次數(shù)/程序執(zhí)行時(shí)間（秒）指令流：在取指周期中從內(nèi)存中讀出的信息流稱為指令流，它通過(guò)總線、CPU內(nèi)部數(shù)據(jù)通路流向控制器。數(shù)據(jù)流：在執(zhí)行周期中從內(nèi)存中讀出的信息流稱為

3、數(shù)據(jù)流，它通過(guò)總線、CPU內(nèi)部數(shù)據(jù)通路流向運(yùn)算器。2、馮·諾依曼計(jì)算機(jī)（1）主要設(shè)計(jì)思想由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備、輸出設(shè)備五大部分構(gòu)成計(jì)算機(jī)硬件系統(tǒng)概念結(jié)構(gòu)；采用二進(jìn)制代碼表示數(shù)據(jù)和指令；采用存儲(chǔ)程序控制方式（指令驅(qū)動(dòng)）。（2）主要組成部分及結(jié)構(gòu)要求：能簡(jiǎn)要描述清楚其工作過(guò)程。3、計(jì)算機(jī)如何區(qū)分指令和數(shù)據(jù)？從時(shí)間上來(lái)說(shuō)，取指令事件發(fā)生在取指周期（取指令階段），取數(shù)據(jù)事件發(fā)生在執(zhí)行周期（執(zhí)行指令階段）；從空間（處理部件）上來(lái)說(shuō)，指令一定送給控制器，數(shù)據(jù)一定送給運(yùn)算器。第二章運(yùn)算方法和運(yùn)算器1、原碼、補(bǔ)碼、反碼、移碼的求法及表示范圍。（1）首先應(yīng)明確機(jī)器字長(zhǎng)；（2）原碼、補(bǔ)碼、

4、反碼、移碼的求法；（3）表示范圍；機(jī)器字長(zhǎng)=8機(jī)器字長(zhǎng)=16定點(diǎn)小數(shù)定點(diǎn)整數(shù)定點(diǎn)小數(shù)定點(diǎn)整數(shù)原碼-（1-2-7）至+（1-2-7）-127至+127-（1-2-15）至+（1-2-15）-32767至+32767補(bǔ)碼-1至+（1-2-7）-128至+127-1至+（1-2-15）-32768至+32767反碼-（1-2-7）至+（1-2-7）-127至+127-（1-2-15）至+（1-2-15）-32767至+32767移碼-1至+（1-2-7）-128至+127-1至+（1-2-15）-32768至+327672、補(bǔ)碼加減法運(yùn)算，加法運(yùn)算溢出檢測(cè)（1）補(bǔ)碼加法運(yùn)算規(guī)則（2）補(bǔ)碼減法運(yùn)算規(guī)則

5、（3）變形補(bǔ)碼表示法00 表示正數(shù)11 表示負(fù)數(shù)（4）變形補(bǔ)碼運(yùn)算：規(guī)則同補(bǔ)碼加減法運(yùn)算規(guī)則，雙符號(hào)位數(shù)值化、參加運(yùn)算。（5）加法運(yùn)算溢出檢測(cè)1）單符號(hào)位法2）雙符號(hào)位法參見(jiàn)例題、習(xí)題3、并行加法器的進(jìn)位方法及邏輯表達(dá)式（1）直接從全加器的進(jìn)位公式推導(dǎo)FA3FA2FA1FA0A0 B0 A1 B1 C1A2 B2 C2C4A3 B3 C3F3 F2 F1 F0C0（2）串行進(jìn)位：某位的運(yùn)算必須等到下一位的進(jìn)位傳遞來(lái)以后，才能開(kāi)始。也就是進(jìn)位從最低位向最高位逐級(jí)傳遞，速度慢。C1=G0+P0C0C2=G1+P1C1C3=G2+P2C2C4=G3+P3C3（3）并行進(jìn)位：所有進(jìn)位可以同時(shí)產(chǎn)生，實(shí)際

6、上只依賴于數(shù)位本身、來(lái)自最低位的進(jìn)位C0。C1=G0+P0C0C2=G1+P1G0+P1P0C0C3=G2+P1G1+P2P1G0+P2P1P0C0C4=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0C0其中：G0=A0B0 P0=A0+B0G1=A1B1 P1=A1+B1G2=A2B2 P2=A2+B2G3=A3B3 P3=A3+B3Gi：進(jìn)位產(chǎn)生函數(shù)，表示兩個(gè)數(shù)位都為1Pi：進(jìn)位傳遞函數(shù)，表示某位上的兩個(gè)數(shù)位有一個(gè)為1，如果來(lái)自低位的進(jìn)位為1，則肯定會(huì)產(chǎn)生進(jìn)位。4、浮點(diǎn)加減法運(yùn)算方法l 比較階碼大小、對(duì)階l 尾數(shù)加減法運(yùn)算l 規(guī)格化處理l 尾數(shù)舍入處理l 溢出判斷參見(jiàn)例題

7、、習(xí)題5、流水線原理、時(shí)鐘周期確定、時(shí)間公式、加速比、時(shí)空?qǐng)D（1）把一個(gè)任務(wù)分割為一系列的子任務(wù)，使各子任務(wù)在流水線中時(shí)間重疊、并行執(zhí)行。過(guò)程段Si之間重疊執(zhí)行。L是緩沖寄存器。（2）時(shí)鐘周期的確定所有Si中執(zhí)行時(shí)間最大者 + L的延時(shí)，參見(jiàn)例2.32。（3）時(shí)間公式（理想）(K+(n-1)T（4）加速比l Ck = TL / Tk = （n·k）/（k(n1)）l 當(dāng)任務(wù)數(shù)很大時(shí)，采用一個(gè)任務(wù)的完成時(shí)間相比，參見(jiàn)例2.32。（5）流水線時(shí)空?qǐng)D第三章存儲(chǔ)系統(tǒng)1、基本概念存儲(chǔ)容量：指一個(gè)存儲(chǔ)器中可以容納的存儲(chǔ)單元總數(shù)。存儲(chǔ)單元通常存放一個(gè)字節(jié)，因此存儲(chǔ)容量通常用字節(jié)數(shù)來(lái)表示，如GB。存

8、取時(shí)間：讀操作時(shí)間指一次讀操作命令發(fā)出到該操作完成、數(shù)據(jù)讀出到數(shù)據(jù)總線上所經(jīng)歷的時(shí)間。通常寫操作時(shí)間等于讀操作時(shí)間，故稱為存取時(shí)間。存取周期：也稱讀寫周期，指連續(xù)啟動(dòng)兩次讀/寫操作所需間隔的最小時(shí)間。通常存儲(chǔ)周期略大于存取時(shí)間，因?yàn)閿?shù)據(jù)讀出到總線上，還需要經(jīng)過(guò)數(shù)據(jù)總線、CPU內(nèi)部數(shù)據(jù)通路傳遞給控制器/運(yùn)算器。存儲(chǔ)器帶寬：?jiǎn)挝粫r(shí)間里存儲(chǔ)器所能存取的信息量，通常以位/秒或字節(jié)/秒做度量單位。虛擬存儲(chǔ)器：是通過(guò)硬件/操作系統(tǒng)，實(shí)現(xiàn)主存-外存之間的信息部分調(diào)入調(diào)出，為用戶提供一個(gè)比實(shí)際物理內(nèi)存容量大得多的存儲(chǔ)器邏輯空間，使之為更大或更多的程序所使用。主存-外存之間的信息部分調(diào)入調(diào)出過(guò)程對(duì)用戶透明。2、

9、存儲(chǔ)器的分級(jí)結(jié)構(gòu)對(duì)存儲(chǔ)器的要求是容量大、速度快、成本低，但是在一個(gè)存儲(chǔ)器中要求同時(shí)兼顧這三個(gè)方面的要求是困難的。為了解決這方面的矛盾，目前計(jì)算機(jī)系統(tǒng)中通常采用三級(jí)存儲(chǔ)體系結(jié)構(gòu)，即高速緩沖存儲(chǔ)器、主存儲(chǔ)器和外存儲(chǔ)器。CPU能直接訪問(wèn)高速緩沖存儲(chǔ)器cache和內(nèi)存；外存信息必須調(diào)入內(nèi)存后才能為CPU進(jìn)行處理。（1）高速緩沖存儲(chǔ)器：高速小容量半導(dǎo)體存儲(chǔ)器，強(qiáng)調(diào)快速存取指令和數(shù)據(jù)；（2）主存儲(chǔ)器：介于cache與外存儲(chǔ)器之間，用來(lái)存放計(jì)算機(jī)運(yùn)行期間的大量程序和數(shù)據(jù)。要求選取適當(dāng)?shù)拇鎯?chǔ)容量和存取周期，使它能容納系統(tǒng)的核心軟件和較多的用戶程序；（3）外存儲(chǔ)器：大容量輔助存儲(chǔ)器，強(qiáng)調(diào)大的存儲(chǔ)容量，以滿足計(jì)算

10、機(jī)的大容量存儲(chǔ)要求，用來(lái)存放系統(tǒng)程序、應(yīng)用程序、數(shù)據(jù)文件、數(shù)據(jù)庫(kù)等。3、主存儲(chǔ)器的邏輯設(shè)計(jì)第一步：根據(jù)設(shè)計(jì)容量、提供的芯片容量構(gòu)建地址空間分布圖（類似搭積木），可能需要字、位擴(kuò)展；第二步：用二進(jìn)制寫出連續(xù)的地址空間范圍；第三步：寫出各片組的片選邏輯表達(dá)式。第四步：按三總線分析CPU和選用存儲(chǔ)器芯片的數(shù)據(jù)線、地址線、控制線，以便設(shè)計(jì)CPU與存儲(chǔ)器的連接。第五步：設(shè)計(jì)CPU與存儲(chǔ)器連接的邏輯結(jié)構(gòu)圖。參見(jiàn)例題、習(xí)題4、順序存儲(chǔ)器和交叉存儲(chǔ)器的定量分析順序存儲(chǔ)器：mT交叉存儲(chǔ)器：可以使用流水線存取，T+(m-1)參見(jiàn)例題、習(xí)題5、高速緩沖存儲(chǔ)器cache的基本原理，cache命中率相關(guān)計(jì)算Cache的

11、基本原理：cache是一種高速緩沖存儲(chǔ)器，為了解決CPU和主存之間速度不匹配而采用的一項(xiàng)重要技術(shù)。主存和cache均按照約定長(zhǎng)度劃分為若干塊；主存中一個(gè)數(shù)據(jù)塊調(diào)入到cache中，則將數(shù)據(jù)塊地址（塊編號(hào)）存放到相聯(lián)存儲(chǔ)器CAM中，將數(shù)據(jù)塊內(nèi)容存放在cache中；當(dāng)CPU訪問(wèn)主存時(shí)，同時(shí)輸出物理地址給主存、相聯(lián)存儲(chǔ)器CAM，控制邏輯判斷所訪問(wèn)的塊是否在cache中：若在，則命中，CPU直接訪問(wèn)cache。若不在，則未命中，CPU直接訪問(wèn)主存，并將該單元所在數(shù)據(jù)塊交換到cache中?；诔绦蚝蛿?shù)據(jù)的局部性訪問(wèn)原理，通過(guò)cache和主存之間的動(dòng)態(tài)數(shù)據(jù)塊交換，盡量爭(zhēng)取CPU訪存操作在cache命中，從而

12、總體提高訪存速度。cache命中率相關(guān)計(jì)算：命中率主存/cache系統(tǒng)平均訪問(wèn)時(shí)間訪問(wèn)效率參加例題、習(xí)題。第四章指令系統(tǒng)1、基本概念指令系統(tǒng)：一臺(tái)計(jì)算機(jī)中所有機(jī)器指令的集合，稱為這臺(tái)計(jì)算機(jī)的指令系統(tǒng)。指令系統(tǒng)是表征一臺(tái)計(jì)算機(jī)性能的重要因素，其格式與功能直接影響機(jī)器的硬件結(jié)構(gòu)、軟件、適用范圍等。尋址方式：告訴計(jì)算機(jī)如何獲取指令和運(yùn)算所需要的操作數(shù)。即如何提供將要執(zhí)行的指令所在存儲(chǔ)單元的物理地址；如何提供運(yùn)算所需要的操作數(shù)所在存儲(chǔ)單元的物理地址、或者操作數(shù)所在內(nèi)部寄存器的編號(hào)。CISC（復(fù)雜指令系統(tǒng)計(jì)算機(jī)）：指令條數(shù)多、結(jié)構(gòu)形式復(fù)雜多樣、尋址方式種類繁多、功能復(fù)雜多樣、翻譯執(zhí)行效率低、很多指令難得

13、用到。CISC使計(jì)算機(jī)的研制周期長(zhǎng)，難以保證正確性，不易調(diào)試、維護(hù)，大量使用頻率很低的復(fù)雜指令浪費(fèi)了系統(tǒng)硬件資源。RISC（精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)）：選取使用頻率最高的一些簡(jiǎn)單指令，指令條數(shù)少，復(fù)雜功能通過(guò)宏指令實(shí)現(xiàn)；指令長(zhǎng)度、格式、結(jié)構(gòu)形式、尋址方式種類少，翻譯執(zhí)行效率高；只有取數(shù)/存數(shù)指令訪問(wèn)存儲(chǔ)器，其余指令的操作均在CPU內(nèi)部寄存器之間進(jìn)行。RISC可縮短計(jì)算機(jī)的研制周期、易于保證正確性、調(diào)試、維護(hù)，系統(tǒng)硬件資源使用效率高。2、指令格式及尋址方式辨析操作碼地址碼指令字長(zhǎng)度操作數(shù)尋址方式參見(jiàn)例題、習(xí)題第五章中央處理器1、基本概念微命令：控制器通過(guò)控制線向部件發(fā)送的各種控制信號(hào)/操作命令。微操作

14、：部件接收微命令以后所完成的操作，微操作是執(zhí)行部件中最基本的、不可再分解的操作。微指令：一組實(shí)現(xiàn)一定操作功能的微命令的組合形式，稱為微指令。由操作控制和順序控制兩大部分組成。微程序：一條機(jī)器指令的功能是由多條微指令組成的序列來(lái)實(shí)現(xiàn)的，這個(gè)微指令序列稱為微程序。指令流水線：指指令執(zhí)行步驟的并行。將指令流的處理過(guò)程劃分為取指令、指令譯碼、執(zhí)行、寫結(jié)果等幾個(gè)并行處理的過(guò)程段。算術(shù)流水線：是指運(yùn)算操作步驟的并行，例如流水乘法器、流水除法器、流水浮點(diǎn)運(yùn)算器等。處理機(jī)流水線：又稱為宏流水線，是指程序步驟的并行。由一串級(jí)聯(lián)的處理機(jī)構(gòu)成流水線的各個(gè)過(guò)程段，每臺(tái)處理機(jī)負(fù)責(zé)某一特定的任務(wù)。2、CPU的功能（1）指

15、令控制控制程序的執(zhí)行順序；由于程序是一個(gè)指令序列，這些指令的相互順序不能任意顛倒，必須嚴(yán)格按照程序規(guī)定的順序進(jìn)行。（2）操作控制 控制器產(chǎn)生取指令、執(zhí)行指令的所需要的全部操作控制信號(hào)，并依序送往相應(yīng)的部件，從而控制這些部件按指令的要求完成規(guī)定的動(dòng)作。 （3）時(shí)間控制 對(duì)各種操作實(shí)施時(shí)間上的定時(shí)；在計(jì)算機(jī)中，各種指令的操作信號(hào)和整個(gè)執(zhí)行過(guò)程均受到時(shí)間的嚴(yán)格定時(shí)和事件先后順序控制（應(yīng)在規(guī)定的時(shí)間點(diǎn)開(kāi)始，在規(guī)定的時(shí)間內(nèi)結(jié)束） ，以保證計(jì)算機(jī)有條不紊地自動(dòng)工作。（4）數(shù)據(jù)加工 完成指令規(guī)定的運(yùn)算操作。3、熟悉典型模型機(jī)結(jié)構(gòu)、指令和數(shù)據(jù)的傳輸通路參見(jiàn)例題和習(xí)題中的模型機(jī)結(jié)構(gòu)。4、指令周期流程（1）根據(jù)模

16、型機(jī)和數(shù)據(jù)通路結(jié)構(gòu)，分析指令周期流程。（2）指令周期流程實(shí)際上是一個(gè)指令流、數(shù)據(jù)流在數(shù)據(jù)通路上的流動(dòng)過(guò)程。5、指令周期、機(jī)器周期、時(shí)鐘周期三級(jí)時(shí)序指令周期：取出一條指令并執(zhí)行這條指令所需要的時(shí)間。CPU周期：常稱為機(jī)器周期，每條指令的執(zhí)行過(guò)程可劃分為若干個(gè)階段，如取指令、取源操作數(shù)、取目的操作數(shù)、執(zhí)行運(yùn)算、保存結(jié)果等階段，每個(gè)階段所對(duì)應(yīng)的時(shí)間。時(shí)鐘周期：每個(gè)階段由若干有序的、不可再分的基本操作過(guò)程構(gòu)成，如從數(shù)據(jù)cache中取一個(gè)源操作數(shù)送到R0，包括地址AR、ARM 、MDR、DRR0等基本操作過(guò)程，每個(gè)操作過(guò)程所對(duì)應(yīng)的時(shí)間。顯然，指令周期對(duì)應(yīng)一條指令，CPU周期對(duì)應(yīng)一個(gè)階段，時(shí)鐘周期對(duì)應(yīng)一個(gè)

17、基本操作過(guò)程。因此，時(shí)間應(yīng)按指令周期、CPU周期、時(shí)鐘周期進(jìn)行分級(jí)控制，這就是三級(jí)時(shí)序體制。6、微程序控制器的原理及組成框圖（1）基本原理設(shè)計(jì)階段：首先，根據(jù)CPU的數(shù)據(jù)通路結(jié)構(gòu)、指令操作定義等，畫出每條指令的指令周期流程圖（具體到每個(gè)時(shí)鐘周期、微操作、微命令）。然后，根據(jù)微指令格式、指令周期流程圖編寫每條指令的微程序。最后，把整個(gè)指令系統(tǒng)的微程序（其中取指令的微程序段是公用的）固化到控制存儲(chǔ)器中。 運(yùn)行階段：首先，逐條執(zhí)行取指令公用微程序段，控制取指令操作。然后，根據(jù)指令的操作碼字段，經(jīng)過(guò)變換，找到該指令所對(duì)應(yīng)的特定微程序段，從控制存儲(chǔ)器中逐條取出微指令，根據(jù)微操作控制字段，直接或經(jīng)過(guò)譯碼產(chǎn)

18、生微命令（控制信號(hào)），控制相關(guān)部件完成指定的微操作。一條微指令執(zhí)行以后，根據(jù)微地址字段取下一條微指令（2）構(gòu)成框圖控制存儲(chǔ)器ROM：存放全部指令系統(tǒng)的微程序；微地址寄存器uPC：具有自動(dòng)增量功能，給出順序執(zhí)行的下條微指令地址；微命令寄存器uIR：存放由控制存儲(chǔ)器讀出的一條微指令。地址轉(zhuǎn)移邏輯： 根據(jù)指令寄存器IR的操作碼，定位到該指令對(duì)應(yīng)的微程序段，uPC 初值；如果判斷條件P/狀態(tài)條件=FALSE，則 uPC=uPC +1，順序執(zhí)行；如果判斷條件P/狀態(tài)條件=TRUE，則uPC=根據(jù)策略形成新的微指令地址，程序轉(zhuǎn)移。7、流水線中資源相關(guān)、數(shù)據(jù)相關(guān)、控制相關(guān)問(wèn)題資源相關(guān)：是指多條指令進(jìn)入流水線

19、后，在同一流水線時(shí)鐘周期內(nèi)爭(zhēng)用同一個(gè)功能部件所發(fā)生的沖突。數(shù)據(jù)相關(guān)：在一個(gè)程序中，如果必須等前一條指令執(zhí)行完畢以后，才能執(zhí)行后一條指令（即后一條指令需要引用前一條指令的結(jié)果數(shù)據(jù)），那么這兩條指令就是數(shù)據(jù)相關(guān)的?？刂葡嚓P(guān)：控制相關(guān)沖突是由轉(zhuǎn)移類指令引起的。當(dāng)執(zhí)行轉(zhuǎn)移類指令時(shí)，可能為順序取下條指令；也可能轉(zhuǎn)移到新的目標(biāo)地址取指令。如果流水線順序取指令，而程序卻需要轉(zhuǎn)移時(shí)，進(jìn)入流水線的指令并不是將要執(zhí)行的指令，或者轉(zhuǎn)移的目標(biāo)指令可能還沒(méi)有進(jìn)入流水線，從而使流水線發(fā)生斷流。第六章總線系統(tǒng)1、基本概念總線：總線是一組能為多個(gè)部件分時(shí)共享的信息傳送線，用來(lái)連接多個(gè)部件并為這些部件提供信息交換服務(wù)?？偩€帶寬

20、：總線在單位時(shí)間內(nèi)可以傳輸?shù)臄?shù)據(jù)總量，即總線的數(shù)據(jù)傳輸速率，單位是兆字節(jié)每秒（MB/s）總線仲裁：當(dāng)總線上的多個(gè)主設(shè)備（主方）同時(shí)競(jìng)爭(zhēng)使用總線時(shí)，必須通過(guò)總線仲裁部件，以某種方式和策略選擇其中一個(gè)主設(shè)備（主方），接管總線的控制權(quán)，傳送信息?？偩€定時(shí)：一次總線操作由若干的事件（基本操作）組成，而且這些事件間具有一定的時(shí)序關(guān)系，即一個(gè)事件什么時(shí)候開(kāi)始、多長(zhǎng)時(shí)間內(nèi)完成、事件的先后順序關(guān)系。2、總線接口的邏輯結(jié)構(gòu)、功能邏輯結(jié)構(gòu)：地址信息：CPUI/O設(shè)備，尋址目標(biāo)I/O設(shè)備?？刂菩畔ⅲ篊PUI/O設(shè)備，通知I/O設(shè)備準(zhǔn)備完成什么操作。狀態(tài)信息：I/O設(shè)備CPU，反饋設(shè)備的狀態(tài)，如忙/閑、準(zhǔn)備好/未準(zhǔn)備

21、好。數(shù)據(jù)信息：有效數(shù)據(jù)信息。功能：（1）控制接口依據(jù)CPU的指令信息控制外圍設(shè)備的動(dòng)作，如啟動(dòng)、關(guān)閉設(shè)備等。（2）緩沖在為部設(shè)備和計(jì)算機(jī)系統(tǒng)其它部件之間用作為一個(gè)緩沖器，以補(bǔ)償各種設(shè)備在速度上的差異 。（3）狀態(tài)接口監(jiān)視外部設(shè)備的工作狀態(tài)并保存狀態(tài)信息，狀態(tài)信息包括“準(zhǔn)備就緒”、“忙”、“錯(cuò)誤”等，供CPU詢問(wèn)外部設(shè)備時(shí)進(jìn)行分析之用。（4）轉(zhuǎn)換可以完成任何要求的數(shù)據(jù)轉(zhuǎn)換，以確保數(shù)據(jù)能在為部設(shè)備和CPU之間正確地傳送，如數(shù)據(jù)格式轉(zhuǎn)換、并-串轉(zhuǎn)換等。（5）整理可以完成一些特別的功能，如在批量數(shù)據(jù)傳輸時(shí)自動(dòng)修改字計(jì)數(shù)器、當(dāng)前內(nèi)存地址寄存器。（6）程序中斷每當(dāng)外圍設(shè)備向CPU請(qǐng)求某種動(dòng)作時(shí)，接口即發(fā)送

22、中斷請(qǐng)求信號(hào)給CPU，申請(qǐng)中斷。3、多總線結(jié)構(gòu)、PCI總線辨析HOST總線：宿主總線，連接多CPU、cache、主存、北橋。64位數(shù)據(jù)線、32位數(shù)據(jù)線、同步定時(shí)總線。PCI總線：與處理器無(wú)關(guān)的高速外圍總線，連接高速的PCI設(shè)備，32/64位數(shù)據(jù)線、32位地址線、同步定時(shí)、集中仲裁、猝發(fā)傳送。LAGACY總線：遺留總線，可以是ISA、EISA、MCA等傳統(tǒng)總線，連接中、低速設(shè)備，保護(hù)用戶以前的投資。橋的分類：HOST橋（北橋）、PCI/LAGACY橋（南橋）、PCI/PCI橋。橋的作用：（1）連接兩條總線，使彼此相互通信；（2）總線轉(zhuǎn)換部件，可以把一條總線上的地址空間映射到另一條總線的地址空間上

23、，從而使系統(tǒng)中任意一個(gè)總線上的主設(shè)備都能看到同樣的一份地址表；（3）信號(hào)緩沖、電平轉(zhuǎn)換、控制邏輯轉(zhuǎn)換等。第八章輸入輸出系統(tǒng)1、基本概念直接內(nèi)存訪問(wèn)(DMA)方式：是一種完全由硬件（稱為DMA控制器）執(zhí)行、在I/O設(shè)備和內(nèi)存之間直接交換批量信息的工作方式，包括DMA請(qǐng)求、DMA響應(yīng)、DMA傳輸、DMA結(jié)束處理等步驟。在DMA傳輸過(guò)程中，DMA控制器從CPU接管總線控制權(quán)，向內(nèi)存發(fā)出地址和控制信號(hào)、修改地址、計(jì)數(shù)、以中斷方式向CPU報(bào)告DMA傳輸結(jié)束，數(shù)據(jù)交換不經(jīng)過(guò)CPU，而直接在內(nèi)存和I/O設(shè)備之間進(jìn)行 。通道：是一個(gè)特殊功能的處理器（基于微處理器CPU、單片機(jī)實(shí)現(xiàn)的），它有自己的指令和程序（通

24、道指令、通道程序）專門負(fù)責(zé)數(shù)據(jù)輸入/輸出的傳輸控制，而CPU將“傳輸控制”的功能下放給通道后只負(fù)責(zé)“數(shù)據(jù)處理”功能。CPU和通道分時(shí)使用系統(tǒng)總線和存儲(chǔ)器，實(shí)現(xiàn)了CPU內(nèi)部運(yùn)算與I/O設(shè)備的并行工作。外圍處理機(jī)方式PPU：基本上是獨(dú)立于主機(jī)工作，它有自己的指令系統(tǒng)，只是側(cè)重于I/O管理。結(jié)構(gòu)上接近一臺(tái)計(jì)算機(jī)、或者就是一臺(tái)通用計(jì)算機(jī)，也稱為I/O管理前置機(jī)。2、程序查詢方式處理過(guò)程3、程序中斷方式處理過(guò)程（1）一條指令完整執(zhí)行完以后，查詢是否有中斷請(qǐng)求、是否有DMA請(qǐng)求等；（2）如果有中斷請(qǐng)求，則判斷是否響應(yīng)該中斷（優(yōu)先級(jí)等）；（3）關(guān)中斷（中斷屏蔽置位）：?jiǎn)渭?jí)中斷系統(tǒng)中，一個(gè)中斷被響應(yīng)，必須該中

25、斷處理結(jié)束以后才能響應(yīng)其它中斷請(qǐng)求；多級(jí)中斷系統(tǒng)中，允許中斷嵌套，即允許高優(yōu)先級(jí)中斷低優(yōu)先級(jí)的服務(wù)子程序；（4）找出中斷源：確定是哪個(gè)設(shè)備的中斷請(qǐng)求；（5）保存PC：即保存返回地址，硬件實(shí)現(xiàn)自動(dòng)推入堆棧保存；（6）形成中斷服務(wù)子程序的入口地址：常采用向量中斷法；（7）保存CPU現(xiàn)場(chǎng)：標(biāo)志寄存器、通用寄存器內(nèi)容送入堆棧保存；（8）設(shè)備服務(wù)：CPU與I/O設(shè)備之間交換一個(gè)機(jī)器字的數(shù)據(jù)；（9）恢復(fù)CPU現(xiàn)場(chǎng)：從堆棧中把原來(lái)的狀態(tài)寄存器、通用寄存器內(nèi)容拿出來(lái)；（10）開(kāi)中斷：本次中斷請(qǐng)求處理完成，允許響應(yīng)其它中斷請(qǐng)求；（11）中斷返回：從堆棧中把返回地址拿出來(lái)，送PC。4、基本DMA控制器的邏輯結(jié)構(gòu)1、字計(jì)數(shù)器CPU初始化DMA控制器時(shí)，寫入數(shù)據(jù)塊長(zhǎng)度初值。初值通常以補(bǔ)碼（2n-x）形式表示，如字計(jì)數(shù)器8位，數(shù)據(jù)塊長(zhǎng)度125，則初值256-125=131。每傳送一個(gè)字，字計(jì)數(shù)器加1 。當(dāng)計(jì)數(shù)器溢出時(shí)，表示數(shù)據(jù)塊傳送結(jié)束，溢出信號(hào)通過(guò)中斷機(jī)構(gòu)，向CPU申請(qǐng)中斷。2、內(nèi)存地址計(jì)數(shù)器 CPU初始