基于FPGA的快速傅立葉變換

1、摘要：在對(duì)FFT（快速傅立葉變換）算法進(jìn)行研究的基礎(chǔ)上，描述了用FPGA實(shí)現(xiàn)FFT的方法，并對(duì)其中的整體結(jié)構(gòu)、蝶形單元及性能等進(jìn)行了分析。 關(guān)鍵詞：FPGA FFT傅立葉變換是數(shù)字信號(hào)處理中的基本操作，廣泛應(yīng)用于表述及分析離散時(shí)域信號(hào)領(lǐng)域。但由于其運(yùn)算量與變換點(diǎn)數(shù)的平方成正比關(guān)系，因此，在較大時(shí)，直接應(yīng)用算法進(jìn)行譜變換是不切合實(shí)際的。然而，快速傅立葉變換技術(shù)的出現(xiàn)使情況發(fā)生了根本性的變化。本文主要描述了采用來實(shí)現(xiàn)點(diǎn)的設(shè)計(jì)方法。整體結(jié)構(gòu)一般情況下，點(diǎn)的傅立葉變換對(duì)為：其中，( )。()和()都為復(fù)數(shù)。與之相對(duì)的快速傅立葉變換有很多種,如(時(shí)域抽取法)、（頻域抽取法）、和等。對(duì)于傅立葉變換，算法可

2、導(dǎo)出和算法。本文運(yùn)用的基本思想是算法，即將高點(diǎn)數(shù)的傅立葉變換通過多重低點(diǎn)數(shù)傅立葉變換來實(shí)現(xiàn)。雖然與有差別，但由于它們?cè)诒举|(zhì)上都是一種基于標(biāo)號(hào)分解的算法，故在運(yùn)算量和算法復(fù)雜性等方面完全一樣，而沒有性能上的優(yōu)劣之分，所以可以根據(jù)需要任取其中一種，本文主要以方法為對(duì)象來討論。點(diǎn)的運(yùn)算表達(dá)式為：式中，()()(，)其中和可取,和可取,。由式（）可知，傅立葉變換可由的傅立葉變換構(gòu)成。同理，傅立葉變換可由的傅立葉變換構(gòu)成。而傅立葉變換可由的傅立葉變換構(gòu)成。的傅立葉變換可進(jìn)一步由的傅立葉變換構(gòu)成，歸根結(jié)底，整個(gè)傅立葉變換可由基、基的傅立葉變換構(gòu)成。的可以通過個(gè)基和個(gè)基變換來實(shí)現(xiàn)；的變換可通過個(gè)基變換來實(shí)現(xiàn)

3、；的可以通過個(gè)基和個(gè)基變換來實(shí)現(xiàn)。也就是說：的基本結(jié)構(gòu)可由基模塊、復(fù)數(shù)乘法器、存儲(chǔ)單元和存儲(chǔ)器控制模塊構(gòu)成，其整體結(jié)構(gòu)如圖所示。圖中，用來存儲(chǔ)輸入數(shù)據(jù)、運(yùn)算過程中的中間結(jié)果以及運(yùn)算完成后的數(shù)據(jù)，用來存儲(chǔ)旋轉(zhuǎn)因子表。蝶形運(yùn)算單元即為基模塊，控制模塊可用于產(chǎn)生控制時(shí)序及地址信號(hào)，以控制中間運(yùn)算過程及最后輸出結(jié)果。蝶形運(yùn)算器的實(shí)現(xiàn)基和基的信號(hào)流如圖所示。圖中，若，是要進(jìn)行變換的信號(hào)，為旋轉(zhuǎn)因子，將其分別代入圖中的基蝶形運(yùn)算單元，則有：()()()()()() （）()()()()()() (）()()()()()() （）()()()()()() （）而在基蝶形中，和的值均為，這樣，將，和的表達(dá)式代

4、入圖中的基運(yùn)算的四個(gè)等式中，則有：()() （） ()() （）()() （）()() （）在上述式（）（）中有很多類同項(xiàng)，如和等，它們僅僅是加減號(hào)的不同，其結(jié)構(gòu)和運(yùn)算均類似，這就為簡(jiǎn)化電路提供了可能。同時(shí)，在蝶形運(yùn)算中，復(fù)數(shù)乘法可以由實(shí)數(shù)乘法以一定的格式來表示，這也為設(shè)計(jì)復(fù)數(shù)乘法器提供了一種實(shí)現(xiàn)的途徑。以基為例，在其運(yùn)算單元中，實(shí)際上只需做三個(gè)復(fù)數(shù)乘法運(yùn)算，即只須計(jì)算、和的值即可，這樣在一個(gè)基蝶形單元里面，最多只需要個(gè)復(fù)數(shù)乘法器就可以了。在實(shí)際過程中，在不提高時(shí)鐘頻率下，只要將時(shí)序控制好便可利用流水線（）技術(shù)并只用一個(gè)復(fù)數(shù)乘法器就可完成這三個(gè)復(fù)數(shù)乘法，大大節(jié)省了硬件資源。圖2 基2和基4蝶形

5、算法的信號(hào)流圖的地址變換后輸出的結(jié)果通常為一特定的倒序,因此，幾級(jí)變換后對(duì)地址的控制必須準(zhǔn)確無誤。倒序的規(guī)律是和分解的方式密切相關(guān)的，以基為例，其基本倒序規(guī)則如下：基可以用三級(jí)基變換來表示，則其輸入順序則可用二進(jìn)制序列（ ）來表示，變換結(jié)束后，其順序?qū)⒆優(yōu)椋?），如： ，即輸入順序?yàn)椋敵鰰r(shí)順序變?yōu)?。更進(jìn)一步，對(duì)于基的變換，可由，等形式來構(gòu)成，相對(duì)于不同的分解形式，往往會(huì)有不同的倒序方式。以為例，其輸入順序可以用二進(jìn)制序列（ ）來表示變換結(jié)束后，其順序可變?yōu)椋?）（ ），如： 。即輸入順序?yàn)?，輸出時(shí)順序變?yōu)?。在的傅立葉變換中，由于要經(jīng)過多次的基和基運(yùn)算，因此，從每次運(yùn)算完成后到進(jìn)入下一次運(yùn)算前

6、，應(yīng)對(duì)運(yùn)算的結(jié)果進(jìn)行倒序，以保證運(yùn)算的正確性。旋轉(zhuǎn)因子點(diǎn)傅立葉變換的旋轉(zhuǎn)因子有著明顯的周期性和對(duì)稱性。其周期性表現(xiàn)為：FFT之所以可使運(yùn)算效率得到提高，就是利用之所以可使運(yùn)算效率得到提高，就是利用了對(duì)稱性和周期性把長(zhǎng)序列的逐級(jí)分解成幾個(gè)序列的，并最終以短點(diǎn)數(shù)變換來實(shí)現(xiàn)長(zhǎng)點(diǎn)數(shù)變換。根據(jù)旋轉(zhuǎn)因子的對(duì)稱性和周期性，在利用存儲(chǔ)旋轉(zhuǎn)因子時(shí)，可以只存儲(chǔ)旋轉(zhuǎn)因子表的一部分，而在讀出時(shí)增加讀出地址及符號(hào)的控制，這樣可以正確實(shí)現(xiàn)。因此,充分利用旋轉(zhuǎn)因子的性質(zhì)，可節(jié)省以上存儲(chǔ)單元。實(shí)際上，由于旋轉(zhuǎn)因子可分解為正、余弦函數(shù)的組合，故中存的值為正、余弦函數(shù)值的組合。對(duì)的傅立葉變換來說，只是對(duì)一個(gè)周期進(jìn)行不同的分割。由

7、于變換的旋轉(zhuǎn)因子包括了的所有因子，因此，實(shí)現(xiàn)時(shí)只要對(duì)讀的地址進(jìn)行控制，即可實(shí)現(xiàn)變換的通用。存儲(chǔ)器的控制因是為時(shí)序電路而設(shè)計(jì)的，因此，控制信號(hào)要包括時(shí)序的控制信號(hào)及存儲(chǔ)器的讀寫地址，并產(chǎn)生各種輔助的指示信號(hào)。同時(shí)在計(jì)算模塊的內(nèi)部，為保證高速，所有的乘法器都須始終保持較高的利用率。這意味著在每一個(gè)時(shí)鐘來臨時(shí)都要向這些單元輸入新的操作數(shù)，而這一切都需要控制信號(hào)的緊密配合。為了實(shí)現(xiàn)的流形運(yùn)算，在運(yùn)算的同時(shí)，存儲(chǔ)器也要接收數(shù)據(jù)。這可以采用乒乓的方法來完成。這種方式?jīng)Q定了實(shí)現(xiàn)運(yùn)算的最大時(shí)間。對(duì)于操作，其接收時(shí)間為個(gè)數(shù)據(jù)周期，這樣的最大運(yùn)算時(shí)間就是個(gè)數(shù)據(jù)周期。另外，由于輸入數(shù)據(jù)是以一定的時(shí)鐘為周期依次輸入的

8、，故在進(jìn)行內(nèi)部運(yùn)算時(shí)，可以用較高的內(nèi)部時(shí)鐘進(jìn)行運(yùn)算，然后再存入依次輸出。為節(jié)省資源，可對(duì)存儲(chǔ)數(shù)據(jù)采用原址讀出原址寫入的方法，即在進(jìn)行下一級(jí)變換的同時(shí)，首先應(yīng)將結(jié)果回寫到讀出數(shù)據(jù)的存貯器中；而對(duì)于，則應(yīng)采用與運(yùn)算的數(shù)據(jù)相對(duì)應(yīng)的方法來讀出存儲(chǔ)器中旋轉(zhuǎn)因子的值。在傅立葉變換中，要實(shí)現(xiàn)通用性，控制器是最主要的模塊。、變換具有不同的內(nèi)部運(yùn)算時(shí)間和存儲(chǔ)器地址，在設(shè)計(jì)中，針對(duì)不同的點(diǎn)數(shù)應(yīng)設(shè)計(jì)不同的存儲(chǔ)器存取地址，同時(shí)，在完成變換后，還要對(duì)開始輸出有用信號(hào)的時(shí)刻進(jìn)行指示。硬件的選擇本設(shè)計(jì)的硬件實(shí)現(xiàn)選用的是現(xiàn)場(chǎng)可編程門陣列()來滿足較高速度的需要。本系統(tǒng)在設(shè)計(jì)時(shí)選用的是公司的芯片，該芯片中包含有單元，可以完成較為耗費(fèi)資源的乘法器單元。同時(shí)，該器件也包含有大量存儲(chǔ)單元，從而可保證旋轉(zhuǎn)因子的精度。除了一些專用引腳外，上幾乎所有的引腳均可供用戶使用，這使得信號(hào)處理方案具有非常好的帶寬。大量的引腳和多塊存儲(chǔ)器可使設(shè)計(jì)獲得優(yōu)越的并行處理性能。其獨(dú)立的存儲(chǔ)塊可作為輸入工作存儲(chǔ)區(qū)和結(jié)果的緩存區(qū)，這使得可與計(jì)算同時(shí)進(jìn)行。在實(shí)現(xiàn)的時(shí)間方面，該設(shè)計(jì)能在個(gè)時(shí)鐘周期內(nèi)完成一個(gè)點(diǎn)的。若采用的輸入時(shí)鐘，其變換時(shí)間在左右。而由于最新的使用了互連技術(shù)，故可在以下頻率穩(wěn)定地工作，同時(shí)，的實(shí)現(xiàn)時(shí)間也可以大大縮小。運(yùn)算結(jié)果的精度與輸入數(shù)據(jù)的位數(shù)及運(yùn)算過程中的位數(shù)有關(guān)，同時(shí)和數(shù)據(jù)的表示形式也有很大關(guān)系。一般