alleg如何定義使用盲埋孔_第1頁(yè)
alleg如何定義使用盲埋孔_第2頁(yè)
alleg如何定義使用盲埋孔_第3頁(yè)
免費(fèi)預(yù)覽已結(jié)束,剩余1頁(yè)可下載查看

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、AllegroPCB盲埋孔定義及使用Allegro PCB 設(shè)計(jì)高速高密度 PCB 的時(shí)候會(huì)用到盲埋不少工對(duì)怎么定義盲埋孔,以及盲埋孔的使用不是很了解,我們這篇文章來(lái)看下怎么定義盲埋孔,以及怎么在板子中使用盲埋孔.關(guān)鍵字:Allegro PCB、B/B Via上海庫(kù)源電氣科技uuPSpice 技術(shù)支持中心:u技術(shù)支持:4006-535-525uMail: supportuWeb:2013724上海庫(kù)源電氣科技AllegroPCB盲埋孔定義及使用所需:Cadence SPB 16.6 PCB Editor操作步驟:一、盲埋孔盲埋孔是為了在設(shè)計(jì)高速高密度的 PCB 時(shí)為了減少 VIA 的 stub

2、 同時(shí)也為了增加 VIA未使用到的層的走線空間而設(shè)計(jì)的一種過(guò)孔工藝,以下為盲埋孔的的 3D 視圖.圖中右側(cè)第一個(gè)過(guò)孔是從 TOP 層到第三層,第二個(gè)過(guò)孔是中第三層到第四層,第三個(gè)過(guò)孔是從第四層到第六層.其中兩側(cè)的過(guò)孔為盲孔,中間的過(guò)孔為埋孔.下圖為例板的層疊結(jié)構(gòu)上海庫(kù)源電氣科技Cadence CHANNEL PARTNERPSpice Technical Support Center技術(shù)支持:4006-535-525CadencePSpice 技術(shù)支持中心上海庫(kù)源電氣科技比較上面兩圖可以理解三個(gè) VIA 的連接結(jié)構(gòu)(這樣的連接僅只是作為例子演示盲埋孔的 3D 結(jié)構(gòu),實(shí)際連接從 TOP 到 BO

3、TTOM 只需要一個(gè)通孔即可,無(wú)需三個(gè)盲埋孔)。二、定義盲埋孔通過(guò)上面的截圖應(yīng)該應(yīng)該已經(jīng)對(duì)盲埋了直觀的概念,那么下面來(lái)看下怎么定義盲埋孔,第一有層疊結(jié)構(gòu)的截圖,記住板子的層疊結(jié)構(gòu),方便下面定義盲埋孔。運(yùn)行菜單“Setup-B/B Vias Definitions-Define B/B Vias”,彈出如下菜單,一般默認(rèn)只有一個(gè)盲埋孔,可以的“Add BBVia”來(lái)添加盲埋孔。圖中 Bbvia Padstack 是盲埋孔的名字,定義一個(gè)能通過(guò)名字識(shí)別盲埋孔及結(jié)構(gòu)的名字,例如圖中第一個(gè)盲埋通過(guò)名字我們大概知道這是個(gè)鉆孔 24、焊盤 40、從第一層到第三層的盲埋孔,依次添加從從第三層到第四層,第一層

4、到第三層的盲埋孔。添加完成點(diǎn)擊 OK.Padstack to Copy 定義我們使用哪個(gè)過(guò)孔的物理作為定義盲埋孔的參考,定義的盲埋使用 Padstack to Copy 選擇的過(guò)孔的焊盤、Soldermask 等信息。Start layer 與 End layer 盲埋孔開始于哪一層,在哪一層結(jié)束。三、將盲埋孔加入走線約束打開約束管理器,找到 Physical 約束工作頁(yè),找到 default 約束,子 Vias 列與 default交叉的位置點(diǎn)擊,彈出過(guò)孔設(shè)置的框上海庫(kù)源電氣科技Cadence CHANNEL PARTNERPSpice Technical Support Center技術(shù)支

5、持:4006-535-525CadencePSpice 技術(shù)支持中心上海庫(kù)源電氣科技在左側(cè)可以找到我們定義的盲埋孔,逐個(gè)雙擊將三個(gè)盲埋孔移動(dòng)到右側(cè)使用過(guò)孔列表中,在下面的示意圖中可以看到我們添加的過(guò)孔結(jié)構(gòu)。上海庫(kù)源電氣科技Cadence CHANNEL PARTNERPSpice Technical Support Center技術(shù)支持:4006-535-525CadencePSpice 技術(shù)支持中心上海庫(kù)源電氣科技點(diǎn)擊 OK 結(jié)束過(guò)孔定義。四、盲埋孔使用因?yàn)槲覀兪嵌x到 default 約束,所以所有使用 default 約束的都可以使用我們定義的三個(gè)盲埋孔,我們以其中一個(gè)為例當(dāng) TOP 層

6、的走線拉出以后,可以看到在 options 菜單中,當(dāng)前層為 TOP 層,下一層是S1 層(為整個(gè)板子的第三層),VIA 對(duì)應(yīng)過(guò)孔選擇默認(rèn)為我們定義的“VIA24_40_1T3”,也就是從第一層到第三層的的盲孔。雙擊添加過(guò)孔可以看到當(dāng)前層變?yōu)?TOP 層,而下一層變成了 TOP 層,如果我們想到 S2 層(整個(gè)板子的第四層),顯然的選擇是不對(duì),我們手動(dòng)修改下一層為S2 層,Via 的選擇自動(dòng)修改為相應(yīng)的的適用埋孔“VIA24_40_3T4”再次雙擊添加 3layer to 4layer 的過(guò)孔。上面的操作完整的演示了怎么定義、設(shè)計(jì)盲埋孔。因?yàn)槊ぢ窨字瓢遒M(fèi)用較貴,如通孔能滿足性能盡量以通孔完成設(shè)計(jì)。上海庫(kù)源

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論