校電子設(shè)計競賽msp430g

1、MSP430G2x53 MSP430G2x13ZHCS178G APRIL 2011 REVISED AUGUST 2012混合信號微器特性低電源電壓范圍：1.8V 至 3.6V超低功耗通用串行通口 (USCI)支持自動波特率檢測的增強型通用異步收發(fā)器(UART)運行模式：230A（在 1MHz 頻率和 2.2V 電壓條件下）待機模式：0.5A關(guān)閉模式（RAM 保持）：0.1AIrDA 編碼器和同步 SPI I2C器5 種節(jié)能模式可在不到 1s 的時間里超快速地從待機模式喚醒16 位精簡指令集 (RISC) 架構(gòu)，62.5ns 指令周期時間基本時鐘模塊配置用于模擬信號比較功能或者斜率模數(shù) (A

2、/D) 轉(zhuǎn)換的片載比較器帶有內(nèi)部 準、采樣與保持以及自動掃能的 10位 200ksps 模數(shù) (A/D) 轉(zhuǎn)換器（請見表 1） 欠壓檢測器串行板上編程，無需外部編程電壓，具有四種校準頻率并高達 16MHz 的內(nèi)部頻率內(nèi)部超低功耗低頻 (LF) 振蕩器32kHz 晶振外部數(shù)字時鐘源利用絲實現(xiàn)可編碼保護具有兩線制 (Spy-Bi-Wire) 接口的片上路邏輯電兩個 16 位 Timer_A，分別具有三個捕獲/比較寄存器多達 24 個支持觸摸感測的 I/O 引腳系列成員匯總封裝選項1封裝 (TSSOP)：20 引腳，28薄型小外形引腳雙列直插式封裝 (PDIP)：20 引腳四方扁平無引線封裝 (QF

3、N)：32 引腳如需了解完整的模塊說明， 請查閱MSP430x2xx 系列號）用戶指南 （文獻編說明德州儀器 (TI) MSP430 系列超低功耗微器包含多種器件，它們特有面向多種應(yīng)用的不同外設(shè)集。 這種架構(gòu)與5 種低功耗模式相組合，專為在便攜式測量應(yīng)用中延長電池使用CPU，16 位寄存器和有助于獲得最大編碼效率的常數(shù)發(fā)生器。 數(shù)字成從低功耗模式至運行模式的喚醒。而優(yōu)化。 該器件具有一個強大的 16 位 RISC振蕩器 (DCO) 可在不到 1µs 的時間里完MSP430G2x13 和 MSP430G2x53 系列是超低功耗混合信號微器，具有內(nèi)置的 16 位定時器、多達 24 個支持

4、觸摸感測的 I/O 引腳、一個多用途模擬比較器以及采用通用串行通系列成員還具有一個 10 位模數(shù) (A/D) 轉(zhuǎn)換器。 有關(guān)配置的口的內(nèi)置通信能力。 此外，MSP430G2x53見 表 1。典型應(yīng)用低成本傳感器系統(tǒng)，此類系統(tǒng)負責捕獲模擬信號、將之轉(zhuǎn)換為數(shù)字值、隨后對數(shù)據(jù)進行處理以進行顯示或傳送至主機系統(tǒng)。Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of Texas Instruments semicond

5、uctor products and disclaimers thereto appears at the end of this data sheet.PRODUCTION DATA information is current as of publication date. Products conform to specifications per the terms of the Texas Instruments standard warranty. Production processing does not necessarily include testing of all p

6、arameters.© 20112012, Texas Instruments IncorporatedEnglish Data Sheet: SLAS735MSP430G2x53 MSP430G2x13ZHCS178G APRIL 2011 REVISED AUGUST 2012表 1. 提供的選項(1)(2)(1) 要獲得最新的封裝和訂購信息，請參閱本文檔末尾的封裝選項附錄，或者瀏覽 TI。(2) 封裝圖樣、熱數(shù)據(jù)和符號可從中獲取。2© 20112012, Texas Instruments Incorporated器件引導(dǎo)加載程序(BSL)模塊(EEM)閃存(KB)R

7、AM (B)Timer_ACOMP_A+通道10 通道ADCUSCI_A0，USCI_B 0時鐘I/O封裝類型MSP430G2553IRHB32 MSP430G2553IPW28MSP430G2553IPW20MSP430G2553IN2011165122x TA3881LF，DC O，VLO2432 引腳QFN 封裝2428 引腳TSSOP 封裝1620 引腳TSSOP 封裝1620 引腳PDIP 封裝MSP430G2453IRHB32 MSP430G2453IPW28MSP430G2453IPW20MSP430G2453IN201185122x TA3881LF，DC O，VLO2432

8、引腳QFN 封裝2428 引腳TSSOP 封裝1620 引腳TSSOP 封裝1620 引腳PDIP 封裝MSP430G2353IRHB32 MSP430G2353IPW28MSP430G2353IPW20MSP430G2353IN201142562x TA3881LF，DC O，VLO2432 引腳QFN 封裝2428 引腳TSSOP 封裝1620 引腳TSSOP 封裝1620 引腳PDIP 封裝MSP430G2253IRHB32 MSP430G2253IPW28MSP430G2253IPW20MSP430G2253IN201122562x TA3881LF，DC O，VLO2432 引腳QF

9、N 封裝2428 引腳TSSOP 封裝1620 引腳TSSOP 封裝1620 引腳PDIP 封裝MSP430G2153IRHB32 MSP430G2153IPW28MSP430G2153IPW20MSP430G2153IN201112562x TA3881LF，DC O，VLO2432 引腳QFN 封裝2428 引腳TSSOP 封裝1620 引腳TSSOP 封裝1620 引腳PDIP 封裝MSP430G2513IRHB32 MSP430G2513IPW28MSP430G2513IPW20MSP430G2513IN2011165122x TA38-1LF，DC O，VLO2432 引腳QFN 封

10、裝2428 引腳TSSOP 封裝1620 引腳TSSOP 封裝1620 引腳PDIP 封裝MSP430G2x53 MSP430G2x13ZHCS178G APRIL 2011 REVISED AUGUST 2012表 1. 提供的選項(1)(2) (接下頁)3Copyright © 20112012, Texas Instruments Incorporated器件引導(dǎo)加載程序(BSL)模塊(EEM)閃存(KB)RAM (B)Timer_ACOMP_A+通道10 通道ADCUSCI_A0，USCI_B 0時鐘I/O封裝類型MSP430G2413IRHB32 MSP430G2413IP

11、W28MSP430G2413IPW20MSP430G2413IN201185122x TA38-1LF，DC O，VLO2432 引腳QFN 封裝2428 引腳TSSOP 封裝1620 引腳TSSOP 封裝1620 引腳PDIP 封裝MSP430G2313IRHB32 MSP430G2313IPW28MSP430G2313IPW20MSP430G2313IN201142562x TA38-1LF，DC O，VLO2432 引腳QFN 封裝2428 引腳TSSOP 封裝1620 引腳TSSOP 封裝1620 引腳PDIP 封裝MSP430G2213IRHB32 MSP430G2213IPW28M

12、SP430G2213IPW20MSP430G2213IN201122562x TA38-1LF，DC O，VLO2432 引腳QFN 封裝2428 引腳TSSOP 封裝1620 引腳TSSOP 封裝1620 引腳PDIP 封裝MSP430G2113IRHB32 MSP430G2113IPW28MSP430G2113IPW20MSP430G2113IN201112562x TA38-1LF，DC O，VLO2432 引腳QFN 封裝2428 引腳TSSOP 封裝1620 引腳TSSOP 封裝1620 引腳PDIP 封裝MSP430G2x53 MSP430G2x13ZHCS178G APRIL 2

13、011 REVISED AUGUST 2012器件引出腳配置，MSP430G2x13 和 MSP430G2x53，20 引腳器件，TSSOP 和 PDIP 封裝DVCC P1.0/TA0CLK/ACLK/A0/CA0 P1.1/TA0.0/UCA0RXD/UCA0SOMI/A1/CA1 P1.2/TA0.1/UCA0TXD/UCA0SIMO/A2/CA2 P1.3/ADC10CLK/CAOUT/VREF /VEREF /A3/CA3 P1.4/SMCLK/UCB0STE/UCA0CLK/VREF+/VEREF+/A4/CA4/TCK P1.5/TA0.0/UCB0CLK/UCA0STE/A5/

14、CA5/TMSP2.0/TA1.0P2.1/TA1.1 P2.2/TA1.1DVSS1234567891020191817161514131211XIN/P2.6/TA0.1XOUT/P2.7TEST/SBWTCKN20 PW20(TOP VIEW)RST/NMI/SBWTDIOP1.7/CAOUT/UCB0SIMO/UCB0SDA/A7/CA7/TDO/TDI P1.6/TA0.1/UCB0SOMI/UCB0SCL/A6/CA6/TDI/TCLK P2.5/TA1.2P2.4/TA1.2P2.3/TA1.0NOTE: ADC10 僅在 MSP430G2x53 器件上提供。NOTE: P3 端

15、口上的下拉電阻器應(yīng)通過設(shè)定 P3REN.x = 1 來啟用。器件引出腳配置，MSP430G2x13 和 MSP430G2x53、28 引腳器件，TSSOP 封裝DVCC P1.0/TA0CLK/ACLK/A0/CA0 P1.1/TA0.0/UCA0RXD/UCA0SOMI/A1/CA1 P1.2/TA0.1/UCA0TXD/UCA0SIMO/A2/CA2 P1.3/ADC10CLK/CAOUT/VREF /VEREF /A3/CA3 P1.4/SMCLK/UCB0STE/UCA0CLK/VREF+/VEREF+/A4/CA4/TCK P1.5/TA0.0/UCB0CLK/UCA0STE/A5/

16、CA5/TMSP3.1/TA1.0 P3.0/TA0.2 P2.0/TA1.0 P2.1/TA1.1 P2.2/TA1.1 P3.2/TA1.1P3.3/TA1.2DVSS12345678910111213142827262524232221201918171615XIN/P2.6/TA0.1XOUT/P2.7TEST/SBWTCKRST/NMI/SBWTDIOP1.7/CAOUT/UCB0SIMO/UCB0SDA/A7/CA7/TDO/TDIP1.6/TA0.1/UCB0SOMI/UCB0SCL/A6/CA6/TDI/TCLKPW28 (TOP VIEW)P3.7/TA1CLK/CAOUTP

17、3.6/TA0.2P3.5/TA0.1P2.5/TA1.2P2.4/TA1.2P2.3/TA1.0P3.4/TA0.0ADC10 僅在 MSP430G2x53 器件上提供。NOTE:4Copyright © 20112012, Texas Instruments IncorporatedMSP430G2x53 MSP430G2x13ZHCS178G APRIL 2011 REVISED AUGUST 2012器件引出腳配置，MSP430G2x13 和 MSP430G2x53、32 引腳器件，QFN 封裝32 31 30 29 28 27 26 25TEST/SBWTCK RST/NM

18、I/SBWTDIOP1.7/CAOUT/UCB0SIMO/UCB0SDA/A7/CA7/TDO/TDI P1.6/TA0.1/UCB0SOMI/UCB0SCL/A6/CA6/TDI/TCLK P3.7/TA1CLK/CAOUTP3.6/TA0.2P3.5/TA0.1 P2.5/TA1.2P1.1/TA0.0/UCA0RXD/UCA0SOMI/A1/CA1 P1.2/TA0.1/UCA0TXD/UCA0SIMO/A2/CA2 P1.3/ADC10CLK/CAOUT/VREF /VEREF /A3/CA3 P1.4/SMCLK/UCB0STE/UCA0CLK/VREF+/VEREF+/A4/CA4

19、/TCK P1.5/TA0.0/UCB0CLK/UCA0STE/A5/CA5/TMSP3.1/TA1.0 P3.0/TA0.2NC1234567824232221201918179 10 11 12 13 14 15 16NOTE: ADC10 僅在 MSP430G2x53 器件上提供。5Copyright © 20112012, Texas Instruments IncorporatedP2 0/TA1 0P2 1/TA1 1P2 2/TA1 1P3 2/TA1 1P3 3/TA1 2P3 4/TA0 0P2 3/TA1 0P2 4/TA1 2NCP1 0/TA0CLK/ACLK

20、/A0/CA0 DVCCAVCC DVSS AVSSX N/P2 6/TA0 1XOUT/P2 7RHB32 (TOP VIEW)MSP430G2x53 MSP430G2x13ZHCS178G APRIL 2011 REVISED AUGUST 2012功能方框圖，MSP430G2x53XIN XOUTDVCCDVSSP1.xP2.xP3.x888ACLKPort P1Port P2Port P3Clock SystemFlashADCSMCLKRAM8 I/OInterrupt capability pullup/down resistors8 I/OInterrupt capability

21、 pullup/down resistors8 I/O16KB10-Bit8KB4KB2KB512B256B8 Ch.Autoscan 1 ch DMApullup/ pulldown resistorsMCLK16MHz CPUMABMDBincl. 16 RegistersUSCI A0 UART/ LIN, IrDA, SPIEmulation 2BPTimer0 A3Timer1 A3Watchdog WDT+Comp A+Brownout ProtectionJTAGInterface3 CC3 CC8 ChannelsRegistersRegisters15-BitUSCI B0

22、SPI, I2CRST/NMI僅 28 引腳和 32 引腳器件具有 P3 端口。功能方框圖，MSP430G2x13NOTE:XIN XOUTDVCCDVSSP1.xP2.xP3.x888ACLKPort P1Port P2Port P3Clock SystemFlashSMCLKRAM8 I/OInterrupt capability pullup/down resistors8 I/OInterrupt capability pullup/down resistors8 I/O16KB8KB4KB2KB512B256Bpullup/ pulldown resistorsMCLK16MHz C

23、PUMABMDBincl. 16 RegistersUSCI A0 UART/ LIN, IrDA, SPIEmulation 2BPTimer0 A3Timer1 A3Watchdog WDT+Comp A+Brownout ProtectionJTAGInterface3 CC3 CC8 ChannelsRegistersRegisters15-BitUSCI B0 SPI, I2CRST/NMI僅 28 引腳和 32 引腳器件具有 P3 端口。NOTE:6Copyright © 20112012, Texas Instruments IncorporatedSpy-Bi- Wi

24、reSpy-Bi- WireMSP430G2x53 MSP430G2x13ZHCS178G APRIL 2011 REVISED AUGUST 2012Table 2. 端子功能(1) 僅限于 MSP430G2x53 器件7Copyright © 20112012, Texas Instruments Incorporated端子I/O說明名稱編號PW20， N20PW28RHB32P1.0/ TA0CLK/ ACLK/ A0CA02231I/O通用型數(shù)字 I/O 引腳Timer0_A，時鐘信號 TACLK 輸入ACLK 信號輸出ADC10 模擬輸入 A0(1)Comparator_

25、A+，CA0 輸入P1.1/ TA0.0/ UCA0RXD/ UCA0SOMI/A1/CA1331I/O通用型數(shù)字 I/O 引腳Timer0_A，捕捉：CCI0A 輸入，比較：Out0 輸出 / BSL USCI_A0 UART 模式：接收數(shù)據(jù)輸入USCI_A0 SPI 模式：從器件數(shù)據(jù)輸出/主器件數(shù)據(jù)輸入ADC10 模擬輸入 A1(1)Comparator_A+，CA1 輸入P1.2/ TA0.1/ UCA0TXD/ UCA0SIMO/A2/CA2442I/O通用型數(shù)字 I/O 引腳Timer0_A，捕獲：CCI1A 輸入，比較：Out1 輸出USCI_A0 UART 模式：數(shù)據(jù)輸出USCI

26、_A0 SPI 模式：從器件數(shù)據(jù)輸入/主器件數(shù)據(jù)輸出ADC10 模擬輸入 A2(1)Comparator_A+，CA2 輸入P1.3/ ADC10CLK/A3/VREF-/VEREF-/ CA3/CAOUT553I/O通用型數(shù)字 I/O 引腳ADC10，轉(zhuǎn)換時鐘輸出(1) ADC10 模擬輸入 A3(1)ADC10 負基準電壓 (1)Comparator_A+，CA3 輸入Comparator_A+，輸出P1.4/ SMCLK/ UCB0STE/ UCA0CLK/A4/ VREF+/VEREF+/ CA4/TCK664I/O通用型數(shù)字 I/O 引腳SMCLK 信號輸出USCI_B0 從器件使能

27、USCI_A0 時鐘輸入/輸出ADC10 模擬輸入 A4(1)ADC10 正基準電壓(1)Comparator_A+，CA4 輸入JTAG 測試時鐘，用于器件編程及測試的輸入端子P1.5/ TA0.0/ UCB0CLK/ UCA0STE/A5/ CA5/TMS775I/O通用型數(shù)字 I/O 引腳Timer0_A，比較：Out0 輸出 / BSL 接收USCI_B0 時鐘輸入/輸出USCI_A0 從器件使能ADC10 模擬輸入 A5(1)Comparator_A+，CA5 輸入JTAG 測試模式選擇，用于器件編程及測試的輸入端子MSP430G2x53 MSP430G2x13ZHCS178G AP

28、RIL 2011 REVISED AUGUST 2012Table 2. 端子功能 (continued)(2) TDO 或 TDI 通過 JTAG 指令來選擇。(3) 如果 XOUT/P2.7 用作一個輸入，則將產(chǎn)生過多的電流，直到 P2SEL.7 被清除為止。 這是由于復(fù)位之后振蕩器輸出驅(qū)動器連接至該焊盤所致。8Copyright © 20112012, Texas Instruments Incorporated端子I/O說明名稱編號PW20， N20PW28RHB32P1.6/ TA0.1/A6/ CA6/UCB0SOMI/ UCB0SCL/TDI/TCLK142221I/O

29、通用型數(shù)字 I/O 引腳Timer0_A，比較：Out1 輸出ADC10 模擬輸入 A6(1)Comparator_A+，CA6 輸入USCI_B0 SPI 模式：從器件輸出主器件輸入USCI_B0 I2C 模式：SCL I2C 時鐘編程及測試期間的 JTAG 測試數(shù)據(jù)輸入或測試時鐘輸入P1.7/A7/ CA7/ CAOUT/UCB0SIMO/UCB0SDA/ TDO/TDI152322I/O通用型數(shù)字 I/O 引腳ADC10 模擬輸入 A7(1)Comparator_A+，CA7 輸入Comparator_A+，輸出USCI_B0 SPI 模式：從器件輸入主器件輸出USCI_B0 I2C 模

30、式：SDA I2C 數(shù)據(jù)編程及測試期間的 JTAG 測試數(shù)據(jù)輸或測試數(shù)據(jù)輸入(2)P2.0/TA1.08109I/O通用型數(shù)字 I/O 引腳Timer1_A，捕獲：CCI0A 輸入，比較：Out0 輸出P2.1/TA1.191110I/O通用型數(shù)字 I/O 引腳Timer1_A, 捕獲：CCI1A 輸入，比較：Out1 輸出P2.2/TA1.1101211I/O通用型數(shù)字 I/O 引腳Timer1_A，捕獲：CCI1B 輸入，比較：Out1 輸出P2.3/TA1.0111615I/O通用型數(shù)字 I/O 引腳Timer1_A，捕獲：CCI0B 輸入，比較：Out0 輸出P2.4/TA1.2121

31、716I/O通用型數(shù)字 I/O 引腳Timer1_A, 捕獲：CCI2A 輸入，比較：Out2 輸出P2.5/TA1.2131817I/O通用型數(shù)字 I/O 引腳Timer1_A, 捕獲：CCI2B 輸入，比較：Out2 輸出XIN/P2.6/ TA0.1192726I/O晶體振蕩器的輸入端子通用型數(shù)字 I/O 引腳Timer0_A，比較：Out1 輸出XOUT/P2.7182625I/O晶體振蕩器的輸(3)通用型數(shù)字 I/O 引腳P3.0/TA0.2-97I/O通用型數(shù)字 I/O 引腳Timer0_A，捕獲：CCI2A 輸入，比較：Out2 輸出P3.1/TA1.0-86I/O通用型數(shù)字 I

32、/O 引腳Timer1_A，比較：Out0 輸出P3.2/TA1.1-1312I/O通用型數(shù)字 I/O 引腳Timer1_A，比較：Out1 輸出P3.3/TA1.2-1413I/O通用型數(shù)字 I/OTimer1_A，比較：Out2 輸出P3.4/TA0.0-1514I/O通用型數(shù)字 I/OTimer0_A，比較：Out0 輸出MSP430G2x53 MSP430G2x13ZHCS178G APRIL 2011 REVISED AUGUST 2012Table 2. 端子功能 (continued)9Copyright © 20112012, Texas Instruments In

33、corporated端子I/O說明名稱編號PW20， N20PW28RHB32P3.5/TA0.1-1918I/O通用型數(shù)字 I/OTimer0_A，比較：Out1 輸出P3.6/TA0.2-2019I/O通用型數(shù)字 I/OTimer0_A，比較：Out2 輸出P3.7/ TA1CLK/CAOUT-2120I/O通用型數(shù)字 I/O Timer1_A，時鐘信號 TACLK 輸入Comparator_A+，輸出RST/ NMI/SBWTDIO162423I復(fù)位不可中斷輸入編程及測試期間的兩線制 (Spy-Bi-Wire) 測試數(shù)據(jù)輸入/輸出TEST/SBWTCK172524I為端口 1 上的 JT

34、AG 引腳選擇測試模式。器件保護熔絲被連接至 TEST 上。編程及測試期間的 Spy-Bi-Wire 測試時鐘輸入AVCC不適用不適用29不適用模擬電源電壓DVCCV130不適用數(shù)字電源電壓DVSS202827, 28不適用接地參考NC不適用不適用8, 32不適用不連接QFN 封裝焊盤不可用不適用焊盤不適用QFN 封裝焊盤。 建議連接至 VSS。MSP430G2x53 MSP430G2x13ZHCS178G APRIL 2011 REVISED AUGUST 2012說明CPUMSP430 CPU 具有一個對于應(yīng)用高度透明的 16 位精簡指令集 (RISC) 架構(gòu)。 所有的操作（指令除PC/R

35、0外）均作為寄存器操作與用于源操作數(shù)的 7 種尋址模式和用于目的操作數(shù)的 4 種尋址模式一起執(zhí)行。CPU 與 16 個寄存器進行了集成，從而提 簡指令執(zhí)行時間。 寄存器至寄存器操作執(zhí)行時間為 CPU 時鐘的一個周期。其中的 4 個寄存器（R0 至 R3）分別專門用作數(shù)器、棧指針、狀態(tài)寄存器和常數(shù)發(fā)生器。 其余的寄SP/R1SR/CG1/R2CG2/R3R4存器型寄存器。R5采用數(shù)據(jù)、地址和 總線將外設(shè)連接至 CPU，并可利用所有的指令對外設(shè)進行 。該指令集 帶有 3 種格式和 7 種地址模式的 51 條原始指令以及用于擴展地址范圍的額外指令。 每條指令均可操作字和字節(jié)數(shù)據(jù)。指令集該指令集 具有

36、 3 種格式和 7 種尋址模式的 51 條指令 。 每條指令均可在字和字節(jié)數(shù)據(jù)上操作。Table 3 給出了 3 種指令格式的示例；Table 4顯示了尋址模式。R6R7R8R9R10R11R12R13R14R15Table 3. 指令字格式Table 4. 地址模式說明(1)(1) S = 源，D = 目的10Copyright © 20112012, Texas Instruments Incorporated地址模式SD句法示例操作寄存器MOV Rs，RdMOV R10，R11R10>R11加索引的MOV X(Rn)，Y(Rm)MOV 2(R5)，6(R6)M(2+R5)

37、>M(6+R6)符號（PC 相關(guān)）MOV EDE，TONIM(EDE)> M(TONI)絕對MOV &MEM，&TCDATM(MEM)>M(TCDAT)間接MOV Rn，Y(Rm)MOV R10，Tab(R6)M(R10)>M(Tab+R6)間接自動遞增MOV Rn+，RmMOV R10+，R11M(R10)>R11R10+2>R10立即MOV #X,TONIMOV #45，TONI#45>M(TONI)指令格式示例工作方式雙操作數(shù)，源操作數(shù)-目的操作數(shù)加上 R4，R5R4 + R5 -> R5單操作數(shù)，僅目的操作數(shù)調(diào)用 R8PC

38、 ->(TOS)，R8->PC相對跳轉(zhuǎn)，無條件/有條件JNE等于則跳轉(zhuǎn)位 = 0General-Purpose RegisterGeneral-Purpose RegisterGeneral-Purpose RegisterGeneral-Purpose RegisterGeneral-Purpose RegisterGeneral-Purpose RegisterGeneral-Purpose RegisterGeneral-Purpose RegisterGeneral-Purpose RegisterGeneral-Purpose RegisterGeneral-Purpos

39、e RegisterGeneral-Purpose RegisterConstant GeneratorStatus RegisterStack PointerProgram CounterMSP430G2x53 MSP430G2x13ZHCS178G APRIL 2011 REVISED AUGUST 2012操作模式MSP430 具有一種運行模式及 5 種可利用來選擇的低功耗操作模式。 一個中斷能夠?qū)⑵骷娜我坏凸哪Ｊ絾拘选⑻幚碚埱?、并在接收到來自中斷程序的返回信號時恢復(fù)至低功耗模式。以下 6 種操作模式可利用來配置：激活模式 (AM) 所有時鐘處于激活狀態(tài)低功耗模式 0 (LPM0)

40、CPU 被禁用 ACLK 和 SMCLK 仍然有效，MCLK 被禁用低功耗模式 1 (LPM1) CPU 被禁用 ACLK 和 SMCLK 仍然有效，MCLK 被禁用 如果 DCO 不是在激活模式下被使用，則 DCO 的 dc低功耗模式 2 (LPM2) CPU 被禁用 MCLK 和 SMCLK 被禁用被禁用 DCO 的 dc ACLK 保持激活低功耗模式 3 (LPM3) CPU 被禁用保持啟用 MCLK 和 SMCLK 被禁用 DCO 的 dc ACLK 保持激活低功耗模式 4 (LPM4)被禁用CPU 被禁用ACLK 被禁用MCLK 和 SMCLK 被禁用DCO 的 dc晶體振蕩器被停止

41、被禁用11Copyright © 20112012, Texas Instruments IncorporatedMSP430G2x53 MSP430G2x13ZHCS178G APRIL 2011 REVISED AUGUST 2012中斷矢量地址中斷矢量和加電啟動地址位于 0FFFFh 至 0FFC0h 的地址范圍內(nèi)。 該矢量包含適當中斷處理程序指令序列的 16 位地址。如果復(fù)位矢量（位于地址 0FFFEh）包含 0FFFFh（例如：閃存未編程），則 CPU 在加電之后將立即進入 LPM4。Table 5. 中斷源、標志、和矢量如果 CPU 試圖從模塊寄存器內(nèi)存地址范圍（0h 至

42、 01FFh）或未使用的地址范圍內(nèi)多源標志指令，則個復(fù)位。(1)(2)(3)(4)(5)(6)(7)(不)可：的中斷啟用位能禁用一個中斷，但通用型中斷啟用則不能。中斷標志位于模塊之中。在 SPI 模式中：UCB0RXIFG。 在 I2C 模式中：UCALIFG，UCNACKIFG，ICSTTIFG，UCSTPIFG。在 UART 或者 SPI 模式中：UCB0TXIFG。 在 I2C 模式中：UCB0RXIFG、UCB0TXIFG。這個位置用作引導(dǎo)裝載程序的安全密鑰 (BSLSKEY)。 這個位置上的一個 0xAA55 將完全禁用 BSL。 如果提供了一個無效的0 (0h) 將擦除閃存。位于地

43、址 0FFDEh 至 0FFC0h 的中斷矢量在該器件中未使用，可在需要時用于常規(guī)程序代碼。，則一個(8)12Copyright © 20112012, Texas Instruments Incorporated中斷源中斷標志系統(tǒng)中斷字地址優(yōu)先級加電 外部復(fù)位安置定時器+ 閃存密鑰PC 超出范圍(1)PORIFG RSTIFG WDTIFG KEYV(2)復(fù)位0FFFEh31，最高NMI振蕩器故障閃存器NMIIFG OFIFG ACCVIFG(2)(3)(不)可(不)可(不)可0FFFCh30Timer1_A3TA1CCR0 CCIFG(4)可0FFFAh29Timer1_A3TA

44、1CCR2 TA1CCR1 CCIFG，TAIFG(2)(4)可0FFF8h28比較器_A+ (Comparator_A+)CAIFG(4)可0FFF6h27安置定時器 +WDTIFG可0FFF4h26Timer0_A3TA0CCR0 CCIFG(4)可0FFF2h25Timer0_A3TA0CCR2 TA0CCR1 CCIFG，TAIFG(5)(4)可0FFF0h24USCI_A0/USCI_B0 接收USCI_B0 I2C 狀態(tài)UCA0RXIFG，UCB0RXIFG(2)(5)可0FFEEh23USCI_A0/USCI_B0USCI_B0 I2C 收/發(fā)UCA0TXIFG，UCB0TXIFG(2)(6)可0FFECh22ADC10（僅限 MSP430G2x53）ADC10IFG(4)可0FFEAh210FFE8h20I/O 端口 P2（多達 8 個標志）P2IFG.0 至 P2IFG.7(2)(4)可0FFE6h19I/O 端口 P1（多達 8 個標志）P1IFG.0 至 P1IFG.7(2)(4)可0FFE4h180FFE2h170FFE0h16請參閱(7)0FFDEh15請參閱(8)0FFDEh 至0FFC0h14 至 0，最低MSP430G2x53 MSP430G2x13ZH