數(shù)字電路試題五套(含答案)

1、數(shù)字電子技術(shù)試卷一一、 填空（每空1分，共分）、(10110)2=( )10=( )16(28)10=( )2=( )16（56）10=（ ）8421BCD、最基本的門電路是： 、 、 。、有N個(gè)變量組成的最小項(xiàng)有 個(gè)。4、基本RS觸發(fā)器的特征方程為_ ,約束條件是 _.5、若存儲(chǔ)器的容量是256×4RAM,該RAM有 _存儲(chǔ)單元，有 字，字長(zhǎng)_位，地址線 根。6、用N位移位寄存器構(gòu)成的扭環(huán)形計(jì)數(shù)器的模是_.7、若令JK觸發(fā)器的J=K=T則構(gòu)成的觸發(fā)器為_.8、如圖所示，Y= 。9、如圖所示邏輯電路的輸出Y= 。10、已知Y=，則= ， 。11、組合邏輯電路的特點(diǎn)是_、_;與組合邏輯

2、電路相比，時(shí)序邏輯電路的輸出不僅僅取決于此刻的_;還與電路 有關(guān)。二、 化簡(jiǎn)(每小題5分，共20分)1、公式法化簡(jiǎn)（）（）2、用卡諾圖法化簡(jiǎn)下列邏輯函數(shù)（）（）三、設(shè)下列各觸發(fā)器初始狀態(tài)為0，試畫出在CP作用下觸發(fā)器的輸出波形(10分)四、用74LS161四位二進(jìn)制計(jì)數(shù)器實(shí)現(xiàn)十進(jìn)制計(jì)數(shù)器（15分）P QA QB QC QD CT 74LS161 LD CP A B C D CrQA 、QB 、QC、QD：數(shù)據(jù)輸出端；A 、B、C、D：數(shù)據(jù)輸入端；P、T：計(jì)數(shù)選通端；：異步復(fù)位端；CP：時(shí)鐘控制輸入端；：同步并置數(shù)控制端；C：位輸出端；五、某汽車駕駛員培訓(xùn)班結(jié)業(yè)考試，有三名評(píng)判員，其中A為主評(píng)判

3、員，B、C為副評(píng)判員，評(píng)判時(shí)，按照少數(shù)服從多數(shù)原則，但若主評(píng)判員認(rèn)為合格也可以通過。試用74LS138和與非門實(shí)現(xiàn)此功能的邏輯電路。(15分)六、試分析如圖電路的邏輯功能,設(shè)各觸發(fā)器的初始狀態(tài)為0(15分)數(shù)字電子技術(shù)試卷一參考答案一、 填空（每空1分，共分）1、；、；。2、與、或、非。3、。4、5、1024、256、4位、8根。6、2N。7、T觸發(fā)器。8、Y=A+B。9、10、；=11、即刻輸入、即刻輸出；輸入信號(hào)、原來狀態(tài)。二、 化簡(jiǎn)(每小題5分，共20分)1、公式法：；2、卡諾圖法：；三、（本題10分）四、（本題15分）反饋置“0”法：五、（本題15分）解：根據(jù)設(shè)計(jì)要求，設(shè)輸入變量為A（

4、主評(píng)判員）、B、C（副評(píng)判員）=1時(shí)，認(rèn)為合格；A、B、C=0時(shí)認(rèn)為不合格；輸出變量為L(zhǎng)=1通過，L=0不通過。六、（本題15分）數(shù)字電子技術(shù)試卷二一、填空（每空1分，共20分）1、（1001101）2=（ ）10=（ ）8=（ ）16； （27）10=（ ）8421BCD。2、客觀事物的最基本的邏輯關(guān)系有_ 邏輯_ 邏輯和_邏輯三種。3、函數(shù)的反演式= ；函數(shù)的對(duì)偶式 = 。4、51個(gè)“1”連續(xù)進(jìn)行異或運(yùn)算，其結(jié)果是 。5、基本R-S觸發(fā)器的特征方程為_ ；約束條件是 。6、按照邏輯功能的不同特點(diǎn)，數(shù)字電路可分為_、_兩大類。7、J-K觸發(fā)器，當(dāng)J=K=0時(shí)，觸發(fā)器處于_狀態(tài)；J=0、K=1

5、時(shí)，觸發(fā)器狀態(tài)為_；K=0、J=1時(shí)，觸發(fā)器狀態(tài)為_；J=K=1時(shí)，觸發(fā)器狀態(tài)_。8、某中規(guī)模寄存器內(nèi)有3個(gè)觸發(fā)器，用它構(gòu)成的扭環(huán)型計(jì)數(shù)器模長(zhǎng)為 ；構(gòu)成最長(zhǎng)模計(jì)數(shù)器模長(zhǎng)為 。二、化簡(jiǎn)（每題5分，共20分）1、用公式法化簡(jiǎn)下列邏輯函數(shù)。 1) 2) 2、用卡諾圖法化簡(jiǎn)下列邏輯函數(shù)。 1)(0,2,3,4,8,10,11) 2) (0,1,4,9,12,)+(2,3,6,10,11,14)三、設(shè)計(jì)一個(gè)三變量判偶電路，當(dāng)輸入變量A，B，C中有偶數(shù)個(gè)1時(shí)，其輸出為1；否則輸出為0。并用3/8線譯碼器(74LS138)和適當(dāng)門電路實(shí)現(xiàn)。（16分） 四、如下圖所示維持阻塞D觸發(fā)器，設(shè)初態(tài)為0。根據(jù)CP脈沖

6、及A輸入波形畫出Q波形。（8分） 五、用74LS161構(gòu)成六進(jìn)制計(jì)數(shù)器，用兩種方法實(shí)現(xiàn)，并畫出狀態(tài)圖。74LS161的功能表如下所示。（16分）六、試分析下圖的邏輯電路，寫出電路的驅(qū)動(dòng)方程、狀態(tài)方程、列出狀態(tài)轉(zhuǎn)換真值表、畫出狀態(tài)轉(zhuǎn)換圖，說明電路的邏輯功能。（20分）數(shù)字電子技術(shù)試卷二參考答案一、填空（每空1分，共20分）1、77，115，4D，00100111。2、與、或、非。3、，。4、1。5、，(或RS=0)。6、組合邏輯電路，時(shí)序邏輯電路。7、保持，置“0”，置“1”，翻轉(zhuǎn)(或計(jì)數(shù))。8、6，7。二、化簡(jiǎn)（每題5分，共20分）1、1)F=A+B 2）2、1） 2）數(shù)字電子技術(shù)試卷三一、填

7、空題（共19分，每空1分） 1按邏輯功能的不同特點(diǎn)，數(shù)字電路可分為 和 兩大類。 2在邏輯電路中，三極管通常工作在 和 狀態(tài)。 3（406）10=（ ）8421BCD 4一位數(shù)值比較器的邏輯功能是對(duì)輸入的 數(shù)據(jù)進(jìn)行比較，它有 、 、 三個(gè)輸出端。 5TTL集成JK觸發(fā)器正常工作時(shí)，其和端應(yīng)接 電平。 6單穩(wěn)態(tài)觸發(fā)器有兩個(gè)工作狀態(tài) 和 ，其中 是暫時(shí)的。 7一般ADC的轉(zhuǎn)換過程由 、 、 和 4個(gè)步驟來完成。 8存儲(chǔ)器的存儲(chǔ)容量是指 。某一存儲(chǔ)器的地址線為A14A0 ，數(shù)據(jù)線為D3D0 ，其存儲(chǔ)容量是 。一、 判斷題（共16分，每題2分） 1TTL或非門多余輸入端可以接高電平。（ ） 2寄存器屬

8、于組合邏輯電路。（ ） 3555定時(shí)器可以構(gòu)成多諧振蕩器、單穩(wěn)態(tài)觸發(fā)器、施密特觸發(fā)器。（ ） 4石英晶體振蕩器的振蕩頻率取決于石英晶體的固有頻率。（ ） 5PLA的與陣列和或陣列均可編程。（ ） 6八路數(shù)據(jù)分配器的地址輸入（選擇控制）端有8個(gè)。（ ） 7關(guān)門電平UOFF是允許的最大輸入高電平。（ ） 8最常見的單片集成DAC屬于倒T型電阻網(wǎng)絡(luò)DAC。（ ）三、選擇題（共16分，每題2分） 1離散的，不連續(xù)的信號(hào)，稱為（ ）。A模擬信號(hào) B.數(shù)字信號(hào)2組合邏輯電路通常由（ ）組合而成。 A門電路 B.觸發(fā)器 C.計(jì)數(shù)器38線3線優(yōu)先編碼器的輸入為I0I7 ，當(dāng)優(yōu)先級(jí)別最高的I7有效時(shí)，其輸出的值

9、是（ ）。 A111 B.010 C.000 D.1014十六路數(shù)據(jù)選擇器的地址輸入（選擇控制）端有（ ）個(gè)。 A16 B.2 C.4 D.85一位8421BCD碼譯碼器的數(shù)據(jù)輸入線與譯碼輸出線的組合是（ ）。 A4:6 B.1:10 C.4:10 D.2:46常用的數(shù)字萬用表中的A/D轉(zhuǎn)換器是（ ）。 A逐次逼近型ADC B.雙積分ADC C.并聯(lián)比較型ADC7ROM屬于（ ）。 A組合邏輯電路 B.時(shí)序邏輯電路8有一個(gè)左移移位寄存器，當(dāng)預(yù)先置入1011后，其串行輸入固定接0，在4個(gè)移位脈沖CP作用下，四位數(shù)據(jù)的移位過程是（ ）。 A.1011-0110-1100-10000000 B.10

10、11-0101、綜合題（32分）1、對(duì)下列Z函數(shù)要求：（1）列出真值表；（2）用卡諾圖化簡(jiǎn)；（3）畫出化簡(jiǎn)后的邏輯圖。（9分）Z= BC=02、對(duì)下列門電路：（1）寫出門電路的名稱；（2）寫出它們的輸出。（8分） 例： 與門 Y=AB &BAY&YBA=1YBA u O u I CTG (a) (b) (c) (a) (b) (c) (d) (d) 3、分析下列電路是幾進(jìn)制的計(jì)數(shù)器。（10分）4、555定時(shí)器的功能表如下，(1)簡(jiǎn)單分析下圖電路的工作原理，(2)該555定時(shí)器組成什么電路，（3）畫出相應(yīng)的輸出波形。（5分） 555定時(shí)器功能表輸入輸

11、出TH（uI1）（uI2）uOVTD狀態(tài)0××低導(dǎo)通1<VCC<VCC高截止1<VCC>VCC不變不變1>VCC>VCC低導(dǎo)通 1 3VCC 2 3VCC uo 0 0 uI ttDTHOUTVSSCO0.01FuOuIVCC12345678VCC555 五、設(shè)計(jì)題（17分）1、試用3線8線譯碼器74LS138和門電路實(shí)現(xiàn)下列函數(shù)。（10分） Z（A、B、C）=AB+C STAY7Y5Y6Y4Y3Y2Y1Y0STCSTBA0A1A274LS138 2、 74LS161是同步4位二進(jìn)制加法計(jì)數(shù)器，其邏輯功能表如下，試分析下列電路是幾進(jìn)制計(jì)數(shù)

12、器，并畫出其狀態(tài)圖。（7分） 74LS161邏輯功能表CTPCTTCPQ3 Q2 Q1 Q001111×0111××0×1×××01× ×× 0 0 0 0D3 D2 D1 D0Q3 Q2 Q1 Q0Q3 Q2 Q1 Q0 加法計(jì)數(shù)&Q3 Q2 Q1 Q0CPCP74LS161COCR LD CTP CTT D3 D2 D1 D0“1”“1”“1” 數(shù)字電子技術(shù)試卷三答案一、填空題（共19分，每空1分）組合邏輯電路、 時(shí)序邏輯電路1 飽和、 截止2 0100 0000 01103 A和B

13、兩個(gè)、 YA>B、 YA<B、 YA=B4 高5 穩(wěn)態(tài)、 暫穩(wěn)態(tài)、暫穩(wěn)態(tài)6 采樣、 保持、 量化、 編碼7 存儲(chǔ)單元的總和、 215×4二、判斷題（共16分，每題2分）1× 2× 3 4 5 6× 7× 8三、選擇題（共16分，每題2分）1 2 3 4 5 6 7 8四、綜合題1、解（）真值表 （2分） (2)卡諾圖化簡(jiǎn)（3分） A B C Z 0 0 0 0 0 0 1 1 0 1 010BCA01001011××1111 1 0 1 1 × 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1

14、 ×(3)邏輯圖 （表達(dá)式2分，邏輯圖2分）=11ZCBA Z=AB+C BC=02、解(a) 異或門 Y= AB （2分） (b) 集電極開路與非門 Y=（2分）(c) 三態(tài)門 =0時(shí)， Y=；=1時(shí)，Y=高阻抗 （2分）(d) CMOS傳輸門 C=1、C=0時(shí)，u O= u I （2分）3、解： （1分） （2分） 狀態(tài)表 （3分）CP 00011011Q1Q0/Z/1/0/0/0Z0 0 0 0 1（2分）01 0 1 1 002 1 0 1 103 1 1 0 01歸納上述分析結(jié)果可知，該時(shí)序電路為同步4進(jìn)制加法計(jì)數(shù)器。（2分）4、 1 3VCC 2 3VC uo 0 0 u

15、I tt五、設(shè)計(jì)題目1、解：Z（A、B、C）=AB+C=AB(C+)+C（B+）=ABC+AB+BC+C= m 1+ m 3+ m 6+ m 7= （5分）STAY7Y5Y6Y4Y3Y2Y1Y0STCSTBA0A1A274LS138CBA“1”&Z（5分）2、（1）當(dāng)74LS161從0000開始順序計(jì)數(shù)到1010時(shí)，與非門輸出“0”，清零信號(hào)到來，異步清零。（1分）（2）該電路構(gòu)成同步十進(jìn)制加法計(jì)數(shù)器。（2分）0000000110011000101000110111001001010110010087654231910（3）狀態(tài)圖（4分）數(shù)字電子技術(shù)試卷四一、填空題：(15×

16、2=30分)1.完成數(shù)制轉(zhuǎn)換 (101011111)2=( )16（ ）8421BCD ，(3B)16=( )10（ ）8421BCD2.三種基本的邏輯運(yùn)算關(guān)系是 、 、 。3.Z=AB+AC的對(duì)偶式為 。4.晶體三極管有三種工作狀態(tài)： 、 、 ，在數(shù)字電路中三極管一般作為開關(guān)元件使用，即工作在 和 。5.存儲(chǔ)8位二進(jìn)制信息，要 個(gè)觸發(fā)器。6.JK觸發(fā)器特征方程為 。二、單項(xiàng)選擇題：(5×3=15分)1.下列各式中的四變量A、B、C、D的最小項(xiàng)是： 。 (A)ABCD (B)AB(C+D) (C)+B+C+ (D)A+B+C+D2.Y=的反函數(shù)為 。 (A)= (B)= (C)= (

17、D)=3.四個(gè)邏輯變量的取值組合共有 。 (A)8 (B)16(C)4 (D)154.已知邏輯函數(shù)F（A，B）ABAB，是函數(shù)值為1的A，B取值組合是： 。 (A)00，11 (B)01，00 (C)01，10 (D)01，115.2048×8位RAM芯片，其數(shù)據(jù)線的個(gè)數(shù)是： 。 (A)11 (B)8 (C)14 (D)211三、綜合題。(55分)1. 用與非門實(shí)現(xiàn)邏輯函數(shù)Z=AB+AC（5分）2. 判斷函數(shù)是否會(huì)出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象。（10分）3. 用數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)Z=F(A,B,C)=m(0,2,4,5,6,7)（10分） X2 X1 X0 D0 D1 D2 D3 D4 D5 D

18、6 D74.下列電路為幾進(jìn)制計(jì)數(shù)器？畫出狀態(tài)轉(zhuǎn)換圖。（12分）5.試分析圖示電路，寫出其驅(qū)動(dòng)方程、輸出方程、狀態(tài)方程，畫出狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖、說明其邏輯功能。（18分）數(shù)字電子技術(shù)試卷四答案一、 填空題1.15F、1101010001，59、10110012.與、或、非3. (AB) (A+C)4.截止、放大、飽和，截止、飽和5.86.Qn1JQn KQn二、 選擇題A A B C B三、 綜合題1. 2.會(huì)出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)。例：B1，C0，D1；B0，C1，D1等等3. X2 X1 X0 D0 D1 D2 D3 D4 D5 D6 D74.10進(jìn)制計(jì)數(shù)器。從0110 11115.驅(qū)動(dòng)方程：J1

19、=K1=1 J2=K2= J3=K3= 輸出方程：C 狀態(tài)方程：從000 111同步8進(jìn)制加法計(jì)數(shù)器，當(dāng)計(jì)數(shù)到111狀態(tài)時(shí)C輸出1數(shù)字電子技術(shù)試卷五一、 填空題（20分）1數(shù)字信號(hào)只有 和 兩種取值。2十進(jìn)制123的二進(jìn)制數(shù)是 ；八進(jìn)制數(shù)是 ；十六進(jìn)制數(shù)是 。3設(shè)同或門的輸入信號(hào)為A和B，輸出函數(shù)為F。若令B=0，則F= 若令B=1，則F= 4三態(tài)門的輸出有 、 、 三種狀態(tài)。5設(shè)JK觸發(fā)器的起始狀態(tài)Q=1若令J=1，K=0，則 。若令J=1，K=1，則 。6BCD七段翻譯碼器輸入的是 位 碼，輸出有 個(gè)。7一個(gè)N進(jìn)制計(jì)數(shù)器也可以稱為 分頻器。8有一個(gè)6位D/A轉(zhuǎn)換器，設(shè)滿度輸出為6.3V，輸

20、入數(shù)字量為110111，則輸出模擬電壓為 。9設(shè)ROM容量為256字×8位，則它應(yīng)設(shè)置地址線 條，輸出線 條。10用256字×4位RAM，擴(kuò)展容量為1024字×8位RAM，則需要 片。二 、選擇題（20分）1 離散的，不連續(xù)的信號(hào)，稱為（ ）A、模擬信號(hào) B、數(shù)字信號(hào)2 組合邏輯電路通常由（ ）組合而成。A、門電路 B、觸發(fā)器 C、計(jì)數(shù)器3 十六路數(shù)據(jù)選擇器的地址輸入（選擇控制）端有（ ）個(gè)A、16 B、2 C、4 D、84 一位8421BCD碼譯碼器的數(shù)據(jù)輸入線與譯碼輸出線的組合是（ ）A、4：6 B、1：10 C、4：10 D、2：45 能實(shí)現(xiàn)脈沖延時(shí)的電路是

21、（ ）A、多諧振蕩器 B、單穩(wěn)態(tài)觸發(fā)器 C、施密特觸發(fā)器68線3線優(yōu)先編碼器的輸入為 ，當(dāng)優(yōu)先級(jí)別最高的有效時(shí)，其輸出 的值是（ ） A、111 B、010 C、000 D、1017JK觸發(fā)器在CP作用下，若狀態(tài)必須發(fā)生翻轉(zhuǎn)，則應(yīng)使（ ）A、J=K=0 B、J=K=1 C、J=O，K=18有一個(gè)左移位寄存器，當(dāng)預(yù)先置入1011后，其串行固定接0，在4個(gè)移位脈沖CP作用下，四位數(shù)據(jù)的移位過程是（ ）A、10110110110010000000 B、101101010010000100009有一位二進(jìn)制數(shù)碼需要暫時(shí)存放起來，應(yīng)選用（ ）A、觸發(fā)器 B、2選1數(shù)據(jù)選擇器 C、全加器10EPROM是指

22、（ ）A、隨機(jī)讀寫存儲(chǔ)器 B、可編程邏輯陣列可編程只讀存儲(chǔ)器 D、可擦除可編程只讀存儲(chǔ)器三 、判斷題（10分）1、n個(gè)變量的邏輯函數(shù)，其全部最小項(xiàng)共有n個(gè)。 （ ） 2、與非門可以用作反相器。 （ ）3、寄存器是組合邏輯器件。 （ ）4、寄存器要存放n位二進(jìn)制數(shù)碼時(shí)，需要個(gè)觸發(fā)器。 （ ）5、3位二進(jìn)制計(jì)數(shù)器可以構(gòu)成模值為的計(jì)數(shù)器。 （ ）6、十進(jìn)制計(jì)數(shù)器最高位輸出的周期是輸入CP脈沖周期的10倍。 （ ）7、JK觸發(fā)器在CP作用下，若J=K=1，其狀態(tài)保持不變。 （ ）8、要對(duì)16個(gè)輸入信號(hào)進(jìn)行編碼，至少需要4位二進(jìn)制碼。 （ ）9、組合邏輯電路t時(shí)刻狀態(tài)和t-1時(shí)刻該電路的狀態(tài)有關(guān)。 （ ）10、一個(gè)容量為256×4位的RAM有4條數(shù)據(jù)線。 （ ）四 、 化簡(jiǎn)邏輯函數(shù)（15分）1 用代數(shù)法化簡(jiǎn)2 用卡諾圖化簡(jiǎn)，寫出與或式F（A、B、C、D）=m（0，1，4，7，8，19，13）+（2，5，8，12，15）五、綜合題（35分）1、用譯碼器