半導體制造技術(shù)期末復習

1、 微電子期末復習集成電路發(fā)展歷史：1947年。貝爾實驗室，點接觸晶體管，1956年諾貝爾物理獎。 1948年 W. Shockley 提出結(jié)型晶體管概念 1950年 第一只NPN結(jié)型晶體管 1959年第一個集成電路集成電路-將多個電子元件（晶體管、二極管、電容、 電阻、電抗等）集成到（硅）襯底上。集成電路的制造步驟：1硅片制備2硅芯片制造（重點）3硅片測試/揀選4裝配與封裝5終測關(guān)鍵尺寸(CD)：集成電路中半導體器件能夠加工的最小尺寸。 它是衡量集成電路設(shè)計和制造水平的重要尺度，關(guān)鍵尺寸 越小，芯片的集成度越高，速度越快，性能越好。摩爾定律：Moore 定律是在1965 年 由INTEL公司的

2、Gordon Moore 提出的，其內(nèi)容 是：硅集成電路按照4 年為一代，每代的芯片 集成度要翻兩番、工藝 線寬約縮小30%，IC工 作速度提高1.5倍等發(fā)展 規(guī)律發(fā)展。單晶硅：單晶硅，也稱硅單晶，具有基本完整的點陣結(jié)構(gòu)的晶體。不同的方向具有不同的性質(zhì)，是一種良好的半導材料。1用高純度的多晶硅在單晶爐內(nèi)拉制而成2純度要求達到99.9999，甚至達到99.9999999以上。用于制造半導體器件、太陽能電池等3半導體市場中95%以上的半導體器件及99%以上的集成電 路用硅多晶硅：1：多晶硅硬度介于鍺和石英之間，室溫下質(zhì)脆，切割時易 碎裂2：主要用做半導體的原料，是制做單晶硅的主要原料，可 作各種晶

3、體管、整流二極管、可控硅、太陽能電池、集 成電路、電子計算機芯片以及紅外探測器等。非晶硅：非晶硅是一種直接能帶半導體，它的結(jié)構(gòu)內(nèi)部有許多所謂 的“懸鍵”，也就是沒有和周圍的硅原子成鍵的電子，這 些電子在電場作用下就可以產(chǎn)生電流，并不需要聲子的幫助，因而非晶硅可以做得很薄，還有制作成本低的優(yōu)點。單晶硅的制備方法主要有：1：CZ法（直拉法） 2：懸浮區(qū)熔法（CF法） 其本質(zhì)都是把熔融硅冷卻成硅晶體CZ法：1：CZ法生長單晶硅把熔化的半導體級硅液體變成有正確晶向并且被摻雜成n或p型的固體硅錠,85%以上的單晶硅是采用CZ法生長,籽晶為所需晶向的單晶硅。直拉法目的：實現(xiàn)均勻摻雜和復制籽晶結(jié)構(gòu)，得到合適

4、的硅錠直徑，限制雜 質(zhì)引入；關(guān)鍵參數(shù)：拉伸速率和晶體旋轉(zhuǎn)速度。直拉法長單晶硅工藝過程:引晶，收頸，放肩，等徑生長，收尾，冷卻，晶棒直拉法（CZ法）生長單晶的特點：優(yōu)點：1:所生長的單晶的直徑較大、成本相對較低 2:通過熱場調(diào)整及晶轉(zhuǎn)，堝轉(zhuǎn)等工藝參數(shù)的優(yōu) 化，可較好控制電阻率徑向均勻性缺點：石英坩堝內(nèi)壁被熔硅侵蝕及石墨保溫加熱元 件的影響，易引入氧碳雜質(zhì)，不易生長高電 阻率單晶。改進直拉生長法-磁控直拉技術(shù)：原理： 在CZ法生長單晶的基礎(chǔ)上對坩堝內(nèi)的熔體施加磁場，由于半導體熔體是良導體，在磁場作用下受 到與其運動方向相反作用力，于是熔體的熱對流受到抑制。因而，除磁體外，主體設(shè)備如單晶爐等并無大的

5、差別。優(yōu)點：1. 減少溫度波動2. 減輕熔硅與坩堝作用3. 使粘滯層厚度增大；4. 降低了缺陷密度和氧含量硅單晶摻雜：1.在拉制單晶的過程中，在熔體中加入一定量的摻雜劑，就可以 對單晶進行摻雜。對于硅來說，常用的P型摻雜劑是硼（B）， 而N型摻雜劑則是磷（P）。2.在摻雜過程中，晶體中的雜質(zhì)濃度與熔體中的雜質(zhì)濃度會有差 異，用分凝系數(shù)（Segregation Coefficient）來表示k0=Cs/Cl， 其中Cs和Cl分別是固體和熔體中的雜質(zhì)平衡濃度。單晶生長中的雜質(zhì)分布：由于分凝系數(shù)的存在，導致單晶生長過程中，熔體中的雜質(zhì) 濃度會不斷變化，進而導致單晶中的雜質(zhì)濃度也會不斷變化。 假設(shè)熔體

6、中的雜質(zhì)濃度是均勻的，則單晶中的雜質(zhì)濃度可用下式表示：Cs=k0C0(1-X)k0-1 其中：Cs是單晶中的雜質(zhì)濃度；C0是熔體中的初始雜質(zhì)濃度； k0是分凝系數(shù)；X是熔料中已結(jié)晶部分的重量比。例：采用CZ法生長的硅單晶頂端硼原子濃度為3×1015/CM3，那么當熔料90%已經(jīng)結(jié)晶，剩下10%開始生長時，該處生長的硅單晶中硼濃度是多少？根據(jù)公式Cs=k0C0(1-X)k0-1有：Cs(x=0)= k0C0=3×1015/cm3則Cs(x=0.9)=k0C0×0.1-0.2=4.75×1015/cm3硅中的晶體缺陷：缺陷密度-在每平方厘米硅片上產(chǎn)生的缺陷數(shù)

7、目 點缺陷：原子層面的局部缺陷 位錯：錯位的晶胞 層錯：晶體結(jié)構(gòu)的缺陷硅片定位邊標識：常用的硅片：CMOS電路 P type （Boron doped）（100）晶向 電阻率：1050cm BJT （111）晶向外延層：在單晶襯底上生長的薄層單晶層，其 晶體結(jié)構(gòu)與襯底一致，導電類型、摻雜濃度和厚 度可根據(jù)需要而定 外延從廣義上講時一種化學氣相沉積，它是利用 氣（或液）態(tài)的硅化合物在加熱的硅襯底上與氫 氣反應或自身分解反應，并以單晶形式淀積在硅 襯底上的過程。SiO2在IC中的應用：1：器件和電路的保護層或鈍化膜硅片表面生長一層二氧化硅膜可保護器件內(nèi)部不受外界影響，提高器件穩(wěn)定和可靠性。鈍化的前

8、提是膜層質(zhì)量要好，如果二氧化硅膜中含有大量 離子或針孔，非但不能起到鈍化作用，反而會造成器件不穩(wěn)定。2：某些器件的重要組成部分（1） MOS管的絕緣柵材料 在MOS管中，常以二氧化硅膜作為柵極，這是因為二氧化 硅的電阻率高，介電強度大，幾乎不存在漏電流。 絕緣柵要求極高，因為Si-SiO2界面十分敏感（指電學性 能），SiO2必須具有高質(zhì)量。（2）電容器的介質(zhì)材料 SiO2介電常數(shù)為34，擊穿電壓較高，電容溫度系數(shù)小，這 些性能決定了它是一種優(yōu)質(zhì)的電容器介質(zhì)材料，所以常用 作集成電路中的電容器材料。 二氧化硅生長方法簡單3：用作阻擋雜質(zhì)注入或擴散進入硅中的掩膜二氧化硅膜起掩蔽作用的兩個條件：&

9、#167;（1）厚度足夠 （2）所選雜質(zhì)在二氧化硅中的擴散系數(shù)要比在硅中的擴散 系數(shù)小得多。隨著溫度升高、擴散時間延長，雜質(zhì)有可能會擴散穿透二 氧化硅膜層，使掩蔽作用失效4：集成電路的隔離介質(zhì)5：用于電極引線和硅器件之間的絕緣介質(zhì)熱氧化原理生長機理§一般認為有兩種模式：§ （1）氧或水汽直接穿過氧表面層上的氧化膜（2）在高溫下，硅原子在二氧化硅界面處，不斷奪取二氧 化硅中的氧，生成新的氧化膜，使得表面處仍是硅與氧進 行氧化，相當于氧原子進入硅中，或硅原子逐步擴散到表面 持前一觀點的人多熱氧化經(jīng)歷步驟（1）氧化劑從氣體內(nèi)部以擴散形式穿過附面層運動到氣體 與二氧化硅界面；（2）

10、氧化劑以擴散方式穿過二氧化層，到達二氧化硅與硅界面；（3）氧化劑在硅表面與硅反應生成二氧化硅（4）反應副產(chǎn)物離開界面熱氧化生長速率描述氧化物在硅片上生長的快慢 氧化物生長模型是由迪爾（Deal）和格羅夫（Grove）發(fā)展 的線性-拋物線性模型： SiO2的生長快慢將由氧化劑在二氧化硅的擴散速度以及與Si 反應速度中較慢的一個因素來決定。即由擴散控制和表面 化學反應速率來決定. 當氧化時間很短時，氧化服從線性規(guī)律，此時SiO2的生長速率主要由表面化學反應來決定tox=(B/A)t, B/A是線性速率系數(shù) 當氧化時間較長時，氧化服從拋物線型規(guī)律，此時SiO2的生長速率主要由氧化劑在SiO2中的擴散

11、快慢來決定tox =(Bt)0.5，B是拋物線速率系數(shù)影響氧化速率的因素: 壓強對氧化速率的影響 晶向?qū)ρ趸俾实挠绊憮诫s對氧化速率的影響摻氯對氧化速率的影響干氧氧化（Dry oxidation) Si(s) + O2(g)=SiO2(s)濕氧（Wet）/水汽氧化（Steam oxidation） Si(s) + 2H2O(g)=SiO2(s) + 2H2(g) 這兩種反應都在700 ºC1200 ºC之間進行水汽氧化比干氧氧化反應速率約高10倍STI-淺溝道隔離工藝LOCOS-硅的局部氧化技術(shù)薄膜：指某一維度尺寸遠小于另外兩維上的尺寸的固體物質(zhì)。與襯底相比，薄膜非常薄。兩

12、種主要的淀積方式：1） 化學氣相淀積 （CVD）：一種或數(shù)種物質(zhì)的氣體，以某種方式激活后，在襯底表面發(fā)生化學反應，并淀積出所需固體薄膜的生長技術(shù)。 例如：APCVD, LPCVD, PECVD, HDPCVD, MOCVD2）物理氣相淀積 （PVD）：利用某種物理過程實現(xiàn)物質(zhì)的轉(zhuǎn)移，即將原子或分子轉(zhuǎn)移到襯底（硅）表面上，并淀積成薄膜的技術(shù)。例如：蒸發(fā) evaporation，濺射sputtering，分子束外延MBECVD反應的八個步驟：1）反應物的質(zhì)量傳輸2）薄膜先驅(qū)物反應3）氣體分子擴散4）先驅(qū)物的吸附5）先驅(qū)物擴散到襯底6）表面反應7）副產(chǎn)物的吸附作用8）副產(chǎn)物去除化學氣相淀積速率1、質(zhì)

13、量傳輸限制淀積速率淀積速率受反應物傳輸速度限制，即不能提供足夠的反應物到襯底 表面，速率對溫度不敏感（如高壓CVD）。2、反應速度限制淀積速率淀積速率受反應速度限制，這是由于反應溫度或壓力過低（傳輸速 率快），提供驅(qū)動反應的能量不足，反應速率低于反應物傳輸速度 可以通過加溫、加壓提高反應速度 為了獲得均勻的淀積速率（厚度），需保證反應區(qū)溫度 均勻分布介質(zhì)及其性能：一、介電常數(shù)：介電常數(shù)指材料在電場作用下存儲電勢能的有效性，代表 介質(zhì)作為電容的能力。（一）低K介質(zhì)Ø 遇到的問題: 芯片集成度提高，互連線寬和導線間距減小，電阻和寄生電容增大，導致RC信號延遲增加。低k介質(zhì)作為層間介質(zhì)優(yōu)點

14、：減少相鄰導線間的電耦合損失，提高導線的傳輸速率。（二）高k介質(zhì)為什么要引入高k介質(zhì)？（1）在DRAM存儲器中引入高k介質(zhì)，以提高存儲電荷（或能量）密度，簡化柵介質(zhì)結(jié)構(gòu)；（2）特征尺寸縮小，使柵氧厚度減小到幾nm，出現(xiàn)問題:Ø 柵極漏電流增加Ø 多晶硅內(nèi)雜質(zhì)擴散到柵氧甚至襯底Ø 控制柵氧厚度在幾納米的難度較大。金屬化：在絕緣介質(zhì)膜上淀積金屬膜以及隨后刻印圖形以形成互連金屬線和集成電路的孔填充塞的過程。互連：由導電材料制成的連線將電信號傳輸?shù)叫酒牟煌糠?，也被用于芯片上器件和器件整個封裝之間的金屬連接。接觸：芯片內(nèi)部的器件與第一金屬層間在硅表面的連接。通孔：穿過各

15、種介質(zhì)從某金屬層到毗鄰金屬層形成電通路的開口。填充薄膜：用金屬薄膜填充通孔以便在兩層金屬間形成電連接。銅大馬士革結(jié)構(gòu)雙大馬士革方法：在雙層介質(zhì)間刻蝕通孔和槽，接著淀積銅，然后采用化學機械拋光形成圖形，這樣 就同時形成了金屬層以及金屬層之間的通孔連接。雙大馬士革方法的優(yōu)點：1. 避免金屬刻蝕； 2. 金屬線間無需再淀積填充介質(zhì)和介質(zhì)平坦化，雙大馬士革方法減少工藝步驟的20% 30%。金屬淀積系統(tǒng)（熱蒸發(fā)、濺射）真空蒸發(fā)鍍膜：真空蒸發(fā)技術(shù)是對淀積薄膜的源材料施加熱能或動能，使之分解為原子或原子的集合體，并輸運到硅片表面后結(jié)合或凝聚在硅片表面而形成薄膜。兩種蒸發(fā)方式：電阻加熱蒸發(fā)，電子束蒸發(fā)。濺射：

16、用高能粒子（經(jīng)電場加速的正離子）沖擊作為陰極 的固態(tài)靶，靶原子與這些高能粒子交換能量后從表面飛出， 淀積在作為陽極的硅片上，形成薄膜。離子濺射鍍膜過程分為三步：1. 真空中產(chǎn)生氣體正氬離子，加速轟擊負電的靶材。2. 離子通過物理過程從靶上撞擊出原子。3. 濺射的原子遷移到硅片表面形成薄膜。在硅片制造業(yè)中常用的金屬及合金：互連線-鋁，鋁銅合金，銅阻擋層金屬-鈦鎢（TiW）、氮化鈦（TiN）等金屬填充物-鎢（W）、鋁（Al）等光刻的定義：光刻是一種圖形復印和化學腐蝕相結(jié)合的精密表面加工技術(shù)。光刻工藝流程：1)清洗硅片2)預烘和打底膠3）涂膠4）前烘5）對準6）曝光7）后烘8）顯影9）堅膜10）圖形

17、檢測分辨率R表征光刻精度。 光刻時所能得到的光刻圖形的最小尺寸。 表示方法：每mm最多可容納的線條數(shù)。（或最細線條尺寸） 若可分辨的最小線寬為L（線條間隔也L），則R1/(2L)(mm-1)或R=K/NA（m）-投影式曝光K1-系統(tǒng)常數(shù), -波長, NA-數(shù)值孔徑（凸鏡收集衍射光的能力）提高光學曝光紫外，深紫外）光源：高壓汞燈：紫外（UV），300450nm；i線365nm，h線405nm，g線436nm。準分子激光：深紫外（DUV），180nm330nm。KrF：= 248nm； ArF：= 193nm；F2激光器： = 157nm。曝光方式（曝光機）遮蔽式曝光：1）接觸式：硅片與光刻版緊密

18、接觸 2）接近式：硅片與光刻版保持5-50 m間距。投影式曝光：利用光學系統(tǒng)，將光刻版的圖形投影在硅片上下一代曝光方法電子束曝光：幾十-100Å； 優(yōu)點：分辨率高； 不需光刻版（直寫式）； 缺點：產(chǎn)量低（適于制備光刻版）X射線曝光：2-40Å ，軟X射線； X射線曝光的特點：分辨率高，產(chǎn)量大。極短紫外光（EUV）： 1014nm；刻蝕工藝的種類濕法刻蝕：采用化學溶液，借助化學反應腐蝕硅片中無光刻膠覆蓋的部分，要求光刻膠有較強的抗蝕能力。濕法腐蝕具有各向同性，造成側(cè)向腐蝕。限制了器件尺 寸向微細化發(fā)展，用于特征尺寸較大的刻蝕。干法刻蝕：把硅片表面曝露于氣態(tài)中產(chǎn)生的等離子體，等

19、 離子體通過光刻膠中開出的窗口，與硅片發(fā)生物理或化學 反應(或這兩種反應)，從而去掉曝露的表面材料。濕法腐蝕的缺點（1）濕法腐蝕是各向同性，干法可以是各向異性 （2）干法腐蝕能達到高的分辨率，濕法腐蝕較差 （3）濕法腐蝕需大量的腐蝕性化學試劑，對人體和環(huán)境有害 （4）濕法腐蝕需大量的化學試劑去沖洗腐蝕劑剩余物，不經(jīng)濟干法刻蝕：化學刻蝕（各項同性，選擇性好）等離子體激活的化學反 應(等離子體刻蝕) 原理：a.產(chǎn)生等離子體:刻蝕氣體經(jīng)輝光放電后，成為具有很 強化 學活性的離子及游離基-等離子體。 b.等離子體活性基團與被刻蝕材料發(fā)生化學反應 物理刻蝕（各向異性好，選擇性差）高能離子的轟擊 (濺射刻

20、蝕) 原理：a. 形成能量很高的等離子體； b. 等離子體轟擊被刻蝕的材料，使其被撞原 子飛濺出來，形成刻蝕。 離子增強刻蝕（各向異性，選擇性較好）反應離子刻蝕 原理：同時利用了濺射刻蝕和等離子刻蝕機制；物理性的離子轟擊和化學反應相結(jié)合實現(xiàn)刻蝕。各向異性：各向異性，亦稱“非均質(zhì)性”。物體的全部或部分物理、化學等性質(zhì)隨方向的不同而各自表現(xiàn)出一定的差異的特性。即在不同的方向所測得的性能數(shù)值不同。摻雜：是將一定數(shù)量和種類的雜質(zhì)摻入到半導體中，以改變其電學性質(zhì)，并使摻入的雜質(zhì)數(shù)量和分布情況都滿足要求。兩種摻雜方式：擴散：摻雜總量及濃度分布受擴散時間和溫度影響；形成特征尺寸較大；擴散溫度較高，需氧化物或氮化物作為掩膜。 離子注入：雜質(zhì)總量及濃度分布受注入劑式量、能量和推結(jié)時間及溫度決定。適于小特征尺寸的芯片。注入溫度較低，常用光刻膠作為掩膜。R：射程（range）-離子在靶內(nèi)的總路線長度Rp：投影射程（projected range）-R在入射方向上的投影離子注入劑