湘潭大學(xué)計(jì)算機(jī)原理實(shí)驗(yàn)二ROM存儲(chǔ)器與RAM存儲(chǔ)器實(shí)驗(yàn)報(bào)告材料

1、計(jì)算機(jī)原理與設(shè)計(jì)實(shí)驗(yàn)報(bào)告實(shí)驗(yàn)二 存儲(chǔ)器實(shí)驗(yàn)： XXX學(xué)號(hào)： 2013551728班級(jí)： 13 級(jí)軟件工程 2 班 實(shí)驗(yàn)日期： 2014 年 10 月 29 日實(shí)驗(yàn)地點(diǎn)信息樓605硬件環(huán)境Intel(R) Core ? i3-3240 ,1.91GB系統(tǒng)環(huán)境Win dows XP SP3設(shè)計(jì)軟件Quartus II 13.0器件型號(hào)EP1C12QC240C81.FPGA中ROM 定制與讀出實(shí)驗(yàn)一. 實(shí)驗(yàn)?zāi)康?、掌握FPGA中ROM的設(shè)置，作為只讀存儲(chǔ)器 ROM的工作特性和配置方法。2、 用文本編輯器編輯 mif文件配置ROM，學(xué)習(xí)將程序代碼以 mif格式文件加載于 ROM中；3、 在初始化存儲(chǔ)器

2、編輯窗口編輯mif文件配置ROM ；4、驗(yàn)證FPGA中ROM的功能。二. 實(shí)驗(yàn)原理ALTERA的FPGA中有許多可調(diào)用的模塊庫(kù)，可構(gòu)成如rom、ram、fifo等存儲(chǔ)器結(jié)構(gòu)。CPU中的重要部件，如 RAM、ROM可直接調(diào)用他們構(gòu)成，因此在FPGA中利用嵌入式陣列塊EAB可以構(gòu)成各種結(jié)構(gòu)的存儲(chǔ)器，ROM是其中的一種。ROM有5組信號(hào)：地址信號(hào)address卜數(shù)據(jù)信號(hào) q卜時(shí)鐘信號(hào)in clock、outclock、允許信號(hào) meme nable,其參數(shù)都是 可以設(shè)定的。由于 ROM是只讀存儲(chǔ)器，所以它的數(shù)據(jù)口是單向的輸出端口，ROM中的數(shù)據(jù)是在對(duì)FPGA現(xiàn)場(chǎng)配置時(shí)，通過(guò)配置文件一起寫(xiě)入存儲(chǔ)單元的

3、。圖2-1-1中的ROM有3組信號(hào)：inclk輸入時(shí)鐘脈沖；instruction31.0lpm_ROM 的32位數(shù)據(jù)輸出端；a4.0 lpm_ROM 的5位讀出地址。實(shí)驗(yàn)中主要應(yīng)掌握以下三方面的容：(1) ROM的參數(shù)設(shè)置；(2) ROM中數(shù)據(jù)的寫(xiě)入，即 FILE初始化文件的編寫(xiě)；(3) ROM的實(shí)際應(yīng)用，在 GW48_CP+實(shí)驗(yàn)臺(tái)上的調(diào)試方法。三. 實(shí)驗(yàn)步驟(1 )新建工程。工程名是sc in stmem.qpf。(2)用初始化存儲(chǔ)器編輯窗口編輯 ROM配置文件(文件名.mif)。這里預(yù)先給出后面將要 用到的指令存儲(chǔ)器初始化文件： scinstmem.mif。如下圖，scinstmem.m

4、if中的數(shù)據(jù)是機(jī)器指 令代碼。暨scinstmem-mifAddr+1+2*3t4+5+6+700sco-toooc34240Q5O200SO004ACCDOOSCSSOtJOU時(shí)244虺20500003QB2OAEFFFF34ASFFFF390855552009FFFF312AFFFF014-93D2511+9402601463S241Q010AQ001!030000062Q0S-FFFF00054301000344 (KJ0 00344Q3-000343C2080000171SBcsrnoo20840004010W02C30A5FFFF1 4AQFFFB00081000003EaQQ3sc

5、instmem.mif 中的數(shù)據(jù)（3）模塊設(shè)計(jì)。用圖形編輯, 宏功能塊。設(shè)置地址總線寬度 入輸出引腳，如圖設(shè)置和連接。使用工具 Mega Wizard Plug-In Manager，定制指令存儲(chǔ)器 romaddress和數(shù)據(jù)總線寬度 q，分別為5位和32位，并添加輸ROM的結(jié)構(gòu)圖在設(shè)置rom數(shù)據(jù)參數(shù)選擇項(xiàng)file的對(duì)應(yīng)窗口中（下圖），用鍵盤(pán)輸入 ROM配置文件的路徑（scinstmem.mif），然后設(shè)置在系統(tǒng) ROM/RAM 讀寫(xiě)允許，以便能對(duì) FPGA中的ROM在系 統(tǒng)讀寫(xiě)。設(shè)置在系統(tǒng)ROM/RAM讀寫(xiě)允許（4）全程編譯。（5 ）畫(huà)波形文件并進(jìn)行功能仿真。伽警atOps&ckSO

6、dHUirCTiran HKTmnCCaira.is. - bps-Lr_rLn_rLnLrLn_rLnwrLnLTLn_rLn_n_rroiMUX【力）;血）（ir7 皿）piryr7 % 譏 ）Tn（咽曲«= iCl 吐山:阮*anoaM樂(lè)珂呱丫岡呷甑頤域辰ii詼cbtooq応詞砂盤(pán)悒叭徉併£揚(yáng)阿B5%ii両也出帀:赧應(yīng)滯霧血莎而"咖舊總映汗匸歩斥波形如上圖。（6）引腳鎖定。 引腳分配如下表:Node NameLocati onelkPIN_240a4PIN_6a3PIN_4a2PIN_3a1PIN_2a0PIN_1in structio n 31PIN_16

7、8in structio n30PIN_167in structio n29PIN_166in structio n28PIN_165in structio n27PIN_164in structio n26PIN_in structio n25PIN_162in structio n24PIN_161in structio n23PIN_160in structio n22PIN_159in structio n21PIN_158in structio n20PIN 141in structio n19PIN 140in structio n18PIN_in structio n17PINi

8、n structio n16PIN 137in structio n15PIN 136in structio n14PINin structio n13PIN 134in structio n12PINin structio n11PIN 132in structio n10PIN 128in structi on9PIN 41in structi on8PIN 21in structi on7PIN 20in structio n6PIN 19in structi on5PIN 18in structio n4PIN_17in structi on3PIN_16in structi on2P

9、IN_15in structi on 1PIN_14in structi on0PIN_13（7）全程編譯。（8）編程下載。下載 SOF文件至FPGA，改變ROM的地址a4.O，外加讀脈沖，通過(guò)實(shí)驗(yàn)臺(tái)上的數(shù)碼管比較讀出的數(shù)據(jù)是否與初始化數(shù)據(jù)（scinstmem.mif中的數(shù)據(jù)）一致。注，工程名是 scinstmem.qpf，下載scinstmem.sof示例文件至實(shí)驗(yàn)臺(tái)上的FPGA，選擇實(shí)驗(yàn)電路模式仍為 NO.O, 32位數(shù)據(jù)輸出由數(shù)碼 8至數(shù)碼1顯示，5位地址由鍵2、鍵1輸入， 鍵1負(fù)責(zé)低4位，地址鎖存時(shí)鐘 CLK由鍵8控制，每一次上升沿，將地址鎖入，數(shù)碼管 8/7/6/5/4/3/2/1將

10、顯示ROM中輸出的數(shù)據(jù)。發(fā)光管8至1顯示輸入的5位地址值。（9） 在系統(tǒng)讀寫(xiě)。打開(kāi)Quartusll的在系統(tǒng)存儲(chǔ)模塊讀寫(xiě)工具In-system Momery_ContentEUEditor，了解FPGA中ROM中的數(shù)據(jù)，并對(duì)其進(jìn)行在系統(tǒng)寫(xiě)操作（下圖） 。In- Syct e w Eeciry C out ent Edit or F/fhiyan/ ran/ fcinftMew 一 ecIilsImmEdt 血幗MSfroWdtv tHo 耳£迫6缶“.購(gòu)InKanwrjnaasr 叵氈 廚 科刪加虻厘卜導(dǎo)匚xJTAG Chari Cuifiijjraticd JTAG國(guó)XHarare

11、 LfE-BLEB2SetupC&i'Ie； liE"'lCJ2 (Ox£3D6 3EDJ)ScanCbialn:ntance Q： romlOODDOO3CJI00CO2400SOI2105DC00coJD18AC0J008 I- * S i Pa000DOSEC3S00DO口丄2440zzoz0050320FFrr盼AEIFrr4- d i- * $ 0 F -ii P 1a *4! faOODQOa39 Q55552D03FFF卩912 kFFFF01193D25OLIS1326S.UU r.1».,.IDV.EOODQCfCl463

12、&24口 101coIII凹0QQC0920DSFFFF00咋4?CQn yin i is Bi < 1 ri ii 4 C !003014.uJ844OCQL0544ja00oe勺3C208.UJOLTOUOQ*20003019EC3300DOZD恥COD40109池2 口20A5FFrrL-iADFFIB» d I- * -fa i >i! Q * a I- » faOODQlc10IDLOQC口 :OEco» i i- * J* 1 '在系統(tǒng)存儲(chǔ)模塊讀寫(xiě)（10）實(shí)驗(yàn)數(shù)據(jù)記錄 實(shí)驗(yàn)數(shù)據(jù)如下表：a245717in structi on

13、20050004AC82000P 8C8900002005000380000172. FPGA中RAM讀寫(xiě)實(shí)驗(yàn)一. 實(shí)驗(yàn)?zāi)康?、了解FPGA中RAM模塊ram的功能2、掌握ram的參數(shù)設(shè)置和使用方法3、掌握ram作為隨機(jī)存儲(chǔ)器 RAM的工作特性和讀寫(xiě)方法。二. 實(shí)驗(yàn)原理在FPGA中利用嵌入式陣列塊 EAB可以構(gòu)成存儲(chǔ)器，ram的結(jié)構(gòu)如下圖。從 DATAIN7.O 輸入的低8位數(shù)據(jù)由ext8to32.v進(jìn)行零擴(kuò)展為32位輸入數(shù)據(jù)后，送入ram的左邊data31.O 輸入，從右邊out31.0輸出，wren為讀/寫(xiě)控制信號(hào)端。數(shù)據(jù)的寫(xiě)入：當(dāng)輸入數(shù)據(jù)和地址準(zhǔn)備好以后，elk是地址鎖存時(shí)鐘，當(dāng)信號(hào)上升

14、沿到來(lái)時(shí)，地址被鎖存，數(shù)據(jù)寫(xiě)入存儲(chǔ)單丿元。數(shù)據(jù)的讀出：從 address4.O輸入存儲(chǔ)單元地址，在elk信號(hào)上升沿到來(lái)時(shí)，該單元數(shù)據(jù)從out31.0輸出。wren 讀/寫(xiě)控制端，低電平時(shí)進(jìn)行讀操作，高電平時(shí)進(jìn)行寫(xiě)操作；elk 讀/寫(xiě)時(shí)鐘脈沖；DATAIN7.O低8位數(shù)據(jù)輸入端；data31.0 RAM的32位數(shù)據(jù)輸入端；address4.0 RAM 的讀出和寫(xiě)入地址；out31.0 RAM 的32位數(shù)據(jù)輸出端。lpm_ram_dp實(shí)驗(yàn)電路圖三. 實(shí)驗(yàn)步驟(1) RAM定制與ROM基本相同，實(shí)驗(yàn)步驟也類(lèi)似。按圖輸入電路圖，同樣使用工具 Mega Wizard Plug-In Manager。設(shè)置

15、地址總線寬度 address和數(shù)據(jù)總線寬度 q，分別為5位和32 位,并進(jìn)行編譯、仿真、引腳鎖定、FPGA配置。(2) 注意，RAM也能加入初始化文件 sedatamem.mif (數(shù)據(jù)存儲(chǔ)器的初始化文件)，注意 此文件加入的路徑表達(dá)和文件表達(dá)(下圖) ：sedatamem.mif ,(后綴mif要小寫(xiě))；同時(shí)擇 在系統(tǒng)讀寫(xiě) RAM功能，RAM的ID名取為：ram2。RAM加入初始化文件和選擇在系統(tǒng)讀寫(xiě)RAM功能(3 )波形仿真波形仿真結(jié)果如下:引腳分配圖下表:Node NameLocati onaddress4PIN_6address3PIN_4address2PIN_3address1PI

16、N_2address0PIN_1elkPIN_169DATAIN7PIN_240DATAIN6PIN_239DATAIN5PIN_238DATAIN4PIN_237DATAIN3PIN_236DATAIN2PIN_235DATAIN1PIN_234DATAIN0PIN_233out15PIN_136out14PIN_out13PIN_134out12PIN_out11PIN 132out10PIN 128out9PIN 41out8PIN 21out7PIN 20out6PIN 19out5PIN 18out4PIN 17out3PIN 16out2PIN 15out1PIN 14out0PI

17、N 13wrenPIN 173（5）通過(guò)鍵1鍵2輸入RAM的低8位數(shù)據(jù)（選擇實(shí)驗(yàn)電路模式 1），鍵3、鍵4輸入存儲(chǔ) 器的5位地址。鍵8控制讀/寫(xiě)允許，低電平時(shí)讀允許，高電平時(shí)寫(xiě)允許；鍵 7（ CLK0 ）產(chǎn) 生讀/寫(xiě)時(shí)鐘脈沖，即生成寫(xiě)地址鎖存脈沖，對(duì)ram進(jìn)行寫(xiě)/讀操作。注，工程名是scdatamem.qpf,下載scdatamem.sof至實(shí)驗(yàn)臺(tái)上的 FPGA，選擇實(shí)驗(yàn)電路模式 為N0.1，按以上方式首先進(jìn)行驗(yàn)證實(shí)驗(yàn)。首先控制讀出初始化數(shù)據(jù)，與載入的初始化文件 scdatamem.mif中的數(shù)據(jù)進(jìn)行比較，然后控制寫(xiě)入一些數(shù)據(jù)，再讀出比較。使用在系統(tǒng)讀寫(xiě)RAM的工具對(duì)其中的數(shù)據(jù)進(jìn)行讀寫(xiě)操作（下

18、圖），設(shè)置成連續(xù)讀模式， 將在系統(tǒng)讀寫(xiě)工具窗口的數(shù)據(jù)與實(shí)驗(yàn)箱上數(shù)碼管上顯示的數(shù)據(jù)對(duì)照起來(lái)看。Irdfc- |1勾虹| MthUealhI lyp*M iieHof lunrihf32321Ellr EJit Fiu 睥工口目 1富 fliiidjrt-jrce怙 yET ElidgjjiB珂xURWn?r|UGH-n|加 blLJTifl- fl- 5 _n D D D 1 D n Q a _u lljm 0 nIJ oo ODO n 口 D D D o 0 fl- Qdciqag! n d Q 7 a o n n D D D Doo Q n d n- n uD o o o o3 o o 7- fl ODD - X orco ID n fl- a Hu Au1- oD DLIIJDDDDO D D D o 3 oOOH 0a- a o a 3 D D D D u OODr-L _u o o o _ n Q n ooDrlDoao 口叩nraog00ILn. Dano.LoaoaDCDOODa00QDloaoaizDOac 0ioaoatsI"ann