優(yōu)先權(quán)排隊電路設(shè)計_第1頁
優(yōu)先權(quán)排隊電路設(shè)計_第2頁
優(yōu)先權(quán)排隊電路設(shè)計_第3頁
優(yōu)先權(quán)排隊電路設(shè)計_第4頁
優(yōu)先權(quán)排隊電路設(shè)計_第5頁
已閱讀5頁,還剩4頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、 電子技術(shù)課程設(shè)計優(yōu)先權(quán)排隊電路設(shè)計 姓名:李曉楠 專業(yè):電力系統(tǒng)自動化 班級:電力1101 學(xué)號:0403110108目錄概述·······································&#

2、183;3一:設(shè)計目的································4二:設(shè)計要求···············

3、·················4三:設(shè)計內(nèi)容································

4、;5(1)實驗設(shè)計·······························5(2)電路設(shè)計················&

5、#183;··············6(3)實驗數(shù)據(jù)表·····························6總結(jié)····&

6、#183;···································7參考文獻·············&#

7、183;······················8概述 數(shù)字電路根據(jù)邏輯功能的不同特點,可以分成兩大類,一類叫組合邏輯電路(簡稱組合電路),另一類叫做時序邏輯電路(簡稱時序電路)。組合邏輯電路在邏輯功能上的特點是任意時刻的輸出僅僅取決于該時刻的輸入,與電路原來的狀態(tài)無關(guān)。而時序邏輯電路在邏輯功能上的特點是任意時刻的輸出不僅取決于當(dāng)時的輸入信號,而且還取決于電路原來的狀態(tài),或

8、者說,還與以前的輸入有關(guān)。 在asic設(shè)計和pld設(shè)計中組合邏輯電路設(shè)計的最簡化是很重要的,在設(shè)計時常要求用最少的邏輯門或?qū)Ь€實現(xiàn)。在asic設(shè)計和pld設(shè)計中需要處理大量的約束項,值為1或0的項卻是有限的,提出組合邏輯電路設(shè)計的一種新方法。與邏輯表示只有在決定事物結(jié)果的全部條件具備時,結(jié)果才發(fā)生。輸出變量為1的某個組合的所有因子的與表示輸出變量為1的這個組合出現(xiàn)、所有輸出變量為0的組合均不出現(xiàn),因而可以表示輸出變量為1的這個組合。組合邏輯電路的分析分以下幾個步驟:(1) 有給定的邏輯電路圖,寫出輸出端的邏輯表達式;(2) 列出真值表;(3) 通過真值表概括出邏輯功能,看原電路是不是最理想,若

9、不是,則對其進行改進。一:設(shè)計目的: 使學(xué)生在學(xué)習(xí)了電子技術(shù)基礎(chǔ)理論課和進行了基礎(chǔ)實驗后進一步提高運用電子技術(shù)基礎(chǔ)掌握分析方法與分析實際電路的基本技能,了解基本邏輯單位電路在實際生活中的運用。加強對電子技術(shù)的理解、學(xué)會查閱資料、方案比較以及設(shè)計、計算、制作、調(diào)試的技能增強分析、解決實際問題能力。二:設(shè)計要求:設(shè)計一個優(yōu)先權(quán)排隊電路,其框圖如下:排隊順序:A=1 最高優(yōu)先級B=1 次高優(yōu)先級C=1 最低優(yōu)先級要求輸出端最高只能有一端為“1”,即只能是優(yōu)先級較高的輸入 端所對應(yīng)的輸出端為“1”。三:設(shè)計內(nèi)容: 用74LS00設(shè)計制作一個優(yōu)先權(quán)排隊電路。輸入為A、B、C,輸出為Fa、Fb、Fc。A=

10、1,表示A有請求;Fa=1表示能夠為A服務(wù)。同樣B=1表示B有請求;Fb=1,表示能夠為B服務(wù)。A、B、C的排隊順序是:A=1,最高優(yōu)先級;B=1,次優(yōu)先級;C=1,普通優(yōu)先級。要求:輸出端最多只能有一端為1,即只能為優(yōu)先級較高的請求服務(wù)。(1)實驗設(shè)計:根據(jù)題意得真值表(表2-9):表2-9ABCFaFbFc000000001001010010011010100100101100110100111100根據(jù)真值表得以下邏輯表達式并化簡得:(2)電路設(shè)計:圖2-5 74LS00組成優(yōu)先權(quán)排隊電路圖(3)實驗數(shù)據(jù)據(jù)(表2-10):表2-10ABCFaFbFc000000001001010010011010100100101100110100111100總結(jié)整個課程設(shè)計過程我都認真地完成了,對此,我總結(jié)了以下幾點:第一,四人一組,既加強了我們的動手能力,又讓我們學(xué)會了團結(jié)一致,共同合作才能研究出最好的方案。我們將理論聯(lián)系實際,在交流中取得進步,從問題中提高自己。第二,通過這次課程設(shè)計,使我受益頗多。了解到課程實習(xí)設(shè)計是開端,連接是關(guān)鍵,測試是必須。既鞏固了課堂上學(xué)到的理論知識,又掌握了常用集成電路芯片的使用。在此基礎(chǔ)上學(xué)習(xí)了數(shù)字系統(tǒng)設(shè)計的基本思想和方法,學(xué)會了科學(xué)地分析實際問題,通過查資料、分析資料及請教老師和同學(xué)等多種途徑,

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論