高級(jí)計(jì)算機(jī)體系結(jié)構(gòu)期末試題

1、1.CUP性能公式評(píng)價(jià)cache性能公式：Þ 平均存儲(chǔ)訪問(wèn)時(shí)間 = 命中時(shí)間 + 缺失率×缺失代價(jià)Þ 命中時(shí)間：緩沖命中需要的時(shí)間。ß Cpu性能公式 分析經(jīng)典的CPU性能公式現(xiàn)在我們可以用指令數(shù)、CPI和時(shí)鐘周期時(shí)間來(lái)寫出基本的性能公式：CPU時(shí)間=指令數(shù)×CPI×時(shí)鐘周期時(shí)間CPI：每條指令的時(shí)鐘周期數(shù)，表示執(zhí)行某個(gè)程序或者程序片段時(shí)每條指令所需的時(shí)鐘周期平均數(shù)。指令數(shù)：執(zhí)行某程序所需的總指令數(shù)量?；?CPU時(shí)間=指令數(shù)×CPI/時(shí)鐘頻率這些公式特別有用，因?yàn)樗鼈儼研阅芊纸鉃槿齻€(gè)關(guān)鍵因素。我們可用這些公式來(lái)比較不同的實(shí)現(xiàn)

2、方案或評(píng)估某個(gè)設(shè)計(jì)的替代方案。舉例代碼段的比較一個(gè)編譯器設(shè)計(jì)者試圖在兩個(gè)代碼序列之間進(jìn)行選擇。硬件設(shè)計(jì)者給出了如下數(shù)據(jù)： 對(duì)于某行高級(jí)語(yǔ)言語(yǔ)句的實(shí)現(xiàn)，兩個(gè)代碼序列所需的指令數(shù)量如下： 代碼序列1共執(zhí)行2+1+2=5條指令。代碼序列2共執(zhí)行4+1+1=6條指令。所以，代碼序列2執(zhí)行的指令數(shù)更多?；谥噶顢?shù)和CPI，我們可以用CPU時(shí)鐘周期公式計(jì)算出每個(gè)代碼序列的總時(shí)鐘周期數(shù)為： 因此，代碼序列1的CPU時(shí)鐘周期數(shù)=（2×1）+（1×2）+（2×3）=10周期，代碼序列2的CPU時(shí)鐘周期數(shù)=（4×1）+（1×2）+（1

3、×3）=9周期。故代碼序列2更快，盡管它多執(zhí)行了一條指令。由于代碼序列2總時(shí)鐘周期數(shù)較少，而指令數(shù)較多，它一定具有較小的CPI。CPI的計(jì)算公式為：CPI=CPU時(shí)鐘周期數(shù)/指令數(shù)代入相應(yīng)數(shù)據(jù)可得CPI1=CPU時(shí)鐘周期數(shù)1/指令數(shù)1=10/5=2CPI2=CPU時(shí)鐘周期數(shù)2/指令數(shù)2=9/6=1.5。重點(diǎn)圖1-14給出了計(jì)算機(jī)在不同層次上的性能測(cè)試指標(biāo)及其測(cè)試單位。通過(guò)這些指標(biāo)的組合可以計(jì)算出程序的執(zhí)行時(shí)間（單位為秒）：執(zhí)行時(shí)間=秒/程序=指令數(shù)/程序×時(shí)鐘周期數(shù)/指令×秒/時(shí)鐘周期永遠(yuǎn)記住，唯一能夠被完全可靠測(cè)量的計(jì)算機(jī)性能指標(biāo)是時(shí)間。例如，對(duì)指令集減少指令數(shù)

4、目的改進(jìn)可能降低時(shí)鐘周期時(shí)間或提高CPI，從而抵消了改進(jìn)的效果。類似地，CPI與執(zhí)行的指令類型相關(guān)，執(zhí)行指令數(shù)最少的代碼其執(zhí)行速度未必是最快的。 圖1-14基本的性能指標(biāo)及其測(cè)量單位如何確定性能公式中這些因素的值呢？我們可以通過(guò)運(yùn)行程序來(lái)測(cè)量CPU的執(zhí)行時(shí)間，并且計(jì)算機(jī)的說(shuō)明書中通常介紹了時(shí)鐘周期時(shí)間。難以測(cè)量的是指令數(shù)和CPI。當(dāng)然，如果確定了時(shí)鐘頻率和CPU執(zhí)行時(shí)間,我們只需要知道指令數(shù)或者CPI兩者之一,就可以依據(jù)性能公式計(jì)算出另一個(gè)。用仿真器等軟件工具可以測(cè)量出指令數(shù)，也可以用現(xiàn)代處理器中的硬件計(jì)數(shù)器來(lái)測(cè)量執(zhí)行的指令數(shù)、平均CPI和性能損失源等。由于指令數(shù)量取決于計(jì)算機(jī)體系結(jié)

5、構(gòu)，并不依賴于計(jì)算機(jī)的具體實(shí)現(xiàn)，因而我們可以在不知道計(jì)算機(jī)全部實(shí)現(xiàn)細(xì)節(jié)的情況下對(duì)指令數(shù)進(jìn)行測(cè)量。但是，CPI與計(jì)算機(jī)的各種設(shè)計(jì)細(xì)節(jié)密切相關(guān)，包括存儲(chǔ)系統(tǒng)和處理器結(jié)構(gòu)（我們將在第4、5章中看到），以及應(yīng)用程序中不同類型的指令所占的比例。因此，CPI對(duì)于不同應(yīng)用程序是不同的，對(duì)于相同指令集的不同實(shí)現(xiàn)方式也是不同的。上述的例子表明，只用一種因素（如指令數(shù)）去評(píng)價(jià)性能是危險(xiǎn)的。當(dāng)比較兩臺(tái)計(jì)算機(jī)時(shí)，必須考慮全部三個(gè)因素，它們組合起來(lái)才能確定執(zhí)行時(shí)間。如果某個(gè)因素相同（如上例中的時(shí)鐘頻率），必須考慮不同的因素，才能確定性能的優(yōu)劣。因?yàn)镃PI隨著指令組合（instruction mix）而變化，這樣指令的條

6、數(shù)和CPU必須被比較，即使時(shí)鐘頻率是相同的。在本章最后的練習(xí)題中，有幾個(gè)是關(guān)于計(jì)算機(jī)和編譯程序的性能評(píng)價(jià)。在1.8節(jié)，我們將討論一種因沒(méi)有全面考慮各種因素而導(dǎo)致的對(duì)性能的誤解。理解程序性能程序的性能與算法、編程語(yǔ)言、編譯程序、體系結(jié)構(gòu)以及實(shí)際的硬件有關(guān)。下表概括了這些成分是如何影響CPU性能公式中的各種因素的。 精解：也許你期望CPI最小值為1.0。在第4章我們將看到，有些處理器在每個(gè)時(shí)鐘周期可對(duì)多條指令取指并執(zhí)行。有些設(shè)計(jì)者用IPC（instruction per clock cycle）來(lái)代替CPI。如一個(gè)處理器每時(shí)鐘周期可執(zhí)行2條指令，則它的IPC=2，CPI=0.5。2.ve

7、rlog描述狀態(tài)機(jī)（硬件描述語(yǔ)言（verylog）寫狀態(tài)機(jī)）狀態(tài)機(jī)描述方法：狀態(tài)機(jī)描述時(shí)關(guān)鍵是要描述清楚幾個(gè)狀態(tài)機(jī)的要素，即如何進(jìn)行狀態(tài)轉(zhuǎn)移，每個(gè)狀態(tài)的輸出是什么，狀態(tài)轉(zhuǎn)移的條件等。常見的三種描述方式：第一， 整個(gè)狀態(tài)機(jī)寫到一個(gè)always模塊里面，在該模塊中既描述狀態(tài)轉(zhuǎn)移，又描述狀態(tài)的輸入和輸出；第二， 用兩個(gè)always模塊來(lái)描述狀態(tài)機(jī)，其中一個(gè)always模塊采用同步時(shí)序描述狀態(tài)轉(zhuǎn)移；另一個(gè)模塊采用組合邏輯判斷狀態(tài)轉(zhuǎn)移條件，描述狀態(tài)轉(zhuǎn)移規(guī)律以輸出。第三， 在兩個(gè)awlays模塊描述方法基礎(chǔ)上，使用三個(gè)awlays模塊，一個(gè)awlays模塊采用同步時(shí)序描述狀態(tài)轉(zhuǎn)移；另一個(gè)模塊采用組合邏輯判

8、斷狀態(tài)轉(zhuǎn)移條件，描述狀態(tài)轉(zhuǎn)移規(guī)律；另一個(gè)awlays模塊描述狀態(tài)的輸出（可以組合電路輸出，也可以時(shí)序電路輸出）。狀態(tài)機(jī)采用VerylogHDL語(yǔ)言編碼，建議分為三個(gè)always段完成。三段式建模描述FSM的狀態(tài)機(jī)輸出時(shí)，只需指定case敏感表為次態(tài)寄存器，然后直接在每個(gè)次態(tài)寄存器的case分支中描述該狀態(tài)的輸出即可，不用考慮狀態(tài)轉(zhuǎn)移條件。/狀態(tài)機(jī)設(shè)計(jì)的例子module FSM(clk,clr,out,start,step2,step3);input clk,clr,start,step2,step3;output2:0 out;reg2:0 out;reg1:0 state,next_stat

9、e; parameter   state0=2'b00,state1=2'b01,state2=2'b11,state3=2'b10;always (posedge clk or posedge clr)    begin   if (clr) state <= state0;   else state <= next_state;end always (state or start or step2

10、or step3)    begin    case (state)   state0: begin     if (start)  next_state <=state1;     else       next_state <=state0;   

11、60; end   state1: begin           next_state <= state2;     end   state2: begin     if (step2)  next_state <=state3;    

12、0;else       next_state <=state0;     end   state3: begin     if (step3)  next_state <=state0;     else       next_state <

13、;=state3;     end   default:    next_state <=state0;   endcaseendalways (state)         begincase(state)     state0: out=3'b001;   &#

14、160; state1: out=3'b010;     state2: out=3'b100;     state3: out=3'b111;     default:out=3'b001;    endcaseend3.流水線數(shù)據(jù)相關(guān)性及解決方法流水線的概念流水線：把一個(gè)重復(fù)的過(guò)程分解為若干子過(guò)程，每個(gè)子過(guò)程由專門的功能部件來(lái)實(shí)現(xiàn)。將多個(gè)處理過(guò)程在時(shí)間錯(cuò)開，依次

15、通過(guò)各功能段，每個(gè)子過(guò)程就可以與其他子過(guò)程并行進(jìn)行。 相關(guān)：指兩條指令之間存在某種依賴關(guān)系。 3種類型：數(shù)據(jù)相關(guān)、名相關(guān)、控制相關(guān) （1）數(shù)據(jù)相關(guān) 依次存在兩條指令i（在前）和j（在后），若指令j使用指令i產(chǎn)生的結(jié)果或指令j與k數(shù)據(jù)相關(guān)，而k又與指令i數(shù)據(jù)相關(guān)，則稱j與i數(shù)據(jù)相關(guān)。 （2）名相關(guān) 名：指指令所訪問(wèn)的寄存器或存儲(chǔ)單元名稱。 名相關(guān)：指兩條指令使用的名相同，但沒(méi)有數(shù)據(jù)流動(dòng)，則稱它們名相關(guān)。 （3）控制相關(guān) 控制相關(guān)是指由分支指令引起的相關(guān)。它需要根據(jù)分支指令的執(zhí)行結(jié)果來(lái)確定后續(xù)指令是否執(zhí)行。一般說(shuō)來(lái)，為確保程序應(yīng)有的執(zhí)行順序，必須嚴(yán)格按控制相關(guān)確定的順序執(zhí)行 （3）控制相關(guān) 控制相

16、關(guān)是指由分支指令引起的相關(guān)。它需要根據(jù)分支指令的執(zhí)行結(jié)果來(lái)確定后續(xù)指令是否執(zhí)行。一般說(shuō)來(lái)，為確保程序應(yīng)有的執(zhí)行順序，必須嚴(yán)格按控制相關(guān)確定的順序執(zhí)行 流水線沖突：指對(duì)于具體的流水線來(lái)說(shuō)，由于相關(guān)的存在，使得指令流中的下一條指令不能在特定的時(shí)鐘周期執(zhí)行。 流水線沖突有三種類型：結(jié)構(gòu)沖突、數(shù)據(jù)沖突、控制沖突。 （1）結(jié)構(gòu)沖突 定義：因硬件資源滿足不了指令重疊執(zhí)行的要求而發(fā)生的沖突。 解決方案： a、可以在前一個(gè)指令訪問(wèn)存儲(chǔ)器時(shí)，將流水線停頓一個(gè)時(shí)鐘，推遲后面取指令的操作。停頓周期稱為“流水線氣泡”。 b、在流水線處理機(jī)中設(shè)置相互獨(dú)立的指令。存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器 （2）數(shù)據(jù)沖突 定義：當(dāng)指令在流水線重

17、疊執(zhí)行時(shí)，因需要用到前面的執(zhí)行結(jié)果而發(fā)生的沖突。 分類：寫后讀沖突、寫后寫沖突、讀后寫沖突。 解決方案： 通過(guò)定向技術(shù)減少數(shù)據(jù)沖突引起的停頓。 設(shè)置流水線互鎖機(jī)制。 依靠編譯器解決數(shù)據(jù)沖突 （3）控制沖突 定義：流水線遇到分支指令和其他會(huì)改變PC值的指令所引起的沖突。 解決方案：最簡(jiǎn)單的方法是“凍結(jié)”或者“排空”。就是一旦在流水線的譯碼段ID檢測(cè)到分支指令，就暫停執(zhí)行后的所有指令，直到分支指令達(dá)到MEM段、確定是否成功并計(jì)算出新的pc值為止。 4.cache一致性現(xiàn)代并行機(jī)中，為了提高處理器的速度，處理器往往帶有Cache。一個(gè)數(shù)據(jù)在整個(gè)系統(tǒng)內(nèi)可能有多份拷貝，這就引發(fā)了Cache一致性問(wèn)題。

18、Cache一致性問(wèn)題是指在含有多個(gè)Cache的并行系統(tǒng)中，數(shù)據(jù)的多個(gè)副本（因?yàn)闆](méi)有同步更新）而造成不一致的問(wèn)題?？赡苡捎诙鄠€(gè)處理器共享一個(gè)可寫變量造成的Cache不一致；還有比如進(jìn)程遷移和某些I/O操作等。Cache一致性問(wèn)題是指在含有多個(gè)cache的并行系統(tǒng)中， 數(shù)據(jù)的多個(gè)副本（因?yàn)闆](méi)有同步更新）而造成的不一致問(wèn)題。 以上的例子是由于多個(gè)處理器共享一個(gè)可寫變量造成的cache不一致。還有其他原因也會(huì)造成cache一致性問(wèn)題，比如進(jìn)程遷移和某些I/O操作等。事務(wù)內(nèi)存事務(wù)內(nèi)存是一種并行程序設(shè)計(jì)的方式，其來(lái)自于數(shù)據(jù)庫(kù)管理系統(tǒng)（DBMS）中的事務(wù)（Transaction）概念。事務(wù)內(nèi)存目前有兩種實(shí)現(xiàn)

19、方式，基于軟件的STM（Software Transactional Memory）和基于硬件的HTM（Hardware Transacational Memory）。事務(wù)內(nèi)存的分類和涉及到的基本術(shù)語(yǔ)事務(wù)內(nèi)存按照更新數(shù)據(jù)時(shí)的機(jī)制不同，可分為 延遲更新(deferred-update) 和 直接更新 (direct-update) 兩大類。延遲更新軟件事務(wù)內(nèi)存實(shí)現(xiàn)的基本思想是一個(gè)線程對(duì)僅對(duì)對(duì)象的一個(gè)副本進(jìn)行改變，如果此次執(zhí)行不與其他線程發(fā)生同步?jīng)_突，則此事務(wù)成功并執(zhí)行提交(Commit)動(dòng)作，如果失敗則執(zhí)行回滾（Abort 或 Rollback）動(dòng)作。直接更新則是直

20、接對(duì)對(duì)象進(jìn)行更新，并使用顯式的同步語(yǔ)句避免其他事物在進(jìn)行更新的時(shí)候修改此對(duì)象。顯然在直接更新時(shí)需要系統(tǒng)記錄此對(duì)象的原始值，以便在回滾時(shí)可以恢復(fù)。根據(jù)在事務(wù)沖突時(shí)的處理機(jī)制不同，TM又可以分為 悲觀和樂(lè)觀的并發(fā)控制(pessimistic & optimistic concurrency control)兩大類。在悲觀的并發(fā)控制中，沖突一旦發(fā)生就必須要得到偵測(cè)并加以解決，而在樂(lè)觀的并發(fā)控制里，沖突的偵測(cè)和解決可以延遲，只要是在事務(wù)提交之前進(jìn)行就可以了。事務(wù)還有粒度(granularity)的概念：最容易讓程序員理解的粒度是對(duì)象粒度；在此粒度下，任何沖突發(fā)生的判決是在對(duì)象范圍內(nèi)進(jìn)

21、行的：即使兩個(gè)事務(wù)修改的內(nèi)存塊不重合，只要他們是在同一個(gè)對(duì)象內(nèi)，那么就可以判斷這兩個(gè)事務(wù)沖突。更精細(xì)的粒度是字粒度(word granularity)和字節(jié)粒度(byte granularity)，在這兩種粒度下，沖突的檢測(cè)更精細(xì)，更利于事務(wù)內(nèi)存系統(tǒng)性能的提升，但是卻會(huì)給程序員帶來(lái)不小的麻煩。軟件事務(wù)內(nèi)存（STM）軟件事務(wù)內(nèi)存的實(shí)現(xiàn)包括原子對(duì)象（Atomic object）、沖突判決器（Conflict manager）。其中原子對(duì)象的實(shí)現(xiàn)是最重要的，它是各事務(wù)之間通信同步的媒介。原子對(duì)象的實(shí)現(xiàn)又分為順序性實(shí)現(xiàn)和事務(wù)實(shí)現(xiàn)：其中事務(wù)實(shí)現(xiàn)還要要求實(shí)現(xiàn)同步和恢復(fù)（recovery）功能，同步功能即意

22、味著要求有檢測(cè)事務(wù)沖突的能力，而恢復(fù)功能則意味著需要在事務(wù)失敗的時(shí)候?qū)?duì)象回滾到事務(wù)執(zhí)行之前的狀態(tài)。目前提出的原子對(duì)象一般是基于讀/寫沖突(Read/Write conflict)的機(jī)制：原子對(duì)象提供兩個(gè)接口，一個(gè)為讀接口，一個(gè)為寫接口，通過(guò)讀接口可以得到一個(gè)可以讀的對(duì)象，而通過(guò)寫接口則可以得到一個(gè)可以寫的對(duì)象。為了檢測(cè)沖突（即多個(gè)事務(wù)并發(fā)時(shí)的同步情況），事務(wù)中可以設(shè)立兩個(gè)集合，一個(gè)為讀集（Read set）,一個(gè)為寫集（Write set），分別記錄該事務(wù)所要處理的讀寫原子對(duì)象集。如果一個(gè)事務(wù)的讀集或?qū)懠c另一個(gè)事務(wù)的寫集有交叉，則表明兩個(gè)事務(wù)沖突，需要沖突判決器進(jìn)一步采取決策。硬件事務(wù)內(nèi)存

23、（HTM）Azul Systems在2009年推出的 Vega 2 微處理器支援硬件事務(wù)內(nèi)存。可以看出，事務(wù)內(nèi)存的出現(xiàn)就是為了解決并行編程存儲(chǔ)一致性和性能矛盾的問(wèn)題，傳統(tǒng)的鎖機(jī)制會(huì)導(dǎo)致性能低下，并且可擴(kuò)展星差，而事務(wù)內(nèi)存，則嘗試在體系結(jié)構(gòu)和程序員之間定義一個(gè)新的一致性，也即事務(wù)一致性，對(duì)應(yīng)的內(nèi)存模型叫做事務(wù)內(nèi)存。從上面一段話可以看出，硬件事務(wù)內(nèi)存有很多問(wèn)題需要解決，包括版本管理，以及沖突管理，而對(duì)于硬件，只有有限的資源，因此，這就限制了事務(wù)的長(zhǎng)度，使（硬件）事務(wù)內(nèi)存的實(shí)現(xiàn)難度和實(shí)用性大大降低，這也許是Rock難產(chǎn)的原因之一。5.多核下需要資源互連，分析總線與片上網(wǎng)絡(luò)的優(yōu)缺點(diǎn)多核芯片上的多個(gè)核心

24、雖然各自執(zhí)行自己的代碼，但是不同核心間可能需要進(jìn)行數(shù)據(jù)的共享和同步，因此片上通信結(jié)構(gòu)的性能將直接影響處理器的性能。當(dāng)前片上通信主要有3 種方式：總線共享、交叉開關(guān)互連和片上網(wǎng)絡(luò)(network on chip，NOC)?？偩€共享結(jié)構(gòu)是指片上核心、輸入輸出端口以及存儲(chǔ)器通過(guò)共享二級(jí)或三級(jí)Cache，或者通過(guò)連接核心的總線進(jìn)行通信?？偩€結(jié)構(gòu)的長(zhǎng)處是較為簡(jiǎn)單，易于設(shè)計(jì)實(shí)現(xiàn)，當(dāng)前多數(shù)雙核和四核處理器基本上都采用了該結(jié)構(gòu)，但缺點(diǎn)是總線結(jié)構(gòu)可擴(kuò)展性較差，適用于核心數(shù)較少的情況。片上網(wǎng)絡(luò)（NoC）是基于多處理器技術(shù)的一種新型的計(jì)算集成形式，涉及硬件通信結(jié)構(gòu)、中間件、操作系統(tǒng)通信服務(wù)、設(shè)計(jì)方法及工具等?；贜oC的系統(tǒng)能很好地適應(yīng)在現(xiàn)在復(fù)雜SoC設(shè)計(jì)中常使用的多異步時(shí)鐘。片上網(wǎng)絡(luò)是把互連網(wǎng)絡(luò)用于片上系統(tǒng)設(shè)計(jì)，解決片上組件之間的通信問(wèn)題，它借鑒了并行計(jì)算機(jī)的互聯(lián)網(wǎng)絡(luò)。片上網(wǎng)絡(luò)與并行計(jì)算機(jī)的互連相比有很多相同點(diǎn)：支持包通信、可擴(kuò)展、提供透明的通信服務(wù)等；但也有不同之處：片上網(wǎng)絡(luò)技術(shù)支持同時(shí)訪問(wèn)，而且有可靠性高以及可重用性高等特點(diǎn)。它與總線結(jié)構(gòu)、交叉開關(guān)結(jié)構(gòu)相比，片上網(wǎng)絡(luò)可以連接更多IP組件、可靠性高、可擴(kuò)展性強(qiáng)以及較低的功耗，因此片上網(wǎng)絡(luò)被認(rèn)為是更加理想的大規(guī)模C