計(jì)算機(jī)組成原理十套試題選擇填空答案(共16頁)

1、精選優(yōu)質(zhì)文檔-傾情為你奉上本科生期末試卷（一）一、選擇題（每小題1分，共15分） 1 從器件角度看，計(jì)算機(jī)經(jīng)歷了五代變化。但從系統(tǒng)結(jié)構(gòu)看，至今絕大多數(shù)計(jì)算機(jī)仍屬于（B ）計(jì)算機(jī)。 A 并行 B 馮諾依曼 C 智能 D 串行 2 某機(jī)字長(zhǎng)32位，其中1位表示符號(hào)位。若用定點(diǎn)整數(shù)表示，則最小負(fù)整數(shù)為（A ）。 A -(231-1) B -(230-1) C -(231+1) D -(230+1) 3 以下有關(guān)運(yùn)算器的描述，（C ）是正確的。A 只做加法運(yùn)算 B 只做算術(shù)運(yùn)算C 算術(shù)運(yùn)算與邏輯運(yùn)算 D 只做邏輯運(yùn)算 4 EEPROM是指（D ）。 A 讀寫存儲(chǔ)器 B 只讀存儲(chǔ)器 C 閃速存儲(chǔ)器 D

2、電擦除可編程只讀存儲(chǔ)器 5 常用的虛擬存儲(chǔ)系統(tǒng)由（B ）兩級(jí)存儲(chǔ)器組成，其中輔存是大容量的磁表面存儲(chǔ)器。 A cache-主存 B 主存-輔存 C cache-輔存 D 通用寄存器-cache 6 RISC訪內(nèi)指令中，操作數(shù)的物理位置一般安排在（D ）。A 棧頂和次棧頂 B 兩個(gè)主存單元C 一個(gè)主存單元和一個(gè)通用寄存器 D 兩個(gè)通用寄存器 7 當(dāng)前的CPU由（B ）組成。A 控制器 B 控制器、運(yùn)算器、cacheC 運(yùn)算器、主存 D 控制器、ALU、主存 8 流水CPU是由一系列叫做“段”的處理部件組成。和具備m個(gè)并行部件的CPU相比，一個(gè)m段流水CPU的吞吐能力是（A ）。A 具備同等水平

3、B 不具備同等水平C 小于前者 D 大于前者 9 在集中式總線仲裁中，（A ）方式響應(yīng)時(shí)間最快。 A 獨(dú)立請(qǐng)求 B 計(jì)數(shù)器定時(shí)查詢 C 菊花鏈 10 CPU中跟蹤指令后繼地址的寄存器是（C ）。 A 地址寄存器 B 指令計(jì)數(shù)器 C 程序計(jì)數(shù)器 D 指令寄存器 11 從信息流的傳輸速度來看，（A ）系統(tǒng)工作效率最低。 A 單總線 B 雙總線 C 三總線 D 多總線 12 單級(jí)中斷系統(tǒng)中，CPU一旦響應(yīng)中斷，立即關(guān)閉（C ）標(biāo)志，以防止本次中斷服務(wù)結(jié)束前同級(jí)的其他中斷源產(chǎn)生另一次中斷進(jìn)行干擾。 A 中斷允許 B 中斷請(qǐng)求 C 中斷屏蔽 D DMA請(qǐng)求 13 安騰處理機(jī)的典型指令格式為（C ）位。

4、A 32位 B 64位 C 41位 D 48位 14 下面操作中應(yīng)該由特權(quán)指令完成的是（B ）。A 設(shè)置定時(shí)器的初值 B 從用戶模式切換到管理員模式C 開定時(shí)器中斷 D 關(guān)中斷 15 下列各項(xiàng)中，不屬于安騰體系結(jié)構(gòu)基本特征的是（D ）。A 超長(zhǎng)指令字 B 顯式并行指令計(jì)算C 推斷執(zhí)行 D 超線程二、填空題（每小題2分，共20分） 1 字符信息是符號(hào)數(shù)據(jù)，屬于處理（非數(shù)值 ）領(lǐng)域的問題，國(guó)際上采用的字符系統(tǒng)是七單位的（ASCII ）碼。 2 按IEEE754標(biāo)準(zhǔn)，一個(gè)32位浮點(diǎn)數(shù)由符號(hào)位S（1位）、階碼E（8位）、尾數(shù)M（23位）三個(gè)域組成。其中階碼E的值等于指數(shù)的真值（e ）加上一個(gè)固定的偏移

5、值（127 ）。 3 雙端口存儲(chǔ)器和多模塊交叉存儲(chǔ)器屬于并行存儲(chǔ)器結(jié)構(gòu)，其中前者采用（空間 ）并行技術(shù)，后者采用（時(shí)間 ）并行技術(shù)。 4 虛擬存儲(chǔ)器分為頁式、（段 ）式、（段頁 ）式三種。 5 安騰指令格式采用5個(gè)字段：除了操作碼（OP）字段和推斷字段外，還有3個(gè)7位的（地址碼 ）字段，它們用于指定（寄存器 ）2個(gè)源操作數(shù)和1個(gè)目標(biāo)操作數(shù)的地址。 6 CPU從內(nèi)存取出一條指令并執(zhí)行該指令的時(shí)間稱為（指令周期 ），它常用若干個(gè)（CPU機(jī)器周期 ）來表示。 7 安騰CPU中的主要寄存器除了128個(gè)通用寄存器、128個(gè)浮點(diǎn)寄存器、128個(gè)應(yīng)用寄存器、1個(gè)指令指針寄存器（即程序計(jì)數(shù)器）外，還有64個(gè)（

6、1位推斷寄存器 ）和8個(gè)（64位分支寄存器 ）。 8 衡量總線性能的重要指標(biāo)是（總線帶寬 ），它定義為總線本身所能達(dá)到的最高傳輸速率，單位是（m/s ）。 9 DMA控制器按其結(jié)構(gòu)，分為（選擇型 ）DMA控制器和（多路型 ）DMA控制器。前者適用于高速設(shè)備，后者適用于慢速設(shè)備。 10 64位處理機(jī)的兩種典型體系結(jié)構(gòu)是（英特爾64體系結(jié)構(gòu) ）和（安騰體系結(jié)構(gòu) ）。前者保持了與IA-32的完全兼容，后者則是一種全新的體系結(jié)構(gòu)本科生期末試卷（二）一、選擇題（每小題1分，共15分） 1 馮諾依曼機(jī)工作的基本方式的特點(diǎn)是（B ）。A 多指令流單數(shù)據(jù)流B 按地址訪問并順序執(zhí)行指令C 堆棧操作 D 存貯器按

7、內(nèi)容選擇地址 2 在機(jī)器數(shù)（B ）中，零的表示形式是唯一的。 A 原碼 B 補(bǔ)碼 C 移碼 D 反碼 3 在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過（D ）來實(shí)現(xiàn)。A 原碼運(yùn)算的二進(jìn)制減法器B 補(bǔ)碼運(yùn)算的二進(jìn)制減法器C 原碼運(yùn)算的十進(jìn)制加法器 D 補(bǔ)碼運(yùn)算的二進(jìn)制加法器 4 某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為256MB，若按單字編址，它的尋址范圍是（D ）。 A 064MB B 032MB C 032M D 064M 5 主存貯器和CPU之間增加cache的目的是（A ）。A 解決CPU和主存之間的速度匹配問題B 擴(kuò)大主存貯器容量C 擴(kuò)大CPU中通用寄存器的數(shù)量 D 既擴(kuò)大主存貯器容量，又?jǐn)U大CPU

8、中通用寄存器的數(shù)量 6 單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)常需采用（C ）。A 堆棧尋址方式 B 立即尋址方式 C 隱含尋址方式 D 間接尋址方式 7 同步控制是（C ）。A 只適用于CPU控制的方式B 只適用于外圍設(shè)備控制的方式C 由統(tǒng)一時(shí)序信號(hào)控制的方式 D 所有指令執(zhí)行時(shí)間都相同的方式 8 描述PCI總線中基本概念不正確的句子是（C D ）。A PCI總線是一個(gè)與處理器無關(guān)的高速外圍設(shè)備B PCI總線的基本傳輸機(jī)制是猝發(fā)式傳送C PCI設(shè)備一定是主設(shè)備 D 系統(tǒng)中只允許有一條PCI總線 9 CRT的分辨率為10241024像素，像素的顏色數(shù)為256，

9、則刷新存儲(chǔ)器的容量為（B ）。 A 512KB B 1MB C 256KB D 2MB 10 為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場(chǎng)信息最有效的辦法是采用（B ）。 A 通用寄存器 B 堆棧 C 存儲(chǔ)器 D 外存 11 特權(quán)指令是由（C ）執(zhí)行的機(jī)器指令。 A 中斷程序 B 用戶程序 C 操作系統(tǒng)核心程序 D I/O程序 12 虛擬存儲(chǔ)技術(shù)主要解決存儲(chǔ)器的（B ）問題。 A 速度 B 擴(kuò)大存儲(chǔ)容量 C 成本 D 前三者兼顧 13 引入多道程序的目的在于（A ）。A 充分利用CPU，減少等待CPU時(shí)間B 提高實(shí)時(shí)響應(yīng)速度C 有利于代碼共享，減少主輔存信息交換量 D 充分利用存儲(chǔ)器 14 64位雙核安騰處

10、理機(jī)采用了（B ）技術(shù)。 A 流水 B 時(shí)間并行 C 資源重復(fù) D 流水+資源重復(fù) 15 在安騰處理機(jī)中，控制推測(cè)技術(shù)主要用于解決（B ）問題。A 中斷服務(wù)B 與取數(shù)指令有關(guān)的控制相關(guān)C 與轉(zhuǎn)移指令有關(guān)的控制相關(guān) D 與存數(shù)指令有關(guān)的控制相關(guān)二、填空題（每小題2分，共20分） 1 在計(jì)算機(jī)術(shù)語中，將ALU控制器和（運(yùn)算器 ）存儲(chǔ)器合在一起稱為（CPU ）。 2 數(shù)的真值變成機(jī)器碼可采用原碼表示法，反碼表示法，（補(bǔ)碼 ）表示法，（移碼 ）表示法。 3 廣泛使用的（靜態(tài)隨機(jī)存儲(chǔ)器）和（動(dòng)態(tài)隨機(jī)存儲(chǔ)器 ）都是半導(dǎo)體隨機(jī)讀寫存儲(chǔ)器。前者的速度比后者快，但集成度不如后者高。 4 反映主存速度指標(biāo)的三個(gè)術(shù)

11、語是存取時(shí)間、（存儲(chǔ)周期 ）和（存儲(chǔ)器帶寬 ）。 5 形成指令地址的方法稱為指令尋址，通常是（順序 ）尋址，遇到轉(zhuǎn)移指令時(shí)（跳躍 ）尋址。 6 CPU從（內(nèi)存 ）取出一條指令并執(zhí)行這條指令的時(shí)間和稱為（指令周期 ）。 7 RISC指令系統(tǒng)的最大特點(diǎn)是：只有（取數(shù) ）指令和（存數(shù) ）指令訪問存儲(chǔ)器，其余指令的操作均在寄存器之間進(jìn)行。 8 微型機(jī)的標(biāo)準(zhǔn)總線，從帶寬132MB/S的32位（vesa ）總線發(fā)展到64位的（PCI ）總線。 9 IA-32表示（英特爾 ）公司的（32 ）位處理機(jī)體系結(jié)構(gòu)。 10 安騰體系機(jī)構(gòu)采用顯示并行指令計(jì)算技術(shù)，在指令中設(shè)計(jì)了（屬性 ）字段，用以指明哪些指令可以（并

12、行 ）執(zhí)行。本科生期末試卷（三）一、選擇題（每小題1分，共15分） 1 下列數(shù)中最小的數(shù)是（A ）。 A （）2 B （52）8 C （）BCD D （233）16 2 某DRAM芯片，其存儲(chǔ)容量為512K8位，該芯片的地址線和數(shù)據(jù)線的數(shù)目是（D ）。 A 8，512 B 512，8 C 18，8 D 19，8 3 在下面描述的匯編語言基本概念中，不正確的表述是（C ）。A 對(duì)程序員的訓(xùn)練要求來說，需要硬件知識(shí) B 匯編語言對(duì)機(jī)器的依賴性高C 用匯編語言編寫程序的難度比高級(jí)語言小 D 匯編語言編寫的程序執(zhí)行速度比高級(jí)語言慢 4 交叉存儲(chǔ)器實(shí)質(zhì)上是一種多模塊存儲(chǔ)器，它用（C ）方式執(zhí)行多個(gè)獨(dú)立的

13、讀寫操作。 A 流水 B 資源重復(fù) C 順序 D 資源共享 5 寄存器間接尋址方式中，操作數(shù)在（B ）。 A 通用寄存器 B 主存單元 C 程序計(jì)數(shù)器 D 堆棧 6 機(jī)器指令與微指令之間的關(guān)系是（A ）。A 用若干條微指令實(shí)現(xiàn)一條機(jī)器指令 B 用若干條機(jī)器指令實(shí)現(xiàn)一條微指令C 用一條微指令實(shí)現(xiàn)一條機(jī)器指令 D 用一條機(jī)器指令實(shí)現(xiàn)一條微指令 7 描述多媒體CPU基本概念中，不正確的是（D ）。A 多媒體CPU是帶有MMX技術(shù)的處理器 B MMX是一種多媒體擴(kuò)展結(jié)構(gòu)C MMX指令集是一種多指令流多數(shù)據(jù)流的并行處理指令 D 多媒體CPU是以超標(biāo)量結(jié)構(gòu)為基礎(chǔ)的CISC機(jī)器 8 在集中式總線仲裁中，（A

14、 ）方式對(duì)電路故障最敏感。 A 菊花鏈 B 獨(dú)立請(qǐng)求 C 計(jì)數(shù)器定時(shí)查詢 9 流水線中造成控制相關(guān)的原因是執(zhí)行（A ）指令而引起。 A 條件轉(zhuǎn)移 B 訪內(nèi) C 算邏 D 無條件轉(zhuǎn)移 10 PCI總線是一個(gè)高帶寬且與處理器無關(guān)的標(biāo)準(zhǔn)總線。下面描述中不正確的是（B ）。A 采用同步定時(shí)協(xié)議 B 采用分布式仲裁策略 C 具有自動(dòng)配置能力 D 適合于低成本的小系統(tǒng) 11 下面陳述中，不屬于外圍設(shè)備三個(gè)基本組成部分的是（D ）。 A 存儲(chǔ)介質(zhì) B 驅(qū)動(dòng)裝置 C 控制電路 D 計(jì)數(shù)器 12 中斷處理過程中，（A ）項(xiàng)是由硬件完成。 A 關(guān)中斷 B 開中斷 C 保存CPU現(xiàn)場(chǎng) D 恢復(fù)CPU現(xiàn)場(chǎng) 13 IE

15、EE1394是一種高速串行I/O標(biāo)準(zhǔn)接口。以下選項(xiàng)中，（D ）項(xiàng)不屬于IEEE1394的協(xié)議集。 A 業(yè)務(wù)層 B 鏈路層 C 物理層 D 串行總線管理 14 下面陳述中，（C ）項(xiàng)屬于存儲(chǔ)管理部件MMU的職能。 A 分區(qū)式存儲(chǔ)管理 B 交換技術(shù) C 分頁技術(shù) 15 64位的安騰處理機(jī)設(shè)置了四類執(zhí)行單元。下面陳述中，（D ）項(xiàng)不屬于安騰的執(zhí)行單元。A 浮點(diǎn)執(zhí)行單元 B 存儲(chǔ)器執(zhí)行單元 C 轉(zhuǎn)移執(zhí)行單元 D 定點(diǎn)執(zhí)行單元二、填空題（每小題2分，共20分） 1 定點(diǎn)32位字長(zhǎng)的字，采用2的補(bǔ)碼形式表示時(shí)，一個(gè)字所能表示的整數(shù)范圍是（-2的31次方 到 2的31次方減1）。 2 IEEE754標(biāo)準(zhǔn)規(guī)定

16、的64位浮點(diǎn)數(shù)格式中，符號(hào)位為1位，階碼為11位，尾數(shù)為52位，則它能表示的最大規(guī)格化正數(shù)為（1023 ）。 3 浮點(diǎn)加、減法運(yùn)算的步驟是（ ）、（ ）、（ ）、（ ）、（ ）。 4 某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為64MB，若按字編址，它的存儲(chǔ)系統(tǒng)的地址線至少需要（24 ）條。 5 一個(gè)組相聯(lián)映射的Cache，有128塊，每組4塊，主存共有16384塊，每塊64個(gè)字，則主存地址共（20 ）位，其中主存字塊標(biāo)記應(yīng)為（9 ）位，組地址應(yīng)為（5 ）位，Cache地址共（11 ）位。 6 CPU從主存取出一條指令并執(zhí)行該指令的時(shí)間叫（指令周期 ），它通常包含若干個(gè)（CPU周期數(shù) ），而后者又包含若干

17、個(gè)（時(shí)鐘周期 ）。 7 某中斷系統(tǒng)中，每抽取一個(gè)輸入數(shù)據(jù)就要中斷CPU一次，中斷處理程序接收取樣的數(shù)據(jù)，并將其保存到主存緩沖區(qū)內(nèi)。該中斷處理需要X秒。另一方面，緩沖區(qū)內(nèi)每存儲(chǔ)N個(gè)數(shù)據(jù)，主程序就將其取出進(jìn)行處理，這種處理需要Y秒，因此該系統(tǒng)可以跟蹤到每秒（N/(N*X+Y)）次中斷請(qǐng)求。 8 在計(jì)算機(jī)系統(tǒng)中，多個(gè)系統(tǒng)部件之間信息傳送的公共通路稱為（總線 ）。就其所傳送信息的性質(zhì)而言，在公共通路上傳送的信息包括（地址 ）、（數(shù)據(jù) ）、（控制信息 ）。 9 在虛存系統(tǒng)中，通常采用頁表保護(hù)、段表保護(hù)和鍵保護(hù)方法實(shí)現(xiàn)（存儲(chǔ)區(qū)域 ）保護(hù)。 10 安騰體系結(jié)構(gòu)采用推測(cè)技術(shù)，利用（控制 ）推測(cè)方法和（數(shù)據(jù) ）

18、推測(cè)方法提高指令執(zhí)行的并行度。本科生期末試卷（四）一、選擇題（每小題1分，共15分） 1 運(yùn)算器的核心功能部件是（B ）。 A 數(shù)據(jù)總線 B ALU C 狀態(tài)條件寄存器 D 通用寄存器 2 某單片機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為4MB。若按字編址，它的尋址范圍是（A ）。 A 1M B 4MB C 4M D 1MB 3 某SRAM芯片，其容量為1M8位，除電源和接地端外，控制端有E和R/W#，該芯片的管腳引出線數(shù)目是（B ）。 A 20 B 28 C 30 D 32 4 雙端口存儲(chǔ)器所以能進(jìn)行高速讀/寫操作，是因?yàn)椴捎茫― ）。A 高速芯片 B 新型器件 C 流水技術(shù) D 兩套相互獨(dú)立的讀寫電路 5

19、 單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)以外，另一個(gè)數(shù)常需采用（C ）。A 堆棧尋址方式 B 立即尋址方式 C 隱含尋址方式 D 間接尋址方式 6 為確定下一條微指令的地址，通常采用斷定方式，其基本思想是（C ）。 A 用程序計(jì)數(shù)器PC來產(chǎn)生后繼微指令地址 B 用微程序計(jì)數(shù)器PC來產(chǎn)生后繼微指令地址 C 通過微指令順序控制字段由設(shè)計(jì)者指定或由設(shè)計(jì)者指定的判別字段控制產(chǎn)生后繼微指令地址 D 通過指令中指定一個(gè)專門字段來控制產(chǎn)生后繼微指令地址 7 微程序控制器中，機(jī)器指令與微指令的關(guān)系是（B ）。 A 每一條機(jī)器指令由一條微指令來執(zhí)行 B 每一條機(jī)器指令由一段用微指令編成的

20、微程序來解釋執(zhí)行 C 一段機(jī)器指令組成的程序可由一條微指令來執(zhí)行 D 一條微指令由若干條機(jī)器指令組成 8 CPU中跟蹤指令后繼地址的寄存器是（B ）。 A 地址寄存器 B 程序計(jì)數(shù)器 C 指令寄存器 D 通用寄存器 9 某寄存器中的數(shù)值為指令碼，只有CPU的（A ）才能識(shí)別它。 A 指令譯碼器 B 判斷程序 C 微指令 D 時(shí)序信號(hào) 10 為實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場(chǎng)信息最有效的方法是采用（B ）。 A 通用寄存器 B 堆棧 C 主存 D 外存 11 采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)，就要占用一個(gè)（C ）的時(shí)間。 A 指令周期 B 機(jī)器周期 C 存儲(chǔ)周期 D 總線周期 12 將IEEE13

21、94串行標(biāo)準(zhǔn)接口與SCSI并行標(biāo)準(zhǔn)接口進(jìn)行比較，指出下面陳述中不正確的項(xiàng)是（D ）。A 前者數(shù)據(jù)傳輸率高B 前者數(shù)據(jù)傳送的實(shí)時(shí)性好C 前者使用6芯電纜，體積小 D 前者不具有熱插拔能力 13 下面陳述中，不屬于虛存機(jī)制要解決的問題項(xiàng)是（D ）。A 調(diào)度問題 B 地址映射問題C 替換與更新問題 D 擴(kuò)大物理主存的存儲(chǔ)容量和字長(zhǎng) 14 進(jìn)程從運(yùn)行狀態(tài)轉(zhuǎn)入就緒狀態(tài)的可能原因是（D ）。A 被選中占有處理機(jī)時(shí)間B 等待某一事件發(fā)生C 等待的事件已發(fā)生 D 時(shí)間片已用完二、填空題（每小題2分，共20分） 1 計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)從下至上可分為五級(jí)，即微程序設(shè)計(jì)級(jí)（或邏輯電路級(jí)）、一般機(jī)器級(jí)、操作系統(tǒng)級(jí)、

22、（匯編語言 ）級(jí)、（高級(jí)語言 ）級(jí)。 2 十進(jìn)制數(shù)在計(jì)算機(jī)內(nèi)有兩種表示形式：（字符串 ）形式和（壓縮的十進(jìn)制數(shù)串 ）形式。前者主要用在非數(shù)值計(jì)算的應(yīng)用領(lǐng)域，后者用于直接完成十進(jìn)制數(shù)的算術(shù)運(yùn)算。 3 一個(gè)定點(diǎn)數(shù)由符號(hào)位和數(shù)值域兩部分組成。按小數(shù)點(diǎn)位置不同，定點(diǎn)數(shù)有（定點(diǎn)小數(shù) ）和（定點(diǎn)整數(shù) ）兩種表示方法。 4 對(duì)存儲(chǔ)器的要求是容量大、速度快、成本低，為了解決這三方面的矛盾，計(jì)算機(jī)采用多級(jí)存儲(chǔ)體系結(jié)構(gòu)，即（高速緩沖存儲(chǔ)器 ）、（主存儲(chǔ)器 ）、（外存儲(chǔ)器 ）。 6 一個(gè)較完善的指令系統(tǒng)，應(yīng)當(dāng)有（數(shù)據(jù)處理 ）、（數(shù)據(jù)存儲(chǔ) ）、（數(shù)據(jù)傳送 ）、（程序控制 ）四大類指令。 7 機(jī)器指令對(duì)四種類型的數(shù)據(jù)進(jìn)

23、行操作。這四種數(shù)據(jù)類型包括（字符 ）型數(shù)據(jù)、（數(shù)值 ）型數(shù)據(jù)、（地址 ）型數(shù)據(jù)、（邏輯 ）型數(shù)據(jù)。 8 CPU中保存當(dāng)前正在執(zhí)行的指令的寄存器是（指令寄存器 ），指示下一條指令地址的寄存器是（程序計(jì)數(shù)器 ），保存算術(shù)邏輯運(yùn)算結(jié)果的寄存器是（數(shù)據(jù)緩沖寄存器 ）和（通用寄存器 ）。 9 虛存系統(tǒng)中，通常采用頁表保護(hù)、段表保護(hù)和鍵保護(hù)以實(shí)現(xiàn)（存儲(chǔ)區(qū)域 ）保護(hù)。本科生期末試卷（五）一、選擇題（每小題1分，共15分） 1 某機(jī)字長(zhǎng)64位，1位符號(hào)位，63位表示尾數(shù)，若用定點(diǎn)整數(shù)表示，則最大正整數(shù)位（ A ）。 A +(263-1) B +(264-1) C -(263-1) D -(264-1) 2 請(qǐng)

24、從下面浮點(diǎn)運(yùn)算器中的描述中選出兩個(gè)描述正確的句子（AC ）。 A 浮點(diǎn)運(yùn)算器可用兩個(gè)松散連接的定點(diǎn)運(yùn)算部件一階碼和尾數(shù)部件來實(shí)現(xiàn)。 B 階碼部件可實(shí)現(xiàn)加，減，乘，除四種運(yùn)算。 C 階碼部件只進(jìn)行階碼相加，相減和比較操作。 D 尾數(shù)部件只進(jìn)行乘法和除法運(yùn)算。 3 存儲(chǔ)單元是指（B ）。 A 存放1個(gè)二進(jìn)制信息位的存儲(chǔ)元 B 存放1個(gè)機(jī)器字的所有存儲(chǔ)元集合 C 存放1個(gè)字節(jié)的所有存儲(chǔ)元集合 D 存放2個(gè)字節(jié)的所有存儲(chǔ)元集合 4 某機(jī)字長(zhǎng)32位，存儲(chǔ)容量1MB，若按字編址，它的尋址范圍是（D ）。 A 01M B 0512KB C 056K D 0256KB 5 用于對(duì)某個(gè)寄存器中操作數(shù)的尋址方式為

25、（C ）。 A 直接 B 間接 C 寄存器直接 D 寄存器間接 6 程序控制類的指令功能是（D ）。A 進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算B 進(jìn)行主存與CPU之間的數(shù)據(jù)傳送C 進(jìn)行CPU和I/O設(shè)備之間的數(shù)據(jù)傳送 D 改變程序執(zhí)行的順序 7 指令周期是指（C ）。A CPU從主存取出一條指令的時(shí)間B CPU執(zhí)行一條指令的時(shí)間C CPU從主存取出一條指令加上執(zhí)行一條指令的時(shí)間 D 時(shí)鐘周期時(shí)間 8 描述當(dāng)代流行總線結(jié)構(gòu)中基本概念不正確的句子是（ AC ）。A 當(dāng)代流行的總線不是標(biāo)準(zhǔn)總線B 當(dāng)代總線結(jié)構(gòu)中，CPU和它私有的cache一起作為一個(gè)模塊與總線相連 C 系統(tǒng)中允許有一個(gè)這樣的CPU模塊 9 CRT的顏色為256色，則刷新存儲(chǔ)器每個(gè)單元的字長(zhǎng)是（C ）。 A 256位 B 16位 C 8位 D 7位 10 發(fā)生中斷請(qǐng)求的條件是（A ）。A 一條指令執(zhí)行結(jié)束B 一次I/O操作結(jié)束C 機(jī)器內(nèi)部發(fā)生故障 D 一次DMA操作結(jié)束 11 中斷向量地址是（B ）。A 子程序入口地址B 中斷服務(wù)程序入口地址C 中斷服務(wù)程序入口地址指示器 D 例行程序入口地址 12 IEEE1394所以能實(shí)現(xiàn)數(shù)據(jù)傳送的實(shí)時(shí)性，是因?yàn)椋ˋ