3組合邏輯電路習題解答

1、1組合邏輯電路任何時刻的輸出信號，與該時刻的輸入信號有關，與以前的輸入信號無關。2在組合邏輯電路中，當輸入信號改變狀態(tài)時，輸出端可能出現(xiàn)瞬間干擾窄脈沖的現(xiàn)象稱為競爭冒險。38線3線優(yōu)先編碼器74LS148的優(yōu)先編碼順序是、，輸出為。輸入輸出均為低電平有效。當輸入為11010101時，輸出為010。43線8線譯碼器74HC138處于譯碼狀態(tài)時，當輸入A2A1A0=001時，輸出=11111101。5實現(xiàn)將公共數(shù)據上的數(shù)字信號按要求分配到不同電路中去的電路叫數(shù)據分配器。6根據需要選擇一路信號送到公共數(shù)據線上的電路叫數(shù)據選擇器。7一位數(shù)值比較器，輸入信號為兩個要比較的一位二進制數(shù)，用A、B表示，輸出

2、信號為比較結果：Y(AB)、Y(AB)和Y(AB)，則Y(AB)的邏輯表達式為。8能完成兩個一位二進制數(shù)相加，并考慮到低位進位的器件稱為 全加器 。9多位加法器采用超前進位的目的是簡化電路結構×。（，×）10組合邏輯電路中的冒險是由于引起的。A電路未達到最簡 B電路有多個輸出C電路中的時延 D邏輯門類型不同11用取樣法消除兩級與非門電路中可能出現(xiàn)的冒險，以下說法哪一種是正確并優(yōu)先考慮的？A在輸出級加正取樣脈沖 B在輸入級加正取樣脈沖C在輸出級加負取樣脈沖 D在輸入級加負取樣脈沖12當二輸入與非門輸入為變化時，輸出可能有競爭冒險。A0110 B0010 C1011 D1101

3、13譯碼器74HC138的使能端取值為時，處于允許譯碼狀態(tài)。A011 B100C101 D01014數(shù)據分配器和有著相同的基本電路結構形式。A加法器B編碼器C數(shù)據選擇器D譯碼器15在二進制譯碼器中，若輸入有4位代碼，則輸出有個信號。A2 B4 C8 D1616比較兩位二進制數(shù)A=A1A0和B=B1B0，當AB時輸出F=1，則F表達式是。 ABCD17集成4位數(shù)值比較器74LS85級聯(lián)輸入IAB、IA=B、IAB分別接001，當輸入二個相等的4位數(shù)據時，輸出FAB、FA=B、FAB分別為。A010 B001 C100 D01118實現(xiàn)兩個四位二進制數(shù)相乘的組合電路，應有個輸出函數(shù)。A 8 B9

4、C10 D11 19設計一個四位二進制碼的奇偶位發(fā)生器（假定采用偶檢驗碼），需要個異或門。A2 B3 C4 D520在圖T3.20中，能實現(xiàn)函數(shù)的電路為。（a） （b） （c）A電路（a）B電路（b） C電路（c） D都不是習題1分析圖P3.1所示組合邏輯電路的功能，要求寫出與-或邏輯表達式，列出其真值表，并說明電路的邏輯功能。圖P3.1解：CO=AB+BC+AC真值表ABCSCOABCSCO0000010010001101010101010110010110111111電路功能：一位全加器，A、B為兩個加數(shù)，C為來自低位的進位，S是相加的和，CO是進位。2已知邏輯電路如圖P3.2所示，試分析

5、其邏輯功能。圖P3.2解：（1）邏輯表達式，（2）真值表ABCFABCF00001001001110110101110101111110（3）功能從真值表看出，ABC=000或ABC=111時，F(xiàn)=0，而A、B、C取值不完全相同時，F(xiàn)=1。故這種電路稱為“不一致”電路。6試設計一個全減器組合邏輯電路。全減器是可以計算三個數(shù)X、Y、BI的差，即D=X-Y-CI。當XY+BI時，借位輸出BO置位。解：設被減數(shù)為X，減數(shù)為Y，從低位來的借位為BI，則1位全減器的真值表如圖(a)所示，其中D為全減差，BO為向高位發(fā)出的借位輸出。（1）真值表XYBIDBOXYBIDBO00000100100011110

6、10001011110000110111111由卡諾圖得電路圖7設計組合邏輯電路，將4位無符號二進制數(shù)轉換成格雷碼。解：（1）列出4位二進制碼4位格雷碼的轉換真值表，如表所示。輸 入輸 出輸 入輸 出B3B2B1B0G3G2G1G0B3B2B1B0G3G2G1G000000000100011000001000110011101001000111010111100110010101111100100011011001010010101111101101101100101111010010111010011111000（2）根據真值表分別畫出輸出變量G3，G2，G1，G0的卡諾圖，如圖4.1.2-

7、12所示?；喓?，得，（3）由邏輯表達式得電路實現(xiàn)，如圖所示。11試用卡諾圖法判斷邏輯函數(shù)式Y（A，B，C，D）=m（0，1，4，5，12，13，14，15）是否存在邏輯險象，若有，則采用增加冗余項的方法消除，并用與非門構成相應的電路。解：卡諾圖如圖（a）所示。最簡邏輯函數(shù)式為：此函數(shù)存在邏輯險象。只要如圖所示增加冗余項即可，邏輯式變?yōu)椋河门c非門構成的相應電路如圖 (b)所示。（a） （b）12已知，求Y的無競爭冒險的最簡與-或式。解：卡諾圖如圖所示：上式中為冗余項，以消除競爭冒險。13某一組合電路如圖P3.13所示，輸入變量（A，B，D）的取值不可能發(fā)生（0，1，0）的輸入組合。分析它的競爭

8、冒險現(xiàn)象，如存在，則用最簡單的電路改動來消除之。圖P3.13解：解法1：從邏輯圖得到以下表達式：根據表達式得到卡諾圖：但由于從卡諾圖可見，包圍圈有兩處相切，因此存在競爭冒險現(xiàn)象?？梢酝ㄟ^相切點位置增加一個乘積項，得進一步分析，當ACD=000時，由于輸入變量（A，B，D）的取值不可能發(fā)生（0，1，0）的輸入組合，因此，當ACD=000時，B必然為0，不會產生競爭冒險。因此，這一項不需要增加，只需要增加。電路圖為：解法二：如果邏輯表達式在某種取值下，出現(xiàn)、，就有可能出現(xiàn)競爭冒險。根據邏輯表達式，和不會出現(xiàn)。當A=C=D=0，出現(xiàn)，但由于輸入變量（A，B，D）的取值不可能發(fā)生（0，1，0）的輸入組

9、合，因此，當ACD=000時，B必然為0，因此也不會產生競爭冒險。只有當A=B=1，D=0，出現(xiàn)，存在競爭冒險問題，加冗余項可消除競爭冒險。14電路如圖4所示，圖中均為2線4線譯碼器。（1）欲分別使譯碼器處于工作狀態(tài)，對應的C、D應輸入何種狀態(tài)（填表）；（2）試分析當譯碼器工作時，請對應A、B的狀態(tài)寫出的狀態(tài)（填表）；（3）說明圖4的邏輯功能。表P3.14-1 表P3.14-2處于工作狀態(tài)的譯碼器C、D應輸入的狀態(tài)ABCD00011011圖P3.14解：處于工作狀態(tài)的譯碼器C、D應輸入的狀態(tài)ABCD00000111010110111010110111111110邏輯功能：由74LS139構成的

10、4線16線譯碼器15圖5所示電路是由3線-8線譯碼器74HC138及門電路構成的地址譯碼電路。試列出此譯碼電路每個輸出對應的地址，要求輸入地址A7A6A5A4A3A2A1A0用十六進制表示。圖P3.15解：由圖可見，74HC138的功能擴展輸入端必須滿足E11、才能正常譯碼，因此E1A31；，即A41，A51；，即A60，A70。所以，該地址譯碼器的譯碼地址范圍為A7A6A5A4A3A2A1A000111A2A1A00011100000111111，用十六進制表示即為38H3FH。輸入、輸出真值表如表1所示。表1 地址譯碼器的真值表地址輸入譯碼輸出A7A6A5A4A3A2A1A038H0111

11、111139H101111113AH110111113BH111011113CH111101113DH111110113EH111111013FH1111111016寫出圖6所示電路的邏輯函數(shù)，并化簡為最簡與-或表達式。圖6解：由圖（a）寫出邏輯函數(shù)并化簡，得17試用一片3線-8線譯碼器74HC138和最少的門電路設計一個奇偶校驗器，要求當輸入變量ABCD中有偶數(shù)個1時輸出為1，否則為0。（ABCD為0000時視作偶數(shù)個1）。解：連接圖18用一個8線-3線優(yōu)先編碼器74HC148和一個3線-8線譯碼器74HC138實現(xiàn)3位格雷碼3位二進制的轉換。解：根據下表可得到連線圖：G2G1G0B2B1B

12、000000000100101101001001111010011110110111010011119根據圖P3.19所示4選1數(shù)據選擇器，寫出輸出Z的最簡與-或表達式。解：20由4選1數(shù)據選擇器和門電路構成的組合邏輯電路如圖P3.20所示，試寫出輸出E的最簡邏輯函數(shù)表達式。解：圖P3.19圖P3.2021由4選1數(shù)據選擇器構成的組合邏輯電路如圖P3.21所示，請畫出在輸入信號作用下，L的輸出波形。圖P3.21解：4選1數(shù)據選擇器的邏輯表達式為：將A1=A，A0=B，D0=1，D1=C，D3=C代入得根據表達式可畫出波形圖：22已知用8選1數(shù)據選擇器74LS151構成的邏輯電路如圖P3.22所

13、示，請寫出輸出L的邏輯函數(shù)表達式，并將它化成最簡與-或表達式。圖P3.22解：（1）寫出邏輯函數(shù)表達式：（2）用卡諾圖化簡23用一個8選1數(shù)據選擇器74LS151和非門實現(xiàn)：解：24圖P3.24所示是用二個4選1數(shù)據選擇器組成的邏輯電路，試寫出輸出Z與輸入M、N、P、Q之間的邏輯函數(shù)式。圖P3.24解；25用二個4選1數(shù)據選擇器實現(xiàn)函數(shù)L，允許使用反相器。解：電路圖26一個組合邏輯電路有兩個控制信號C1和C2，要求： （1）C2C1=00時，（2）C2C1=01時，（3）C2C1=10時，（4）C2C1=11時，試設計符合上述要求的邏輯電路（器件不限）解：方法一：真值表卡諾圖化簡邏輯圖真值表C

14、2C1ABFC2C1ABF00000100010001110010001011010000110101100100111000010111101001101111000111011111卡諾圖化簡邏輯圖方法二：利用數(shù)據選擇器和少量門電路實現(xiàn)27試用4選1數(shù)據選擇器74LS153（1/2）和最少量的與非門實現(xiàn)邏輯函數(shù)。解：令A1=C，A0=D，D2=1，D3=0連線圖：28P（P2P1P0）和Q（Q2Q1Q0）為兩個三位無符號二進制數(shù)，試用一個74LS138和一個74LS151和盡可能少的門電路設計如下組合電路：當P=Q時輸出F=1，否則F=0。解：29試用8選1數(shù)據選擇器74LS151實現(xiàn)邏輯

15、函數(shù)L=AB+AC。解：30用8選1數(shù)據選擇器74LS151設計一個組合電路。該電路有3個輸入A、B、C和一個工作模式控制變量M，當M=0時，電路實現(xiàn)“意見一致”功能（A，B，C狀態(tài)一致時輸出為1，否則輸出為0），而M=1時，電路實現(xiàn)“多數(shù)表決”功能，即輸出與A，B，C中多數(shù)的狀態(tài)一致。解：MABCFMABCF00000000000011110011001101010101100000011111111100001111001100110101010100010111電路圖31已知8選1數(shù)據選擇器74LS151芯片的選擇輸入端A2的引腳折斷，無法輸入信號，但芯片內部功能完好。試問如何利用它來實

16、現(xiàn)函數(shù)F(A,B,C)m(1,2,4,7)。要求寫出實現(xiàn)過程，畫出邏輯圖。解：對于LSTTL集成芯片，某個輸入引腳折斷后該腳懸空，相當于輸入高電平1。74LS151的高位地址端A2折斷后，輸出不再響應D0，D1，D2，D3輸入，8選1數(shù)據選擇器只相當于一個4選1，此時地址輸入為A1A0，數(shù)據輸入為D4，D5，D6，D7，輸出Y等于與函數(shù)F相比較不難看出，只要令AB為地址，則D4C，D5，D6，D7C。邏輯圖如圖所示。圖A4.-5 題11的電路實現(xiàn)32用三片四位數(shù)值比較器74LS85實現(xiàn)兩個12位二進制數(shù)比較。解：33用一片4位數(shù)值比較器74HC85和適量的門電路實現(xiàn)兩個5位數(shù)值的比較。解：高4

17、位加到比較器數(shù)值輸入端，最低位產生級聯(lián)輸入。W0V0I(AB)I(AB)I(A=B)0 00010 10 101 01001 1001，I（A=B）=W0V034用兩個四位加法器74283和適量門電路設計三個4位二進制數(shù)相加電路。解：三個4位二進制數(shù)相加，其和應為6位?；倦娐啡鐖D所示。兩個加法器產生的進位通過一定的邏輯生成和的高兩位。CO1CO2S5S40000010110011110， 35A、B為4位無符號二進制數(shù)（B0），用一個74LS283、非門和一個其它類型門電路實現(xiàn)：當A=（B-1）模16時，輸出Y=1，否則為0。解：（B-1）模16即為B-1A=B-1時Y=1，否則Y=0，即B

18、-1-A=B+1-1=B+為0時，Y=1。36A、B為四位二進制數(shù)，試用一片74283實現(xiàn)Y=4A+B。解：Y=4A+B=A3A2A1A000+B3B2B1B037用一片74283和盡量少的門電路設計余3碼到2421碼的轉換。解：余3碼到2421碼的轉換的真值表為：A3A2A1A0B3B2B1B000110000010000010101001001100011011101001000101110011100101011011011111011001111從真值表中可以看到，當A3=0時，B=A-3，當A3=1時，B=A+338設計一個一位8421BCD碼乘以5的電路，要求輸出也為8421BCD碼。要求：（1）用4線/16線譯碼器及門電路實現(xiàn) ；（2）只用四位全加器74LS283實現(xiàn)；（3）不用任何器件實現(xiàn)。解：根據題意列出真值表A3A2A1A0B7B6B5B4B3B2B1B0000000000000000100000101001000010000001100010101010000100000010100100101011000110000011100110101100001000000100101000101（1）從真值表可