數(shù)字電子電路技術(shù)期末復(fù)習(xí)重點(diǎn)整理

1、數(shù)字電子技術(shù)期末考試題型分布：一、 選擇題：15分（每題1分，共15分）其中有一道多選題在JK觸發(fā)器中，當(dāng)Q=0，Q*=1的時(shí)候，下列J和K的狀態(tài)符合的是（A、B）A. J=1，K=0 B. J=1,K=1二、填空題：23分（每空1分，共23分）三、判斷題：5分（每題1分，共5分）四、計(jì)算大題：57分（8個(gè)大題）1.公式法化簡（1題，共5分，考課后作業(yè)題）2.卡諾圖化簡（1題，共5分，考課后作業(yè)題）3.組合邏輯電路（分析）（1題，共12分，考課后作業(yè)題）4.觸發(fā)器 P254 題5.18 考里面的兩個(gè)波形圖 （10分，每個(gè)圖5分）5和6. 考第六章（時(shí)序邏輯）的課后習(xí)題或者書上例題 （17分，一

2、道7分，一道10分）7和8. 考第七章（存儲(chǔ)器）的課后習(xí)題或者書上例題 （8分，每道4分）具體書上每章的題型和分值分布：第一章和第二章（17分）：選擇題：4分、填空題：2分、判斷題：1分、計(jì)算大題：10分。 第三章（5分）：選擇題：1分、填空題：2分、判斷題：2分。填空題在P67 什么叫正邏輯？什么叫負(fù)邏輯？正邏輯：以高電平表示邏輯1，低電平表示邏輯0；負(fù)邏輯：以高電平表示邏輯0，低電平表示邏輯1。第四章（24分）：選擇題：4分、填空題：6分、判斷題：2分、計(jì)算大題：12分。第五章（17分）：選擇題：3分、填空題：4分、計(jì)算大題：10分。第六章（24分）：選擇題：3分、填空題：4分、計(jì)算大題：

3、17分。第七章（13分）：填空題：5分、計(jì)算大題：8分。選擇填空判斷（老師上課說的）整理版：1、 選擇三變量的最小項(xiàng)。最小項(xiàng)：ABC ABC ABC ABC ABC ABC ABC ABC最大項(xiàng)：A+B+C A+B+C A+B+C A+B+C A+B+C A+B+C A+B+C A+B+C2、 全體最小項(xiàng)之和為1，兩個(gè)最小項(xiàng)的乘積為0。P363、 與非門電路，輸入全為1時(shí)，輸出為0。4、 一位16進(jìn)制可用四位二進(jìn)制數(shù)表示。50位狀態(tài)需要6個(gè)二進(jìn)制碼。 2的6次方=64。5、 8421的權(quán)是2³2²2¹2º。 P136、 一位十進(jìn)制數(shù)用8421 BCD碼

4、表示 17是（0001 0111）BCD。 P13 8421 BCD碼是用四位二進(jìn)制數(shù)表示一位十進(jìn)制數(shù)。7、 格雷碼（循環(huán)碼）不是有權(quán)碼（恒權(quán)碼），是變權(quán)碼。8421、2421、5211是恒權(quán)碼。 余3碼不是恒權(quán)碼，是變權(quán)碼。8、 十進(jìn)制數(shù)的3用余3循環(huán)碼表示為0110。 P13 余3碼=正常數(shù)+3。9、 8選1的數(shù)據(jù)選擇器，數(shù)據(jù)輸入端（D）有8個(gè)，地址輸入端（A）有3個(gè)。 4選1的數(shù)據(jù)選擇器，數(shù)據(jù)輸入端（D）有4個(gè)，地址輸入端（A）有2個(gè)。16選1的數(shù)據(jù)選擇器有4個(gè)輸入欄。 P18810、 全加器的輸入端有3個(gè)輸入端（考慮來自低位的進(jìn)位、被加數(shù)、加數(shù)）， 2個(gè)輸出端。半加器的有2個(gè)輸入端（不

5、用考慮高、低位的進(jìn)位，只需要考慮被加數(shù)和加數(shù)），2個(gè)輸出端。10、組合邏輯電路：編碼器和譯碼器是互逆的關(guān)系。編碼器：為了區(qū)分一系列不同的事物，將其中的每個(gè)事物用一個(gè)二值代碼表示。將輸入的每一個(gè)高、低電平信號(hào)編成一個(gè)對應(yīng)的二進(jìn)制代碼。普通編碼器：任何時(shí)刻只允許輸入一個(gè)編碼信號(hào)，否則輸出將發(fā)生混亂。優(yōu)先編碼器：允許同時(shí)輸入兩個(gè)以上的編碼信號(hào)，當(dāng)幾個(gè)輸入信號(hào)同時(shí)出現(xiàn)，只對優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。譯碼器：將每個(gè)輸入的二進(jìn)制代碼譯成對應(yīng)的輸出高、低電平信號(hào)或另外一個(gè)代碼。數(shù)據(jù)選擇器：在數(shù)字信號(hào)傳輸過程中，有時(shí)需要從一組輸入數(shù)據(jù)中選出某一個(gè)來，這時(shí)就需要用到數(shù)據(jù)選擇器或多路開關(guān)。加法器：兩個(gè)二進(jìn)制數(shù)之間

6、的算術(shù)運(yùn)算無論是加、減、乘、除，目前在數(shù)字計(jì)算機(jī)中都是化作若干步加法運(yùn)算進(jìn)行的。因此，加法器是構(gòu)成算術(shù)運(yùn)算器的基本單元。半加器：不考慮來自低位的進(jìn)位，將兩個(gè)1位二進(jìn)制數(shù)相加。全加器：將兩個(gè)多二進(jìn)制數(shù)相加時(shí)，除了最低位外，每一位都應(yīng)考慮來自低位的進(jìn)位，即將兩個(gè)對應(yīng)位的加數(shù)和來自低位的進(jìn)位3個(gè)數(shù)相加。數(shù)值比較器：比較兩個(gè)數(shù)值的大小。數(shù)值分配器（多路數(shù)值分配）：路連接到輸出端。數(shù)據(jù)選擇器和數(shù)據(jù)分配器功能相反。11、時(shí)序邏輯電路：寄存器：用于寄存一組二值代碼。 一個(gè)觸發(fā)器能存儲(chǔ)1位二值代碼，存儲(chǔ)n位二值代碼需要n個(gè)觸發(fā)器。 移位寄存器：除了具有存儲(chǔ)代碼的功能外，還具有移位功能。移位功能：指寄存器里存儲(chǔ)

7、的代碼能在移位脈沖的作用下依次左移或右移。用D觸發(fā)器構(gòu)成的移位寄存器，移位寄存器即移位計(jì)數(shù)器。計(jì)數(shù)器：不僅用于對時(shí)鐘脈沖計(jì)數(shù)，還可以用于分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖和脈沖序列以及進(jìn)行數(shù)字運(yùn)算等。同步置零計(jì)數(shù)器（74LS162、74LS163）：RD出現(xiàn)低電平后，要等下一個(gè)CLK信號(hào)到達(dá)時(shí)才能將觸發(fā)器置零。異步置零計(jì)數(shù)器（74161、74160）：只要RD出現(xiàn)低電平，觸發(fā)器立即被置零，不受CLK的控制。12、分辨組合邏輯電路和時(shí)序邏輯電路？組合邏輯電路：任意時(shí)刻的輸出僅僅取決于該時(shí)刻的輸入，與電路原來的狀態(tài)無關(guān)，電路不能包含存儲(chǔ)單元。常用的組合邏輯電路：編碼器、譯碼器、數(shù)據(jù)選擇器、加法器、數(shù)值比較器

8、。時(shí)序邏輯電路：任一時(shí)刻的輸出信號(hào)不僅取決于當(dāng)時(shí)的輸入信號(hào)，還取決于電路原來的狀態(tài)，具有記憶功能。時(shí)序邏輯電路：組合邏輯電路+儲(chǔ)存電路常用的時(shí)序邏輯電路：寄存器、移位寄存器、計(jì)數(shù)器、順序脈沖發(fā)生器、序列信號(hào)發(fā)生器。13、觸發(fā)器：能夠存儲(chǔ)1位二值信號(hào)的基本單元電路。 觸發(fā)器不是邏輯電路。觸發(fā)器的兩個(gè)基本特點(diǎn)： 具有兩個(gè)自行保持的穩(wěn)定狀態(tài)，用來表示邏輯狀態(tài)的0和1。 在觸發(fā)信號(hào)的操作下，根據(jù)不同的輸入信號(hào)可以置成1或0狀態(tài)。在SR鎖存器的特性表中，Q指的是觸發(fā)器的狀態(tài)。Q和Q稱為輸出端，并且定義Q=1，Q=0為鎖存器的1狀態(tài)；Q和Q稱為輸出端，并且定義Q=0，Q=1為鎖存器的0狀態(tài)。JK觸發(fā)器的功

9、能：保持、置0、置1、翻轉(zhuǎn)。T觸發(fā)器的功能：保持、翻轉(zhuǎn)。D觸發(fā)器的功能：置0、置1。14、正與門相當(dāng)于負(fù)或門。15、數(shù)據(jù)選擇器輸出的方程，兩位地址輸入A0和A1四選一數(shù)據(jù)選擇器Y1=D0(A1A0)+D1(A1A0)+D2(A1A0)+D3(A1+A0)*S當(dāng)S=1時(shí)，數(shù)據(jù)選擇器工作，S=0時(shí)，數(shù)據(jù)選擇器被禁止工作，輸出被鎖為低電平。16、根據(jù)特性方程，判斷觸發(fā)器的類型：Q*=X - D觸發(fā)器Q*=XQ+XQ - T觸發(fā)器Q*=JQ+KQ - JK觸發(fā)器J和K連在一起，構(gòu)成T觸發(fā)器。T 觸發(fā)器：當(dāng)T為1時(shí)，翻轉(zhuǎn)；當(dāng)T為0時(shí)，保持。17、構(gòu)成4位寄存器，需要4個(gè)觸發(fā)器。移位寄存器可以串并行轉(zhuǎn)換：

10、串行輸入并行輸出。計(jì)數(shù)器不可用串并行轉(zhuǎn)換。N個(gè)觸發(fā)器可構(gòu)成N位二值代碼。清零后，4位移位寄存器串行輸入，需要4個(gè)脈沖。 8位移位寄存器串行輸入，需要8個(gè)脈沖。觸發(fā)器有2個(gè)穩(wěn)定狀態(tài)，1和0。存儲(chǔ)8位二值信號(hào)，需要8個(gè)觸發(fā)器。18、MOS 和 TTL 邏輯功能完全相同。 （或非） （或非）表決邏輯電路（與非門）：4個(gè)輸入，1個(gè)懸空懸空的輸入為邏輯1。19、進(jìn)制的轉(zhuǎn)換：二進(jìn)制、八進(jìn)制、十進(jìn)制相互間的轉(zhuǎn)換。 20、邏輯代數(shù)的基本定理：代入定理、反演定理、對偶定理。邏輯函數(shù)的表示方法：邏輯真值表、邏輯函數(shù)式、邏輯圖、波形圖、卡諾圖。21、公式：0*A=0 1=0 0=1 A*A=A A*A=0 1+A=1 0+A=A A+A=A A+A=122、半導(dǎo)體存儲(chǔ)器：是一種能存儲(chǔ)大量二值信息（二值數(shù)據(jù)）的半導(dǎo)體器件。半導(dǎo)體存儲(chǔ)器分為：只讀存儲(chǔ)器（ROM）和隨機(jī)存儲(chǔ)器（RAM）。衡量存儲(chǔ)器性能的重要指標(biāo)：存儲(chǔ)量和存取速度。計(jì)算大題的整理版：Ø 1.公式法化簡（1題，共5分，考課后作業(yè)題）解：解：解：解：Ø 2.卡諾圖化簡（1題，共5分，考課后作業(yè)題）解：解：Ø 3.組合邏輯電路（分析）（1題，共12分，考課后作業(yè)題）分析步驟： 從給定的邏輯電路的輸入到輸出逐級(jí)寫出邏輯函數(shù)式，最后得出表示輸出到輸入的邏輯函數(shù)式； 用公式化簡法或卡諾圖化簡法對函數(shù)式進(jìn)行化簡； 將邏輯函