實驗十四、移位寄存器

1、實驗十四、移位寄存器一、實驗?zāi)康?掌握中規(guī)模4位雙向移位寄存器邏輯功能及使用方法。2熟悉移位寄存器的應(yīng)用實現(xiàn)數(shù)據(jù)的串行、并行轉(zhuǎn)換和構(gòu)成環(huán)形計數(shù)器。二、預(yù)習要求1復(fù)習有關(guān)寄存器及串行、并行轉(zhuǎn)換器有關(guān)內(nèi)容。2查閱CC40194、CC4011及CC4068邏輯線路。熟悉其邏輯功能及引腳排列。三、實驗原理與參考電路1移位寄存器是一個具有移位功能的寄存器，是指寄存器中所存的代碼能夠在移位脈沖的作用下依次左移或右移。既能左移又能右移的稱為雙向移位寄存器，只需要改變左、右移的控制信號便可實現(xiàn)雙向移位要求。根據(jù)移位寄存器存取信息的方式不同分為：串入串出、串入并出、并入串出、并入并出四種形式。本實驗選用的4位雙

2、向通用移位寄存器，型號為CC40194或74LS194，兩者功能相同，可互換使用，其邏輯符號及引腳排列如圖17-1所示。圖 17-1 CC40194的邏輯符號及引腳功能其中D0、D1、D2、D3為并行輸入端；Q0、Q1、Q2、Q3為并行輸出端；SR為右移串行輸入端，SL為左移串行輸入端；S1、S0為操作模式控制端；R為直接無條件清零端；CP為時鐘脈沖輸入端。CC40194有5種不同操作模式：即并行送數(shù)寄存，右移（方向由Q0Q3），左移（方向由 Q3 Q0），保持及清零。S1、S0和R端的控制作用如表17-1表17-1功能輸 入輸 出CPS1S0SRSLD0D1D2D3Q0Q1Q2Q3清除

3、15;0××××××××0000送數(shù)111××abCdabcd右移101DSR×××××DSRQ0Q1Q2左移110×DSL××××Q1Q2Q3DSL保持100××××××保持1××××××××表 17-2CPQ0Q1Q2Q301000101002001030

4、0012移位寄存器移位寄存器應(yīng)用很廣，可構(gòu)成移位寄存器型計數(shù)器；順序脈沖發(fā)生器；串行累加器。可以作為數(shù)據(jù)轉(zhuǎn)換，即把串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)，或把并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)等。本實驗研究移位寄存器用作環(huán)形計數(shù)器和數(shù)據(jù)的串、并轉(zhuǎn)換。（1）環(huán)形計數(shù)器把移位寄存器的輸出反饋到它的串行輸入端，就可以作為循環(huán)移位，如圖17-2示，把輸出端Q3和右移串行輸入端SR相連接，設(shè)初始狀態(tài)Q0Q1Q2Q3=1000，則在時鐘脈沖作用下Q0Q1Q2Q3將依次變?yōu)?100001000011000如圖17-2所示，可見它是一個具有四個有效狀態(tài)的計數(shù)器，這種類型的計數(shù)器通常稱為環(huán)形計數(shù)器。圖17-2電路可以由各個輸出端輸出在時間

5、上有先后順序的脈沖，因此也可作為順序脈沖發(fā)生器。如果將輸出Q0與左移串行輸入端SL相連接，即可實現(xiàn)左移循環(huán)位移。（2）實現(xiàn)數(shù)據(jù)串、并轉(zhuǎn)換串行/并行轉(zhuǎn)換器行/并行轉(zhuǎn)換是指串行輸入的數(shù)碼，經(jīng)轉(zhuǎn)換電路之后變換成并行輸出。圖17-3是用兩片CC40194(74LS194)四位雙向移位寄存器組成的七位串/并行數(shù)據(jù)轉(zhuǎn)變電路。圖17-3 七位串行/并行轉(zhuǎn)換器路中S0端接高電平S1受Q7控制，兩片寄存器連接成串行輸入右移工作模式。Q7是轉(zhuǎn)換結(jié)束標志。當Q7=1時，S1為0，實際成為S1S0=01的串入右移工作方式，當Q7=0時，S1=1，有S1S0=10，則串行送數(shù)結(jié)束，標志著串行輸入的數(shù)據(jù)已經(jīng)轉(zhuǎn)換成并行輸出

6、了。串行/并行轉(zhuǎn)換的具體過程如下：轉(zhuǎn)換前，R端加低電平，使1、2兩片寄存器的內(nèi)容清零，此時S1S0=11，寄存器執(zhí)行并行輸入工作方式。當?shù)谝粋€CP脈沖到來后，寄存器的輸出狀態(tài)Q0Q7為01111111，與此同時S1S0變?yōu)?1，轉(zhuǎn)換電路變?yōu)閳?zhí)行串入右移工作方式，串行輸入數(shù)據(jù)由1片的SR端加入。隨著CP脈沖的依次加入，輸出狀況的變化可列成表17-3。表17-3可見，右移操作七次后，Q7變?yōu)?，S1S0又變?yōu)?1，說明串行輸入結(jié)束。這時，串行輸入的數(shù)碼已經(jīng)轉(zhuǎn)換成了并行輸出了。再來一個CP脈沖時，電路又重新執(zhí)行一次并行輸入，為第二組串行數(shù)碼轉(zhuǎn)換做好了準備。并行/串行轉(zhuǎn)換器表17-3CPQ0 Q1 Q

7、2 Q3 Q4 Q5 Q6 Q7說明00 0 0 0 0 0 0 0清零10 1 1 1 1 1 1 1送數(shù)2345678D0 0 1 1 1 1 1 1D1 D0 0 1 1 1 1 1D2 D1 D0 0 1 1 1 1D3 D2 D1 D0 0 1 1 1D4 D3 D2 D1 D0 0 1 1D5 D4 D3 D2 D1 D0 0 1D6 D5 D4 D3 D2 D1 D0 0右移操作七次90 1 1 1 1 1 1 1送數(shù)并行/串行轉(zhuǎn)換器是指并行輸入的數(shù)碼經(jīng)轉(zhuǎn)換電路之后，換成串行輸出。圖17-4用兩片CC40194(74LS194)組成的七位并行/串行轉(zhuǎn)換電路，它比圖17-3多了兩只

8、與非門G1和G2，電路工作方式同樣為右移。圖17-4 七位并行/串行轉(zhuǎn)換器寄存器清“0”后，加一個轉(zhuǎn)換啟動信號（負脈沖或低電平）。此時，由于方式控制S1S0為11，轉(zhuǎn)換電路執(zhí)行并行輸入操作。當?shù)谝粋€CP脈沖到來之后，Q0Q1Q2Q3Q4Q5Q6Q7的狀態(tài)為0D1D2D3D4D5D6D7，并行輸入數(shù)碼存入寄存器。從而使得G1輸出為1，G2輸出為0，結(jié)果，S1S2變?yōu)?1，轉(zhuǎn)換電路隨著CP脈沖的加入，開始執(zhí)行右移串行輸出，隨著CP脈沖的依次加入，輸出狀態(tài)依次右移，待右移操作七次后，Q0Q6的狀態(tài)都為高電平1，與非們G1輸出為低電平，G2門輸出為高電平，S1S2又變?yōu)?1，表示并/串行轉(zhuǎn)換結(jié)束，且為

9、第二次并行輸入創(chuàng)造了條件。轉(zhuǎn)換過程如表 17-4所示。表17-4CPQ0 Q1 Q2 Q3 Q4 Q5 Q6 Q7串行輸出01234567890 0 0 0 0 0 0 00 D1 D2 D3 D4 D5 D6 D71 0 D1 D2 D3 D4 D5 D61 1 0 D1 D2 D3 D4 D51 1 1 0 D1 D2 D3 D41 1 1 1 0 D1 D2 D31 1 1 1 1 0 D1 D21 1 1 1 1 1 0 D11 1 1 1 1 1 1 00 D1 D2 D3 D4 D5 D6 D7D7D6 D7D5 D6 D7D4 D5 D6 D7D3 D4 D5 D6 D7D2 D

10、3 D4 D5 D6 D7D1 D2 D3 D4 D5 D6 D7中規(guī)模集成移位寄存器，其位數(shù)往往以4位居多，當需要的位數(shù)多于4位時，可把幾片移位寄存器用級連的方法來擴展位數(shù)。四、實驗內(nèi)容1、測試CC40194(74LS194)的邏輯功能按圖17-5接線，R、S1、S0、SL、SR、D0、D1、D2、D3分別接至邏輯開關(guān)的輸出插口：Q0、Q1、Q2、Q3接至邏輯電平顯示輸入插口。CP端接單次脈沖源。按表17-5所規(guī)定的輸入狀態(tài)，逐項進行測試。表17-5清除模式時鐘串行輸入輸出功能總結(jié)S1S0CPSLSRD0 D1 D2 D3Q0 Q1 Q2 Q30××××

11、;×× × × ×111××a b c d101×0× × × ×101×1× × × ×101×0× × × ×101×0× × × ×1101×× × × ×1101×× × × ×1101×× ×

12、; × ×1101×× × × ×100××× × × ×（1）清除：令R=0，其他輸入均為任意態(tài)，這時寄存器輸出Q0、Q1、Q2、Q3應(yīng)均為0。清除后，置R=1。（2）送數(shù)：令R=S1=S0，送入任意4位二進制數(shù)，如D0D1D2D3=abcd，加CP脈沖，觀察CP=0、CP由01、CP由10三種情況下寄存器輸出狀態(tài)的變化，觀察寄存器輸出狀況變化是否發(fā)生在CP脈沖的上升沿。圖 17-5 CC40194邏輯功能測試（3）右移：請零后，令R=1，S1=0，S0=1由右移

13、輸入端SR送入二進制數(shù)碼如0100，由CP端連續(xù)加4個脈沖，觀察輸出情況，記錄之。（4）左移：先清零或預(yù)置，再令R=1，S1=1，S0=0，由左移輸入端SL送入二進制數(shù)碼如1111，連續(xù)加四個CP脈沖，觀察輸出端情況，記錄之。（5）保持：寄存器預(yù)置任意4位二進制數(shù)碼abcd，令R=1，S1=S0=0加CP脈沖，觀察寄存器輸出狀態(tài)，記錄制。2、環(huán)形計數(shù)器自擬實驗線路用并行送數(shù)法預(yù)置寄存器為某二進制數(shù)碼（如0100），然后進行右移循環(huán)，觀察寄存器輸出端狀態(tài)的變化，記入表17-6中。表17-6CPQ0Q1Q2Q30010012343、實現(xiàn)數(shù)據(jù)的串、并轉(zhuǎn)換（1）串行輸入、并行輸出按圖17-3接線，進行右移串入、并出實驗，串入數(shù)碼自定；改接線路用左移方式實現(xiàn)并行輸出。自擬表格，記錄之。（2）并行輸入、串行輸出按圖17-4接線，進行右移并入、串出實驗，并入數(shù)碼自定。再改接線路用左移方式實現(xiàn)串行輸出。自擬表格，記錄之。五、實驗報告要求1分析表17-4的實驗結(jié)果，總結(jié)移位寄存器CC40194的邏輯功能并寫入表格功能總結(jié)一欄中。2根據(jù)實驗內(nèi)容2結(jié)果，畫出4位環(huán)形計數(shù)器的狀態(tài)轉(zhuǎn)換圖及波形圖。3分析串/并、并/串轉(zhuǎn)換器所的結(jié)果的正確性。六、思考題1若進行循環(huán)左移，圖17-4接線應(yīng)如何改接？2使