Low-Voltage Differential Signaling 低壓差分信號(hào)-

1、 Hawk Y.J. Song 宋擁軍2010-02-02 13:28TO:Yancy Y.Z. Huang/PCE/FOXCONNCC:主旨:轉(zhuǎn)呈: Low-Voltage Differential Signaling 低壓差分信號(hào)Lvds1994年由美國國家半導(dǎo)體公司提出的一種信號(hào)傳輸模式,它是一種標(biāo)準(zhǔn)它在提供高數(shù)據(jù)傳輸率的同時(shí)會(huì)有很低的功耗,另外它還有許多其他的優(yōu)勢(shì):1、低電壓電源的兼容性2、低噪聲3、高噪聲抑制能力4、可靠的信號(hào)傳輸5、能夠集成到系統(tǒng)級(jí)IC內(nèi)使用LVDS技術(shù)的的產(chǎn)品數(shù)據(jù)速率可以從幾百M(fèi)bps到2Gbps。它是電流驅(qū)動(dòng)的,通過在接收端放置一個(gè)負(fù)載而得到電壓,當(dāng)電流正向流動(dòng)

2、,接收端輸出為1,反之為0他的擺幅為250mv-450mvLVDS即低壓差分信號(hào)傳輸,是一種滿足當(dāng)今高性能數(shù)據(jù)傳輸應(yīng)用的新型技術(shù)。由于其可使系統(tǒng)供電電壓低至2V,因此它還能滿足未來應(yīng)用的需要。此技術(shù)基于ANSI/TIA/EIA-644LVDS接口標(biāo)準(zhǔn)。 LVDS技術(shù)擁有330mV的低壓差分信號(hào)(250mVMINand450mVMAX和快速過渡時(shí)間。這可以讓產(chǎn)品達(dá)到自100Mbps至超過1Gbps的高數(shù)據(jù)速率。此外,這種低壓擺幅可以降低功耗消散,同時(shí)具備差分傳輸?shù)膬?yōu)點(diǎn)。 LVDS技術(shù)用于簡(jiǎn)單的線路驅(qū)動(dòng)器和接收器物理層器件以及比較復(fù)雜的接口通信芯片組。通道鏈路芯片組多路復(fù)用和解多路復(fù)用慢速TTL信

3、號(hào)線路以提供窄式高速低功耗LVDS接口。這些芯片組可以大幅節(jié)省系統(tǒng)的電纜和連接器成本,并且可以減少連接器所占面積所需的物理空間。 LVDS解決方案為設(shè)計(jì)人員解決高速I/O接口問題提供了新選擇。LVDS為當(dāng)今和未來的高帶寬數(shù)據(jù)傳輸應(yīng)用提供毫瓦每千兆位的方案。 更先進(jìn)的總線LVDS(BLVDS是在LVDS基礎(chǔ)上面發(fā)展起來的,總線LVDS(BLVDS是基于LVDS技術(shù)的總線接口電路的一個(gè)新系列,專門用于實(shí)現(xiàn)多點(diǎn)電纜或背板應(yīng)用。它不同于標(biāo)準(zhǔn)的LVDS,提供增強(qiáng)的驅(qū)動(dòng)電流,以處理多點(diǎn)應(yīng)用中所需的雙重傳輸。 BLVDS具備大約250mV的低壓差分信號(hào)以及快速的過渡時(shí)間。這可以讓產(chǎn)品達(dá)到自100Mbps至超

4、過1Gbps的高數(shù)據(jù)傳輸速率。此外,低電壓擺幅可以降低功耗和噪聲至最小化。差分?jǐn)?shù)據(jù)傳輸配置提供有源總線的+/-1V共模范圍和熱插拔器件。 BLVDS產(chǎn)品有兩種類型,可以為所有總線配置提供最優(yōu)化的接口器件。兩個(gè)系列分別是:線路驅(qū)動(dòng)器和接收器和串行器/解串器芯片組。 總線LVDS可以解決高速總線設(shè)計(jì)中面臨的許多挑戰(zhàn)。BLVDS無需特殊的終端上拉軌。它無需有源終端器件,利用常見的供電軌(3.3V或5V,采用簡(jiǎn)單的終端配置,使接口器件的功耗最小化,產(chǎn)生很少的噪聲,支持業(yè)務(wù)卡熱插拔和以100Mbps的速率驅(qū)動(dòng)重載多點(diǎn)總線?？偩€LVDS產(chǎn)品為設(shè)計(jì)人員解決高速多點(diǎn)總線接口問題提供了一個(gè)新選擇。LVDS接口又

5、稱RS-644總線接口,是20世紀(jì)90年代才出現(xiàn)的一種數(shù)據(jù)傳輸和接口技術(shù)。LVDS即低電壓差分信號(hào),這種技術(shù)的核心是采用極低的電壓擺幅高速差動(dòng)傳輸數(shù)據(jù),可以實(shí)現(xiàn)點(diǎn)對(duì)點(diǎn)或一點(diǎn)對(duì)多點(diǎn)的連接,具有低功耗、低誤碼率、低串?dāng)_和低輻射等特點(diǎn),其傳輸介質(zhì)可以是銅質(zhì)的PCB連線,也可以是平衡電纜。LVDS在對(duì)信號(hào)完整性、低抖動(dòng)及共模特性要求較高的系統(tǒng)中得到了越來越廣泛的應(yīng)用。目前,流行的LVDS技術(shù)規(guī)范有兩個(gè)標(biāo)準(zhǔn):一個(gè)是TIA/EIA(電訊工業(yè)聯(lián)盟/電子工業(yè)聯(lián)盟的ANSI/TIA/EIA-644標(biāo)準(zhǔn),另一個(gè)是IEEE 1596.3標(biāo)準(zhǔn)。20PIN單6定義:1:電源2:電源3:地 4:地 5:R0- 6:R0+

6、 7:地 8:R1- 9:R1+ 10:地 11:R2- 12:R2+ 13:地 14:CLK- 15:CLK+ 16空 17空 18空 19 空 20空每組信號(hào)線之間電阻為(數(shù)字表120歐左右20PIN雙6定義:1:電源2:電源3:地 4:地 5:R0- 6:R0+ 7:R1- 8:R1+ 9:R2- 10:R2+ 11:CLK- 12:CLK+ 13:RO1- 14:RO1+ 15:RO2- 16:RO2+ 17:RO3- 18:RO3+19:CLK1- 20:CLK1+每組信號(hào)線之間電阻為(數(shù)字表120歐左右20PIN單8定義:1:電源2:電源3:地 4:地 5:R0- 6:R0+ 7:

7、地 8:R1- 9:R1+ 10:地 11:R2- 12:R2+ 13:地 14:CLK- 15:CLK+ 16:R3- 17:R3+每組信號(hào)線之間電阻為(數(shù)字表120歐左右30PIN單6定義:1:空2:電源3:電源 4:空 5:空 6:空 7:空 8:R0- 9:R0+ 10:地 11:R1- 12:R1+ 13:地 14:R2- 15:R2+ 16:地 17:CLK- 18:CLK+ 19:地 20:空- 21:空 22:空 23:空 24:空 25:空 26:空 27:空 28空 29空 30空每組信號(hào)線之間電阻為(數(shù)字表120歐左右30PIN單8定義:1:空2:電源3:電源 4:空 5

8、:空 6:空 7:空 8:R0- 9:R0+ 10:地 11:R1- 12:R1+ 13:地 14:R2- 15:R2+ 16:地 17:CLK- 18:CLK+ 19:地 20:R3- 21:R3+ 22:地 23:空 24:空 25:空 26:空 27:空 28空 29空 30空每組信號(hào)線之間電阻為(數(shù)字表120歐左右30PIN雙6定義:1:電源2:電源3:地 4:地 5:R0- 6:R0+ 7:地 8:R1- 9:R1+ 10:地 11:R2- 12:R2+ 13:地 14:CLK- 15:CLK+ 16:地 17:RS0- 18:RS0+ 19:地 20:RS1- 21:RS1+ 22

9、:地 23:RS2- 24:RS2+ 25:地 26:CLK2- 27:CLK2+每組信號(hào)線之間電阻為(數(shù)字表120歐左右30PIN雙8定義:1:電源2:電源3:電源 4:空 5:空 6:空 7:地 8:R0- 9:R0+ 10:R1- 11:R1+ 12:R2-13:R2+ 14:地 15:CLK- 16:CLK+ 17:地 18:R3- 19:R3+ 20:RB0-21:RB0+ 22:RB1-23:RB1+ 24:地 25:RB2- 26:RB2+ 27:CLK2- 28:CLK2+ 29:RB3- 30:RB3+每組信號(hào)線之間電阻為(數(shù)字表120歐左右一般14PIN、20PIN、30P

10、IN為L(zhǎng)VDS接口- 2 LVDS系統(tǒng)的設(shè)計(jì)- LVDS系統(tǒng)的設(shè)計(jì)要求設(shè)計(jì)者應(yīng)具備超高速單板設(shè)計(jì)的經(jīng)驗(yàn)并了解差分信號(hào)的理論。設(shè)計(jì)高速差分板并不很困難,下面將簡(jiǎn)要介紹一下各注意點(diǎn)。- 2.1 PCB板- (A至少使用4層PCB板(從頂層到底層:LVDS信號(hào)層、地層、電源層、TTL信號(hào)層;- (B使TTL信號(hào)和LVDS信號(hào)相互隔離,否則TTL可能會(huì)耦合到LVDS線上,最好將TTL和LVDS信號(hào)放在由電源/地層隔離的不同層上;- (C使LVDS驅(qū)動(dòng)器和接收器盡可能地靠近連接器的LVDS端;- (D使用分布式的多個(gè)電容來旁路LVDS設(shè)備,表面貼電容靠近電源/地層管腳放置;- (E電源層和地層應(yīng)使用粗線

11、,不要使用50布線規(guī)則;- (F保持PCB地線層返回路徑寬而短;- (G應(yīng)該使用利用地層返回銅線(gu9ound return wire的電纜連接兩個(gè)系統(tǒng)的地層;- (H 使用多過孔(至少兩個(gè)連接到電源層(線和地層(線,表面貼電容可以直接焊接到過孔焊盤以減少線頭。- 2.2 板上導(dǎo)線- (A 微波傳輸線(microstrip和帶狀線(stripline都有較好性能;- (B 微波傳輸線的優(yōu)點(diǎn):一般有更高的差分阻抗、不需要額外的過孔;- (C 帶狀線在信號(hào)間提供了更好的屏蔽。- 2.3 差分線- (A使用與傳輸媒質(zhì)的差分阻抗和終端電阻相匹配的受控阻抗線,并且使差分線對(duì)離開集成芯片后立刻盡可能地相

12、互靠近(距離小于10mm,這樣能減少反射并能確保耦合到的噪聲為共模噪聲;- (B使差分線對(duì)的長(zhǎng)度相互匹配以減少信號(hào)扭曲,防止引起信號(hào)間的相位差而導(dǎo)致電磁輻射;- (C不要僅僅依賴自動(dòng)布線功能,而應(yīng)仔細(xì)修改以實(shí)現(xiàn)差分阻抗匹配并實(shí)現(xiàn)差分線的隔離;- (D盡量減少過孔和其它會(huì)引起線路不連續(xù)性的因素;- (E避免將導(dǎo)致阻值不連續(xù)性的90走線,使用圓弧或45折線來代替;- (F在差分線對(duì)內(nèi),兩條線之間的距離應(yīng)盡可能短,以保持接收器的共模抑制能力。在印制板上,兩條差分線之間的距離應(yīng)盡可能保持一致,以避免差分阻抗的不連續(xù)性。- 2.4 終端- (A使用終端電阻實(shí)現(xiàn)對(duì)差分傳輸線的最大匹配,阻值一般在90130

13、之間,系統(tǒng)也需要此終端電阻來產(chǎn)生正常工作的差分電壓;- (B最好使用精度12%的表面貼電阻跨接在差分線上,必要時(shí)也可使用兩個(gè)阻值各為50的電阻,并在中間通過一個(gè)電容接地,以濾去共模噪聲。- 2.5 未使用的管腳- 所有未使用的LVDS接收器輸入管腳懸空,所有未使用的LVDS和TTL輸出管腳懸空,將未使用的TTL發(fā)送/驅(qū)動(dòng)器輸入和控制/使能管腳接電源或地。- 2.6 媒質(zhì)(電纜和連接器選擇- (A使用受控阻抗媒質(zhì),差分阻抗約為100,不會(huì)引入較大的阻抗不連續(xù)性; - (B僅就減少噪聲和提高信號(hào)質(zhì)量而言,平衡電纜(如雙絞線對(duì)通常比非平衡電纜好;- (C電纜長(zhǎng)度小于0.5m時(shí),大部分電纜都能有效工作

14、,距離在0.5m10m之間時(shí), CAT 3(Categiory 3雙絞線對(duì)電纜效果好、便宜并且容易買到,距離大于10m并且要求高速率時(shí),建議使用CAT 5雙絞線對(duì)。- 2.7 在噪聲環(huán)境中提高可靠性設(shè)計(jì)- LVDS 接收器在內(nèi)部提供了可靠性線路,用以保護(hù)在接收器輸入懸空、接收器輸入短路以及接收器輸入匹配等情況下輸出可靠。但是,當(dāng)驅(qū)動(dòng)器三態(tài)或者接收器上的電纜沒有連接到驅(qū)動(dòng)器上時(shí),它并沒有提供在噪聲環(huán)境中的可靠性保證。在此情況下,電纜就變成了浮動(dòng)的天線,如果電纜感應(yīng)到的噪聲超過LVDS內(nèi)部可靠性線路的容限時(shí),接收器就會(huì)開關(guān)或振蕩。如果此種情況發(fā)生,建議使用平衡或屏蔽電纜。另外,也可以外加電阻來提高噪聲容限,如圖3所示。 圖中R1、R3是可選的外接電阻,用來提高噪聲容限,R2100。- 當(dāng)然,如果使用內(nèi)嵌在芯片中的LVDS收發(fā)器,由于一般都有控制收發(fā)器是否工作的機(jī)制,因而這種懸置不會(huì)影響系統(tǒng)。- 3 應(yīng)用實(shí)例- LVDS技術(shù)目前在高速系統(tǒng)中應(yīng)用的非常廣泛,本文給出一個(gè)簡(jiǎn)單的例子來看一下具體的連線方式。加拿大PMC公司的DSLAM(數(shù)字用戶線接入模塊方案中,