基于 FPGA 的光纖縱差保護同步接口的設計與實現

1、基于FPGA 的光纖縱差保護同步接口的設計與實現伍小剛 丁敏 俞波(國電自動化研究院，江蘇省南京市 210003摘要：同步接口是光纖縱差保護裝置的重要組成部分，本文介紹了Cyclone II FPGA在光纖縱差保護同步接口中的應用，詳細地闡述了FPGA 實現光纖縱差保護同步通信接口的原理。大規(guī)?？删幊踢壿嫾夹g使得光纖保護同步接口硬件簡單高效，軟件模塊配置靈活，從而提高了光纖縱差保護裝置通信的可靠性和穩(wěn)定性。該設計可作為光纖縱差保護同步通信接口的典型方案而在電力系統(tǒng)中得到越來越廣泛的應用。關鍵詞：光纖縱差保護；FPGA ；同步接口Design and Implementation of the

2、Fiber-optical Current Differential Protection Synchronous Interface Based on FPGAWu Xiaogang，Ding Ming，Yu Bo(Nanjing Automation Research Institute, Nanjing 210003, ChinaAbstract : Synchronous interface is one of the most important parts of the fiber-optical current differential protection.In this pa

3、per, The application of Cyclone II FPGA in the fiber-optical current differential protection synchronous interface is discussed, the principle of the synchronous interface realized with FPGA is also given out in detail. It is shown that not only the interface hardware can be simple and high-powered

4、but also the interface software can be configured flexibly by using a programmable logic devie in the design of fiber-optical protection,by that means, the communication performance and reliability can be improved.The design can be used more and more widely in the power system as typical scheme of t

5、he fiber-optical current differential protection synchronous interface.Key words: fiber-optical current differential protection；FPGA ；synchronous interface0 引言繼電保護是電力系統(tǒng)安全穩(wěn)定運行的重要保障，而光纖通信技術的發(fā)展使得光纖在繼電保護中得到越來越廣泛的應用，以光纖為媒質的電流縱差保護因有其他保護形式無法比擬的各種優(yōu)點正受到越來越多的關注和推廣應用。光纖縱差保護中，兩側裝置如何可靠、準確的同步是設計中的焦點，因此光纖縱差保護中同步接口

6、的設計非常關鍵1，另外，如何改善通信的可靠性也是大家關注的重點問題。當保護裝置直連時，須配置光纖數字同步接口；當保護裝置通過PCM 交換機或者PDH/SDH設備進行遠距離傳輸數據時，必須提供符合ITU -T G.703的同向64Kbit/s接口器或者2.048Mbit/s接口器（即E1接口器），這兩種接口也是數字同步接口，一般放在與主保護裝置配套的光端機中實現。傳統(tǒng)的保護同步接口電路設計是采用許多相關的芯片堆砌電路，這不但降低了通信的可靠性，同時也難以靈活滿足保護系統(tǒng)的要求。而靈活運用大規(guī)?？删幊踢壿嫾夹g，設計出完善的符合要求的專用電路，不但大大改善了通信的性能，而且使得整個同步接口系統(tǒng)通信可

7、靠、靈活、維護方便4。1 光纖縱差保護的系統(tǒng)構成和通信方式1.1 光纖縱差保護的系統(tǒng)構成光纖縱差保護的基本原理是通過交換線路兩側的模擬量，比較兩側電流方向或大小來判斷被保護線路上是否發(fā)生了短路，以決定保護是否動作?？v差保護原理的理論基礎是基爾霍夫電流定律的，對于電力系統(tǒng)高壓、超高壓輸電線路保護來說，它具有良好的“天然”選相能力和良好的網絡拓撲適應能力（能適應任何型式的輸電線路），對于提高電力系統(tǒng)的安全穩(wěn)定性和輸電供電的靈活性為目標的電網的建設，具有非同尋常的意義。圖1 是兩端光纖電流縱差保護裝置構成線路保護的典型示意圖。圖1 光纖電流縱差保護系統(tǒng)構成Fig.1 The structure of

8、 fiber-optical current differential protections system1.2 光纖縱差保護的通信方式當被保護的高壓線路距離較短（幾十公里）時，兩端光纖縱差保護裝置可以采用專用光纖直接連接，如圖2 所示。圖2 專用光纖方式連接Fig.2 The protections connected by special optical fiber當被保護的高壓線路距離較長（上百公里）時，兩端光纖縱差保護裝置必須通過復接設備交換數據，如圖3所示。 圖3 數字復接方式連接Fig.3 The protections connected by digital multiple

9、xer2 硬件實現方案光纖縱差保護裝置不管采用專用方式連接還是復用方式連接。都涉及到兩端裝置同步以及通信可靠的問題。因此同步接口是光纖縱差保護中的重要組成部分。在進行同步接口設計時，沒有采用傳統(tǒng)的芯片堆砌的方法，而是采用大規(guī)模現場可編程陣列芯片，與同步通信和傳輸有關的邏輯放在FPGA 內部實現。 2.1 通信板硬件實現保護裝置中的同步接口放在數字同步接口板中實現，SCC （串行通信控制器）與CPU 進行數據交互（主要是數據收發(fā)、鏈路層協(xié)議轉換、物理層誤碼檢測等），其余的工作由FPGA 來完成?？紤]通道冗余和“T ”型線路，保護裝置設計了A 和B 兩個通道，雖然可用一片FPGA 來完成兩個通道的

10、所有設計，由于電力系統(tǒng)中保護的重要性，每個通道用一片FPGA 。另外，SCC 的工作也可放在FPGA 內部實現，但是這樣一來大大增加了FPGA 的工作量，人為地延長了開發(fā)周期。最終確定了圖4所示的硬件方案，可以看出，數字同步接口板結構非常簡單，硬件設計很快就可以完成。 圖4 通信板結構框圖Fig.4 Schematic diagram of communication board2.2 光端機硬件實現當保護裝置復接方式連接時，符合ITU -T G.703的同向64Kbit/s接口和E1接口放在配套的光端機中實現。由于保護的特殊性，光端機也必須自己開發(fā)，這樣才能與保護裝置配合通信從而交換數據。光

11、端機采用一片FPGA 實現全部需要的軟件功能，硬件模塊就變得非常簡單。光端機硬件結構如圖5所示。 圖5 光端機結構框圖Fig.5 Schematic diagram of fiber optics2.3 FPGA選擇在Quartus 5.0下對各模塊如碼型變換、數字鎖相環(huán)、FIFO （First-In First-Out）、串并變換、碼速調整等編程仿真后統(tǒng)計所需硬件資源，并考慮各環(huán)節(jié)幀失步、誤碼告警、誤碼糾錯、信號中斷、幀校驗等擴展功能，另外，考慮和復接設備進行E1通訊有必要做好成幀和非成幀兩種方式。還有，為了升級需要，FPGA 還預留了附加信息接口?？紤]以上種種因素，選擇Altera 公司性

12、價比很高的Cyclone II系列FPGA EP2C5Q208C8，配置芯片采用EPCS1。FPGA 的資源如表1所示。表1 FPGA資源 Tab.1 FPGA resource. 從表1中可以看出，Cyclone II FPGA芯片提供了豐富的資源，能充分滿足軟件設計和系統(tǒng)升級的需要，RAM 塊能方便足夠寬度和深度的FIFO 單元設計，PLLs 單元能為整個邏輯提供可靠精確的時鐘樹，滿足系統(tǒng)的時序邏輯設計。I/O管腳還能輸入輸出各種差分電平，增強了信號的抗干擾能力。3 軟件實現方案3.1 同步接口板實現邏輯保護裝置中的同步接口實現原理如圖6所示，通信控制器送過來的保護數據連同附加信息一起傳送

13、到線路對端。因為附加信息的速率與保護數據速率不一樣，所以要插入適當比特，然后進入編碼模塊變成適合在光纖中傳輸的碼流，經光模塊發(fā)送到光纖中，這里光纖信道碼型采用CMI 碼。接收時，信號分成兩路，一路送數字鎖相環(huán)模塊，恢復出系統(tǒng)所需的各個時鐘；另一路進入信道解碼模塊，然后經串并變換模塊進行數據分流，得出保護數據送給通信控制器。時鐘選擇模塊根據保護裝置工作在專用方式還是復接方式，來選擇發(fā)送時鐘是內時鐘還是外時鐘。同步接口板B 通道軟件方案和A 通道一樣。 圖6 通信板實現邏輯Fig.6 Logic diagram for of communication board realization3.2 光

14、端機實現邏輯為了適應變電站現場的各種情況，設計的光端機可以提供1路E1接口和多路64Kbit/s接口。兩種接口可任意選擇，64Kbit/s接口也可以任意組合，配置相當靈活。另外，光端機對外還提供各種中斷、失步、告警等信息。從圖7可以看出，同步接口板FPGA 的一些軟件模塊可以在光端機內部直接得到復用。 圖7 光端機實現邏輯Fig.7 Logic diagram for fiber optics realization4 部分模塊仿真軟件采用VHDL 語言編寫， VHDL原來是美國國防部于20世紀70年代開始研究發(fā)展的電路設計工具，并于1987年成為IEEE 的一種標準語言3。使用VHDL 處理

15、的內部邏輯能很方便的修改、移植、升級，從而適應光纖縱差保護中的特殊需要。另外，通信板同步接口中的一些軟件模塊也可以在光端機中直接得到復用，無需再進行嚴格測試。更重要的是，VHDL 編寫的數字鎖相環(huán)的各個參數能方便修改，既能提高時鐘跟蹤速度，又能提高同步精度，這對于整個鏈路的同步非常重要。 4.1 CMI編碼模塊常見的線路碼型有mBnB 碼、mB1P 碼、mB1C 碼、CMI 碼和DMI 碼、擾碼、Biphase 碼和DM 碼，光纖線路碼的性能體現在線路速率、功率譜、誤碼增殖系數、誤碼監(jiān)測、碼字再同步時間、傳輸附加信息的可能性、比特序列獨立性（BSI ）、系統(tǒng)的復雜性等九個方面。綜合考慮后，采用

16、了CMI 碼作為光纖線路傳輸碼。其變換規(guī)則為：“0”碼變換為“01”碼，“1” 碼變換為交替的“00”和“11”碼。相應的仿真時序如圖8所示，為了觀察對比方便，部分輸出波形向前挪移了幾個周期（以下波形類似）。其中：nrz:in std_logic;-輸入NRZ 碼流數據 -用于CMI 編碼的時鐘 -編碼后的數據 clkin2 :in std_logic; cmicodeo:out std_logic圖8 CMI編碼模塊仿真Fig.8 Simulation waveform for CMI encoder4.2 HDB3編解碼模塊ITU -T G.703規(guī)定E1接口信道編碼采用HDB3碼（3階高

17、密度編碼）。HDB3碼是AMI 碼的改進型，主要是為了防止電路出現長時間無脈沖狀態(tài)。編碼分為三步：插“V”碼；插“B”碼；統(tǒng)一極性變換（單極性變雙極性）。相應的仿真時序如圖9所示。add_v:process(clk2m,reset -插“V ”碼 add_b:process(clk2m -插“B ”碼 output:process(clk2m-極性變換（FPGA 外加數據選擇器，“負”極性變?yōu)檎嬲摹柏摗彪娖剑?圖9 HDB3編碼模塊仿真Fig.9 Simulation waveform for HDB3 encoderHDB3解碼比較簡單，當遇到兩個非零值同極性時就檢出了“V”碼，然后把前面

18、的三個數據都清“0”即可。仿真時序如圖10所示。第 6 頁 共 10 頁圖10 HDB3解碼模塊仿真Fig.10 Simulation waveform for HDB3 decoder4.3 數字鎖相環(huán)模塊數字鎖相環(huán)由3個模塊組成，即數字鑒相器（DPD ）、數字環(huán)路濾波器（DLF ）和數字壓控振蕩器（DCO ）組成。不同類型的模塊構成不同類型的鎖相環(huán)。這里采用超前滯后型鎖相環(huán)（LL DPLL ）從數據碼流中提取時鐘。DPLL 原理如圖11所示。 圖11 DPLL結構 Fig.11 Structure of DPLL由于從數據碼流中提取時鐘需要一個高倍的時鐘源，采用了Quartus 下自動生成

19、的PLL IP核對晶振輸入的時鐘進行倍頻，然后結合解碼模塊，如圖12所示，BPDPLL 為倍頻模塊，Div20PLL 為時鐘提取模塊，cmitonrz 為解碼模塊。實驗測得數字鎖相環(huán)的同步精度小于12ns （CMI 碼流為4M ），同步建立時間約為2ms （不同的K 值對應不同的實驗值）。由于篇幅關系，這部分模塊和其他模塊的仿真波形不再給出。有興趣的讀者可以和作者聯(lián)系交流。第 7 頁 共 10 頁 圖12 倍頻+DPLL+CMI解碼 Fig.12 Multiple frequency+DPLL+CMI decoder5 裝置測試5.1 測試設備表2 測試設備 Tab.2 Equipments

20、for testing 5.2 測試方案兩臺PCM 可以直接互連，也可通過E1口和SDH 設備連接，如圖13所示。兩臺SDH 設備采用光纖連接（本實驗中光纖的最長距離為20M ） ，PCM 和SDH 設備廠家都提供自環(huán)測試功能。保護裝置采用光纖直連方式的測試本文就不給出，因為復接方式的測試包含了直連方式測試應該作的全部內容。圖13 裝置測試Fig.13 Test for fiber-optical current differential protections5.2.1 E1測試方案1先在M 側，將同步接口板設置成光纖自環(huán)方式，以檢測保護設備是否工作正常；2將M 側設置成近程COM2（光端機

21、）電自環(huán)工作方式，這樣檢測可以區(qū)分出是其他通訊廠家設備或者通道的問題還是自己裝置的問題；3遠程電自環(huán)方式，即將N 側的SDH 設備進行自環(huán)，檢測遠程通道是否正常；第 8 頁 共 10 頁 4將N 側的光端機進行自環(huán)，進一步檢測通信設備和通信通道； 5在N 側進行同樣的測試工作；6用可變光衰減器改變光纖線路上的光功率，記錄光功率值，并記錄保護裝置和光端機誤碼情況； 7模擬現場光接頭可能接觸不良或者沒插好的情況，記錄光功率和誤碼情況； 8用誤碼儀進行誤碼測試，并測試數據延時和時鐘漂移、抖動等情況； 5.2.2 64Kbit/s測試方案測試方法和E1測試類似6 結論以Cyclone II FPGA芯

22、片為核心構造的光纖縱差保護同步接口有以下幾個突出的優(yōu)點： a FPGA 使得整個同步接口硬件架構簡潔、穩(wěn)定，軟件模塊清晰、同步性能優(yōu)越；b 利用同樣的硬件平臺實現E1接口和64Kbit/s接口，軟硬件得到復用，產品測試和維護都很方便； c VHDL 作為IEEE 的一種標準語言，其處理的FPGA 內部邏輯靈活，能適應光纖縱差保護中的特殊需要。FPGA 內部由統(tǒng)一的時序進行控制，在硬件保持不變的前提下，通過軟件邏輯的不同組態(tài)，可以實現不同的功能，軟件升級非常方便；該設計和方案成功運用在光纖縱差保護裝置中，實驗證明通信穩(wěn)定可靠，通道時延小。FPGA 實現的同步接口使得保護光纖縱差保護中兩端裝置能嚴

23、格同步、準確、可靠地進行數據信息交互。隨著大規(guī)?？删幊踢壿嬈骷夹g的發(fā)展，FPGA 在光纖縱差保護中將得到更好更廣泛的應用。參考文獻1 2 3 4張少凡（Zhang Shaofang）. 光纖在繼電保護中的應用（Application of optical fiber in relay protection）. 廣東電力（Guangdong Electric Power），2003，16(4: 4952.徐志軍，徐光輝（Xu Zhijun, Xu Guanghui） 編著.CPLD/FPGA的開發(fā)與應用（The Design and Application of CPLD/FPGA ）. 北京：電子工業(yè)出版社 （Beijing : Publishing House of Electronics Industry），2002.盧毅，賴杰（Lu Yi, Lai Jie） 編著. VHDL 與數字電路設計（VHDL and the Design of Digital Circuit）. 北京：科學出版社 （Beijing : Scie