EDAFPGA電子密碼鎖設(shè)計(jì)說(shuō)明

1、. . . . 摘要隨著電子技術(shù)的發(fā)展，具有防盜報(bào)警等功能的電子密碼鎖代替密碼量少、安全性差的機(jī)械式密碼鎖已是必然趨勢(shì)。電子密碼鎖與普通機(jī)械鎖相比，具有許多獨(dú)特的優(yōu)點(diǎn)：性好，防盜性強(qiáng)，可以不用鑰匙，記住密碼即可開(kāi)鎖等。目前使用的電子密碼鎖大部分是基于單片機(jī)技術(shù)，以單片機(jī)為主要器件，其編碼器與解碼器的生成為軟件方式。在實(shí)際應(yīng)用中，由于程序容易跑飛，系統(tǒng)的可靠性能較差。本文主要闡述了一種基于現(xiàn)場(chǎng)可編程門(mén)陣列FPGA器件的電子密碼鎖的設(shè)計(jì)方法。用FPGA器件構(gòu)造系統(tǒng)，所有算法完全由硬件電路來(lái)實(shí)現(xiàn)，使得系統(tǒng)的工作可靠性大為提高。由于FPGA具有現(xiàn)場(chǎng)可編程功能，當(dāng)設(shè)計(jì)需要更改時(shí)，只需更改FPGA中的控制

2、和接口電路，利用EDA工具將更新后的設(shè)計(jì)下載到FPGA中即可，無(wú)需更改外部電路的設(shè)計(jì)，大大提高了設(shè)計(jì)的效率。因此，采用FPGA開(kāi)發(fā)的數(shù)字系統(tǒng)，不僅具有很高的工作可靠性，而且升級(jí)也極其方便。本文采用EDA技術(shù)，利用Quartus II工作平臺(tái)和硬件描述語(yǔ)言，設(shè)計(jì)了一種電子密碼鎖，并通過(guò)一片F(xiàn)PGA芯片實(shí)現(xiàn)。關(guān)鍵詞：電子密碼鎖；FPGA；硬件描述語(yǔ)言；EDAAbstractWith the development of electronic technology, electronic password lock with burglar alarm and other functions rep

3、lacing less password and poor security mechanical code lock is an inevitable trend. compared electronic password lock with ordinary mechanical locks, it has many unique advantages ： confidentiality, and security in nature, do not use the key, remember password can unlock it etc .Most electronic pass

4、word locks we used now is based upon SCM technology ,SCM is its mainly device ,and the creating of encoding and decoding devices is the fashion of Software mode. In practical application, the reliability of the system may be worse because of easy running fly of the programme.This paper mainly expati

5、ates a design method of electronic password lock based upon Field Programmable Gate Array device. We use FPGA devices to construct system , all of the algorithm entirely achieved by the hardware circuit , because of FPGA has the function of ISP , when the design needs to be changed We only need to c

6、hange the control and interface circuit of FPGA,EDA tools are used to download the updated design to FPGA without changing the design of the external circuit , this greatly enhance the efficiency of the design .Therefore , we use FPGA to empolder the digital system has not only high reliability but

7、also extremely convenient of upgrading and improvement .In this paper ,we use EDA technology , Quartus II platform and hardware description language designing an electronic password lock ,and it achieved through an FPGA chip.Key words： electronic password lock；FPGA；hardware description language；EDA

8、31 / 35目錄1 緒論（標(biāo)題部分的格式很多不對(duì)，檢查修改）11.1 本課題研究的國(guó)外現(xiàn)狀與其發(fā)展21.2 本課題研究的目的和意義22 關(guān)鍵技術(shù)簡(jiǎn)介42.1 FPGA硬件設(shè)計(jì)描述42.1.1FPGA的設(shè)計(jì)流程42.1.2VHDL語(yǔ)言的基本結(jié)構(gòu)62.1.3自上而下（TOP DOWN）的設(shè)計(jì)方法72.2 設(shè)計(jì)語(yǔ)言、仿真平臺(tái)與開(kāi)發(fā)系統(tǒng)82.3 用Quartus進(jìn)行系統(tǒng)開(kāi)發(fā)的設(shè)計(jì)流程83 系統(tǒng)總體設(shè)計(jì)93.1 電子密碼鎖設(shè)計(jì)的原理93.2 方案的提出103.3 系統(tǒng)設(shè)計(jì)要求113.4 系統(tǒng)設(shè)計(jì)描述113.5 各功能模塊描述123.6 系統(tǒng)流程134 系統(tǒng)詳細(xì)設(shè)計(jì)154.1 輸入模塊154.1.1時(shí)序

9、產(chǎn)生電路154.1.2按鍵消抖電路154.1.3鍵盤(pán)掃描電路174.1.4鍵盤(pán)譯碼電路194.1.5鍵盤(pán)輸入模塊的實(shí)現(xiàn)204.2 電子密碼鎖控制模塊214.2.1控制模塊的描述214.2.2控制模塊的狀態(tài)圖與ASM圖214.2.3控制模塊的實(shí)現(xiàn)234.3 電子密碼鎖顯示模塊244.3.1數(shù)碼管顯示原理244.3.2譯碼顯示的實(shí)現(xiàn)275 系統(tǒng)仿真285.1 系統(tǒng)的有關(guān)編譯與仿真285.2 去抖模塊的仿真285.3 密碼鎖輸入電路的仿真295.4 密碼鎖控制電路的仿真305.5 系統(tǒng)整體仿真315.6 數(shù)碼管譯碼器仿真326 .結(jié)束語(yǔ)33致34參考文獻(xiàn)351 緒論隨著大規(guī)模和超大規(guī)模可編程器件在F

10、PGA技術(shù)支持下的廣泛應(yīng)用，使現(xiàn)代化設(shè)計(jì)計(jì)算已進(jìn)入一個(gè)全新的階段，從設(shè)計(jì)思想、設(shè)計(jì)工具一直到實(shí)現(xiàn)方式都發(fā)生了諸多變化。在FPGA技術(shù)中，最為引人矚目的是以現(xiàn)代電子技術(shù)為特征的邏輯設(shè)計(jì)仿真測(cè)試技術(shù)。改技術(shù)只需通過(guò)計(jì)算機(jī)就能對(duì)所設(shè)計(jì)的電子系統(tǒng)從不同層次的性能特點(diǎn)上進(jìn)行一些列準(zhǔn)確測(cè)試和仿真；在完成實(shí)際系統(tǒng)的設(shè)計(jì)后，還能對(duì)系統(tǒng)上的目標(biāo)器件進(jìn)行邊界掃描測(cè)試。隨著技術(shù)的發(fā)展，科技的日趨夜新電子密碼鎖種類比較多，發(fā)展更是快。電子密碼鎖系統(tǒng)主要由電子鎖體、電子密匙等部分組成，一把電子密匙里能存放多組開(kāi)鎖密碼，用戶在使用過(guò)程中能夠隨時(shí)修改開(kāi)鎖密碼，更新或配制鑰匙里開(kāi)鎖密碼。一把電子鎖可配制多把鑰匙。下面就是現(xiàn)在

11、主流電子密碼鎖。遙控式電子防盜鎖目前常見(jiàn)的遙控式電子防盜鎖主要有光遙控和無(wú)線電遙控兩類。鍵盤(pán)式電子密碼鎖從目前的技術(shù)水平和市場(chǎng)認(rèn)可程度看，使用最為廣泛的是鍵盤(pán)式電子密碼鎖，該產(chǎn)品主要應(yīng)用于保險(xiǎn)箱、保險(xiǎn)柜和金庫(kù)，還有一部分應(yīng)用于保管箱和運(yùn)鈔車?？ㄊ诫娮臃辣I鎖使用各種“卡”作為鑰匙的電子防盜鎖是當(dāng)前最為活躍的產(chǎn)品，無(wú)論卡的種類如何多種多樣，按照輸入卡的操作方式，都可分為接觸式卡和非接觸式卡兩大類。生物特征防盜鎖人的某些與生俱來(lái)的個(gè)性特征（如手、眼睛、聲音的特征）幾乎不可重復(fù)，作為“鑰匙”就是唯一的（除非被逼迫或傷害），因此，利用生物特征做密碼的電子防盜鎖，也特別適合金融業(yè)注重“驗(yàn)明正身”的行業(yè)特點(diǎn)

12、。本文介紹的基于FPGA的電子密碼鎖電路具有顯示接口，顯示時(shí)可以是明文也可以是密文星號(hào)。由于FPGA具有ISP功能，當(dāng)用戶需要更改時(shí)，如增加口令位數(shù)和更改口令權(quán)限管理時(shí)，只需更改FPGA中的控制和接口電路，利用EDA工具將更新后的設(shè)計(jì)下載到FPGA中即可，無(wú)需更改外部電路，這就大大提高了設(shè)計(jì)效率。而且采用FPGA設(shè)計(jì)的電子密碼鎖與單片機(jī)控制的電子密碼鎖相比結(jié)構(gòu)簡(jiǎn)單、具有更高的系統(tǒng)性和可靠性。這種基于FPGA的電子密碼鎖可以應(yīng)用在辦公室、倉(cāng)庫(kù)、賓館等人員經(jīng)常變動(dòng)的場(chǎng)所。 FPGA技術(shù)是現(xiàn)代電子工程領(lǐng)域的一門(mén)新技術(shù)，提供了基于計(jì)算機(jī)和信息技術(shù)的電路系統(tǒng)設(shè)計(jì)的方法。它是從計(jì)算機(jī)輔助設(shè)計(jì)（CAD）、計(jì)

13、算機(jī)輔助制造（CAM）、計(jì)算機(jī)輔助測(cè)試（CAT）和計(jì)算機(jī)輔助工程（CAE）等技術(shù)發(fā)展而來(lái)的。設(shè)計(jì)者只需要對(duì)系統(tǒng)功能進(jìn)行描述，在FPGA工具的幫助下即可完成系統(tǒng)設(shè)計(jì)，從而為電子產(chǎn)品的設(shè)計(jì)和開(kāi)發(fā)縮短了實(shí)踐降低了成本，提高了系統(tǒng)的可靠性。1.1 本課題研究的國(guó)外現(xiàn)狀與其發(fā)展隨著人們生活水平的提高和安全意識(shí)的加強(qiáng)，對(duì)安全的要求也就越來(lái)越高。鎖自古以來(lái)就是把守護(hù)門(mén)的鐵將軍，人們對(duì)它要求甚高，既要安全可靠的防盜，又要使用方便，這也是制鎖者長(zhǎng)期以來(lái)研制的主題。隨著電子技術(shù)的發(fā)展，各類電子產(chǎn)品應(yīng)運(yùn)而生，電子密碼鎖就是其中之一。據(jù)有關(guān)資料介紹，電子密碼鎖的研究從20世紀(jì)30年代就開(kāi)始了，在一些特殊場(chǎng)所早就有所應(yīng)

14、用。這種鎖是通過(guò)鍵盤(pán)輸入一組密碼完成開(kāi)鎖過(guò)程。研究這種鎖的初衷，就是為提高鎖的安全性。由于電子鎖的密鑰量（密碼量）極大，可以與機(jī)械鎖配合使用，并且可以避免因鑰匙被仿制而留下安全隱患。電子鎖只需記住一組密碼，無(wú)需攜帶金屬鑰匙，免除了人們攜帶金屬鑰匙的煩惱，而被越來(lái)越多的人所欣賞。電子鎖的種類繁多，例如數(shù)碼鎖，指紋鎖，磁卡鎖，IC卡鎖，生物鎖等。但較實(shí)用的還是按鍵式電子密碼鎖。20世紀(jì)80年代后，隨著電子鎖專用集成電路的出現(xiàn)，電子鎖的體積縮小，可靠性提高，成本較高，是適合使用在安全性要求較高的場(chǎng)合，且需要有電源提供能量，使用還局限在一定圍，難以普與，所以對(duì)它的研究一直沒(méi)有明顯進(jìn)展。目前，在西方發(fā)達(dá)

15、國(guó)家，電子密碼鎖技術(shù)相對(duì)先進(jìn)，種類齊全，電子密碼鎖已被廣泛應(yīng)用于智能門(mén)禁系統(tǒng)中，通過(guò)多種更加安全，更加可靠的技術(shù)實(shí)現(xiàn)大門(mén)的管理。在我國(guó)電子鎖整體水平尚處于國(guó)際上70年代左右，電子密碼鎖的成本還很高，市場(chǎng)上仍以按鍵電子鎖為主，按鍵式和卡片鑰匙式電子鎖已引進(jìn)國(guó)際先進(jìn)水平，現(xiàn)國(guó)有幾個(gè)廠生產(chǎn)供應(yīng)市場(chǎng)。但國(guó)自行研制開(kāi)發(fā)的電子鎖，其市場(chǎng)結(jié)構(gòu)尚未形成，應(yīng)用還不廣泛。國(guó)的不少企業(yè)也引進(jìn)了世界上先進(jìn)的技術(shù)，發(fā)展前景非?？捎^。希望通過(guò)不斷的努力，使電子密碼鎖在我國(guó)也能得到廣泛應(yīng)用。目前使用的電子密碼鎖大部分是基于單片機(jī)技術(shù)，以單片機(jī)為主要器件，其編碼器與解碼器的生成為軟件方式。在實(shí)際應(yīng)用中，由于程序容易跑飛，系統(tǒng)

16、的可靠性能較差?；诂F(xiàn)場(chǎng)可編程邏輯門(mén)陣列FPGA器件的電子密碼鎖，用FPGA器件構(gòu)造系統(tǒng)，所有算法完全由硬件電路來(lái)實(shí)現(xiàn)，使得系統(tǒng)的工作可靠性大為提高。由于FPGA具有現(xiàn)場(chǎng)可編程功能，當(dāng)設(shè)計(jì)需要更改時(shí)，只需更改FPGA中的控制和接口電路，利用EDA工具將更新后的設(shè)計(jì)下載到FPGA中即可，無(wú)需更改外部電路的設(shè)計(jì)，大大提高了設(shè)計(jì)的效率。1.1 本課題研究的目的和意義為了使現(xiàn)在的電子密碼鎖更能智能化的管理，讓人們更能方便的使用，讓其具有更高的安全性和經(jīng)濟(jì)性，針對(duì)基于單片機(jī)的電子密碼鎖的不足之處，本文采用EDA技術(shù)，利用Quartus工作平臺(tái)硬件描述語(yǔ)言，設(shè)計(jì)一種電子密碼鎖，并通過(guò)一片F(xiàn)PGA芯片實(shí)現(xiàn)。

17、采用VHDL語(yǔ)言使用自頂向下的方法對(duì)系統(tǒng)進(jìn)行了描述，并在FPGA芯片Cyclone上實(shí)現(xiàn)。設(shè)計(jì)充分利用了FPGA的資源可編程特性，可高效率的對(duì)系統(tǒng)進(jìn)行升級(jí)與改進(jìn)。設(shè)計(jì)的密碼鎖可設(shè)置任意密碼，比一般的四位密碼鎖具有更高的安全可靠性，因此，采用FPGA 開(kāi)發(fā)的數(shù)字系統(tǒng),不僅具有很高的工作可靠性,其升級(jí)與改進(jìn)也極其方便，應(yīng)用前景十分良好。2 關(guān)鍵技術(shù)簡(jiǎn)介2.1 FPGA硬件設(shè)計(jì)描述2.1.1 FPGA的設(shè)計(jì)流程FPGA設(shè)計(jì)流程包括系統(tǒng)設(shè)計(jì)和設(shè)計(jì)實(shí)現(xiàn)，系統(tǒng)方案完成之后即進(jìn)入設(shè)計(jì)實(shí)現(xiàn)階段的工作，他以系統(tǒng)方案為輸入，進(jìn)行RTL級(jí)描述、功能仿真(RTL級(jí)仿真)、邏輯綜合、布線前門(mén)級(jí)仿真、適配(布局布線)、時(shí)

18、序仿真(布線后門(mén)級(jí)仿真)、時(shí)序分析、器件編程、系統(tǒng)驗(yàn)證一系列流程的處理才能完成FPGA芯片的設(shè)計(jì)，其設(shè)計(jì)流程如圖2.1所示。需要說(shuō)明的是，如果仿真驗(yàn)證不對(duì)或者某一步有錯(cuò)，就要返回修改。有必要檢查和修改的地方有RTL級(jí)描述、系統(tǒng)方案、約束和測(cè)試激勵(lì)等。一般情況下，對(duì)RTL級(jí)的描述即原理圖或者HDL設(shè)計(jì)代碼的修改最多也最有效。修改后要重新走一遍流程。有時(shí)要反復(fù)修改，經(jīng)過(guò)多次這樣的迭代才能完成最后的設(shè)計(jì)。在理論上，把VLSI(Ultra Large Scale Integration，超大規(guī)模集成電路)的設(shè)計(jì)描述為6個(gè)層次1，2，即系統(tǒng)級(jí)(系統(tǒng)功能、參數(shù)定義)、算法級(jí)(描述系統(tǒng)功能行為)、RTL級(jí)、

19、門(mén)級(jí)(邏輯門(mén))、電路級(jí)(晶體管)、版圖級(jí)(物理工藝)。每一級(jí)又都分3個(gè)側(cè)面來(lái)描述：行為域描述、結(jié)構(gòu)域描述、物理域描述。但在實(shí)際情況中往往把算法級(jí)行為域描述或者RTL級(jí)行為域描述都稱為行為級(jí)描述。圖2.1 系統(tǒng)設(shè)計(jì)流程（左邊的箭頭線太短了，最好和右邊對(duì)稱）對(duì)于FPGA的設(shè)計(jì)而言，不需要關(guān)心電路級(jí)和版圖級(jí)，只考慮系統(tǒng)級(jí)、算法級(jí)、RTL級(jí)、門(mén)級(jí)4個(gè)層次的行為域描述和結(jié)構(gòu)域描述即可。上述的FPGA系統(tǒng)設(shè)計(jì)中的系統(tǒng)實(shí)際上是指系統(tǒng)級(jí)和算法級(jí)，而“RTL級(jí)描述”主要是指RTL級(jí)行為域的描述。在門(mén)級(jí)，由綜合工具產(chǎn)生的門(mén)級(jí)網(wǎng)表來(lái)描述。FPGA的設(shè)計(jì)流程和相關(guān)概念說(shuō)明如下：庫(kù)：指FPGA器件廠家提供的工藝庫(kù)和ED

20、A工具提供的標(biāo)準(zhǔn)通用庫(kù)(如IEEE庫(kù)等)。工藝庫(kù)中有各種宏功能模塊和基本功能單元，含有他們的行為級(jí)模型、門(mén)級(jí)模型、布線模型等信息。需要說(shuō)明的是，系統(tǒng)行為仿真和RTL級(jí)功能仿真有時(shí)要用到某種功能模塊，例如RAM模型。對(duì)于RAM模型的控制信號(hào)，不同的廠家其規(guī)定不一定一樣，如寫(xiě)使能信號(hào)，有的廠家規(guī)定高電平有效，有的廠家規(guī)定低電平有效。其實(shí)，在廠家提供的工藝庫(kù)中， RAM模型有行為級(jí)模型、門(mén)級(jí)模型、版圖級(jí)模型等。而行為級(jí)模型只是規(guī)定其功能，無(wú)延時(shí)信息，跟工藝無(wú)關(guān)，但門(mén)級(jí)模型和版圖級(jí)模型跟工藝密切相關(guān)。解決的方法是系統(tǒng)行為仿真時(shí)可以使用高級(jí)語(yǔ)言自己建立一個(gè)模型或者調(diào)用廠家?guī)熘刑峁┑男袨榧?jí)模型，功能仿真時(shí)

21、調(diào)用行為級(jí)模型，時(shí)序仿真時(shí)調(diào)用門(mén)級(jí)模型。測(cè)試激勵(lì)：指測(cè)試文件，他調(diào)用FPGA設(shè)計(jì)的頂層模塊，同時(shí)產(chǎn)生頂層模塊需要的輸入信號(hào)，稱之為激勵(lì)信號(hào)，使用行為描述即可，不要求可綜合。仿真時(shí)他作為最頂層的文件，從而可以觀察FPGA的輸出是否正確。所有的仿真都可使用同一個(gè)測(cè)試激勵(lì)。約束：指對(duì)邏輯綜合和布局布線時(shí)的約束。包括器件型號(hào)、速度、面積、功耗、引腳分配、時(shí)鐘網(wǎng)絡(luò)資源的分配、模塊在器件中的定位等約束。一部分在軟件中設(shè)置，一部分以約束文件的形式存在。2.1.2 VHDL語(yǔ)言的基本結(jié)構(gòu)VHDL（Very high speed integrated circuit Hardware Description L

22、anguage）硬件描述語(yǔ)言從高于邏輯級(jí)的抽象層次上描述硬件的功能、信號(hào)連接關(guān)系與定時(shí)關(guān)系。VHDL的設(shè)計(jì)流程如2.2圖。圖2.2 VHDL的設(shè)計(jì)流程一個(gè)完整的VHDL語(yǔ)言程序通常包含實(shí)體(Entity)、結(jié)構(gòu)體（Architecture）、配置（Configuration）、包集合（Package）和庫(kù)（Library）五個(gè)部分。1、實(shí)體實(shí)體說(shuō)明部分是說(shuō)明一個(gè)器件的外觀視圖，即從器件外部看到的器件外貌，其中包括器件的端口，同時(shí)也可以定義參數(shù)，并把參數(shù)從外部傳入模塊部，主要用于描述所設(shè)計(jì)的系統(tǒng)的外部接口。2、結(jié)構(gòu)體結(jié)構(gòu)體是描述一個(gè)器件的部視圖，是次級(jí)設(shè)計(jì)單元。在其對(duì)應(yīng)的初級(jí)設(shè)計(jì)單元實(shí)體說(shuō)明被編

23、譯并且被并入設(shè)計(jì)庫(kù)之后，它就可以單獨(dú)地被并入該設(shè)計(jì)庫(kù)中。結(jié)構(gòu)體描述一個(gè)設(shè)計(jì)的結(jié)構(gòu)和行為，把一個(gè)設(shè)計(jì)的輸入和輸出之間的關(guān)系建立起來(lái)。一個(gè)設(shè)計(jì)可以有多個(gè)結(jié)構(gòu)，分別代表該器件的不同實(shí)現(xiàn)方案。根據(jù)對(duì)一個(gè)器件設(shè)計(jì)由抽象到具體的過(guò)程，可把結(jié)構(gòu)體的描述方式分為三個(gè)層次：行為描述方式、寄存器傳輸描述方式（RTL）和結(jié)構(gòu)描述方式。3、庫(kù)庫(kù)是經(jīng)編譯后的實(shí)體、結(jié)構(gòu)體、包集合和配置的集合。使用庫(kù)時(shí)總要在設(shè)計(jì)單元的前面予以說(shuō)明。一旦說(shuō)明，庫(kù)中的數(shù)據(jù)對(duì)該設(shè)計(jì)單元就是可見(jiàn)的，從而共享已經(jīng)編譯過(guò)的設(shè)計(jì)結(jié)果。VHDL語(yǔ)言中存在的庫(kù)大致有IEEE庫(kù)、STD庫(kù)、ASIC廠家提供的庫(kù)、用戶定義的庫(kù)和現(xiàn)行作業(yè)庫(kù)。4、包集合包集合屬庫(kù)中

24、的一個(gè)層次，是一種可編譯的源設(shè)計(jì)單元。它收集了VHDL語(yǔ)言中所用到的信號(hào)、常數(shù)、數(shù)據(jù)類型、函數(shù)和過(guò)程的說(shuō)明等。用戶可以構(gòu)造一個(gè)包集合，用以存放常數(shù)、數(shù)據(jù)類型、函數(shù)和過(guò)程，該包集合經(jīng)編譯后便自動(dòng)加到WORK庫(kù)中。使用庫(kù)中的包集合時(shí)，在打開(kāi)庫(kù)后要用USE語(yǔ)句說(shuō)明，例如：LIBRARY IEEE；USE IEEE.STD-LOGIC-1164.ALL；5、配置配置語(yǔ)句從一個(gè)庫(kù)中為一個(gè)實(shí)體選擇一個(gè)特定的結(jié)構(gòu)體，是一種放在庫(kù)中的被編輯單元，并有相應(yīng)的配置名。通過(guò)配置技術(shù)，可以選取多種不同的結(jié)構(gòu)體，以便對(duì)一個(gè)設(shè)計(jì)任務(wù)采用仿真工具進(jìn)行多種配置的性能實(shí)驗(yàn)。另外，配置說(shuō)明和規(guī)定的特性還可以用在多層描述中。2.1

25、.3 自上而下（TOP DOWN）的設(shè)計(jì)方法自上而下的設(shè)計(jì)方法是現(xiàn)代電子系統(tǒng)的新型設(shè)計(jì)策略，它從設(shè)計(jì)的總體要求出發(fā)，自上而下地逐步從系統(tǒng)數(shù)學(xué)模型的設(shè)計(jì)與仿真，到數(shù)據(jù)流級(jí)的設(shè)計(jì)與仿真，選擇系統(tǒng)設(shè)計(jì)方案，最后完成系統(tǒng)硬件的整體設(shè)計(jì)。VHDL的自上而下的設(shè)計(jì)方法不僅體現(xiàn)在它的基本結(jié)構(gòu)由描述外視特性的實(shí)體與描述視行為和結(jié)構(gòu)的結(jié)構(gòu)體構(gòu)成，同一實(shí)體可以有一個(gè)以上的結(jié)構(gòu)體，以便設(shè)計(jì)方案的選擇，還體現(xiàn)在系統(tǒng)硬件設(shè)計(jì)過(guò)程的三個(gè)層次：行為級(jí)描述與仿真、RTL級(jí)描述與仿真、邏輯綜合與門(mén)級(jí)仿真。邏輯綜合與所使用的邏輯綜合工具有關(guān)，由邏輯綜合優(yōu)化工具生成具體的門(mén)級(jí)邏輯電路的EDIF（Electronic Design

26、Interchange Format）網(wǎng)表。EDIF網(wǎng)表是一種標(biāo)準(zhǔn)接口，它是一個(gè)以ASCII字符為基礎(chǔ)的中間互換格式，被大多數(shù)供應(yīng)商提供的CAE/CAD系統(tǒng)所支持。半導(dǎo)體制造廠基于這種網(wǎng)表生成ASIC芯片的制造工藝，F(xiàn)PGA則基于這種網(wǎng)表生成用以配置FPGA芯片的位流文件。這三種仿真貫穿系統(tǒng)硬件設(shè)計(jì)的全過(guò)程，從而可以在系統(tǒng)設(shè)計(jì)早期發(fā)現(xiàn)設(shè)計(jì)中存在的問(wèn)題，與傳統(tǒng)的自下而上的后期仿真相比大大縮短系統(tǒng)的設(shè)計(jì)周期，并且利于方案的綜合評(píng)價(jià)與選取。這是用VHDL語(yǔ)言設(shè)計(jì)系統(tǒng)硬件的最突出的優(yōu)點(diǎn)。2.2 設(shè)計(jì)語(yǔ)言、仿真平臺(tái)與開(kāi)發(fā)系統(tǒng)（1）硬件描述語(yǔ)言電子密碼鎖的設(shè)計(jì)采用了功能強(qiáng)大的通用硬件描述語(yǔ)言VHDL，它具

27、有很強(qiáng)的行為描述能力，設(shè)計(jì)方法靈活，可以支持自頂向下(Top Down)和基于庫(kù)(Library-Based)的設(shè)計(jì)方法，硬件描述與具體的工藝技術(shù)和硬件結(jié)構(gòu)無(wú)關(guān)，能輕易地改變?cè)O(shè)計(jì)的規(guī)模和結(jié)構(gòu)，標(biāo)準(zhǔn)、規(guī)易于共享與復(fù)用，易于向ASIC移植。（2）Quartus軟件開(kāi)發(fā)工具本設(shè)計(jì)采用的軟件開(kāi)發(fā)工具是美國(guó)Altera公司的Quartus，它支持多種設(shè)計(jì)輸入方法，包括原理圖輸入、文本輸入（如AHDL，VHDL，Verilog HDL文本文件）和第三方EDA工具輸入文件（如EDIF，HDL，VQM文件），利用該工具所配備的編輯、編譯、仿真綜合、芯片編程等功能，可將設(shè)計(jì)電路圖或電路描述程序變成基本的邏輯單元

28、寫(xiě)入到可編程的芯片中(如FPGA芯片)，做成ASIC芯片。（3）EDA實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)設(shè)計(jì)中采用的EDA實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)，主要用于提供可編程邏輯器件的下載電路與EDA實(shí)驗(yàn)開(kāi)發(fā)的外圍資源，供硬件驗(yàn)證用。一般包括：實(shí)驗(yàn)或開(kāi)發(fā)所需的各類基本信號(hào)發(fā)生模塊；FPGA/CPLD輸出信息顯示模塊；監(jiān)控程序模塊；目標(biāo)芯片適配座以與上面的FPGA/CPLD目標(biāo)芯片和下載電路。2.3 用Quartus進(jìn)行系統(tǒng)開(kāi)發(fā)的設(shè)計(jì)流程使用Quartus進(jìn)行電子密碼鎖設(shè)計(jì)的流程為（1）編寫(xiě)VHDL程序(使用VHDL File)（見(jiàn)附錄）；（2）編譯VHDL程序(使用Compiler)；（3）仿真驗(yàn)證VHDL程序(使用Waveform

29、Editor， Simulator)；（4）進(jìn)行芯片的時(shí)序分析(使用Timing Analyzer)；（5）安排芯片管腳位置(使用Floorplan Editor)；（6）下載程序至芯片(使用Programmer)。3 系統(tǒng)總體設(shè)計(jì)3.1 電子密碼鎖設(shè)計(jì)的原理1、編碼總量的確定電子密碼鎖隨機(jī)開(kāi)鎖成功的概率定義為：P=1/NT其中P為隨機(jī)開(kāi)鎖成功概率，NT為密碼編碼總量。顯然要使密碼鎖安全性高，NT應(yīng)盡可能大，使P趨于零，但NT越大，相應(yīng)電路越復(fù)雜，密碼的記憶與操作也越麻煩。故NT應(yīng)有合理的上限和下限。下限NTL的選擇應(yīng)使密碼落在隨機(jī)開(kāi)鎖可能成功的操作時(shí)區(qū)以外。若每一次開(kāi)鎖操作時(shí)間為t，為便于做

30、隨機(jī)試驗(yàn)，將NT分為n段并期望在1/n段的1/2處開(kāi)鎖成功。此時(shí)p=1/2n則隨機(jī)開(kāi)鎖試驗(yàn)期望成功的時(shí)間為：Tr=NTt/2n假定系統(tǒng)設(shè)計(jì)不考慮誤碼輸入的保護(hù)，密碼鎖在無(wú)保護(hù)的情況下使操作人員任意作隨機(jī)開(kāi)鎖試驗(yàn)的時(shí)間為T(mén)EN，則：NTL=(2nTEN t)x，其中x為最低安全系數(shù)。即：TEN=(NTLt/2n)/x顯然若使NT=NTL，則TrTEN，則使分段隨機(jī)試驗(yàn)不易成功。由此可得出數(shù)字密碼鎖的編碼總量設(shè)定是系統(tǒng)設(shè)計(jì)安全性、性的首要技術(shù)指標(biāo)。一般來(lái)說(shuō)，當(dāng)NT選定之后，NT的上限NTH原則上是越大越安全，但一般設(shè)計(jì)時(shí)取NTH=(101000)NTL較為合理。2、編碼制式的選擇編碼制式應(yīng)根據(jù)NT

31、的大小選取，可分為如下三種：（1）密碼的各位都可以重碼：NT1=ai；（2）密碼的非相鄰位可以重碼：NT2=a(a-1)i；（3）密碼的任何一位都不能重碼：NT3=a(a-1)(a-i+1)。其中a為基數(shù)，i為位數(shù)，a和i的選取應(yīng)該滿足NTNTL ， a=2，3，4，10，12，14，16。現(xiàn)在以最常用的a=10，i=6為例，可以計(jì)算出NT2=0159NT 1，NT 3=0.15N T1，所以編碼制式考慮是否重碼對(duì)NT有很大影響。另外，一樣制式下不同的基底對(duì)編碼總量NT會(huì)有影響，而且基底的選擇也會(huì)影響到硬件電路的設(shè)計(jì)。本文設(shè)計(jì)的密碼鎖采用十進(jìn)制編碼，密碼各位允許重碼，為簡(jiǎn)化電路設(shè)計(jì)，密碼鎖口令

32、采用對(duì)串行脈沖計(jì)數(shù)的方式輸入。3、誤碼輸入的保護(hù)措施如前所述，電子密碼鎖的設(shè)計(jì)應(yīng)考慮自身的安全性，由于編碼和捕捉密碼的實(shí)驗(yàn)都是隨機(jī)的，若要使P=1 NT趨近于0，必須采取誤碼輸入的保護(hù)措施。假定設(shè)定的誤碼輸入次數(shù)不超過(guò)三次，誤碼達(dá)到三次時(shí)系統(tǒng)應(yīng)關(guān)閉主控電路，拒絕大于三次的密碼輸入，并且系統(tǒng)進(jìn)入報(bào)警狀態(tài)。系統(tǒng)正常狀態(tài)的恢復(fù)可采用萬(wàn)能密碼輸入或者系統(tǒng)掉電恢復(fù)。3.2 方案的提出方案一：采用數(shù)字電路控制。雖然采用數(shù)字密碼鎖電路的好處是設(shè)計(jì)簡(jiǎn)單，但是由于其是純電路實(shí)際，在系統(tǒng)運(yùn)行時(shí)，延時(shí)會(huì)比較嚴(yán)重。方案二：通過(guò)單片機(jī)實(shí)現(xiàn)，現(xiàn)在一種新的方案就是采用一種是用以AT89S51為核心的單片機(jī)控制方案。雖然有靈

33、活的設(shè)計(jì)和豐富的IO端口，但是單片機(jī)設(shè)計(jì)的缺點(diǎn)是程序運(yùn)行時(shí)容易出現(xiàn)跑飛現(xiàn)象。通過(guò)以上比較顯然單片機(jī)方案有較大的活動(dòng)空間，不但能實(shí)現(xiàn)所要求的功能而且能在很大的程度上擴(kuò)展功能，而且還可以方便的對(duì)系統(tǒng)進(jìn)行升級(jí)，但是由于所學(xué)知識(shí)不能將其有效的應(yīng)用，現(xiàn)有環(huán)境不能滿足，而且單片機(jī)的密碼鎖有一定的不足之處，在運(yùn)行時(shí)程序有時(shí)會(huì)產(chǎn)生PC指針錯(cuò)誤，還有基于現(xiàn)在所學(xué)知識(shí)的應(yīng)用，所以基于以上比較提出了第三種方案。方案三：利用FPGA設(shè)計(jì)電子密碼鎖，其成本低，設(shè)計(jì)方便（有相應(yīng)的開(kāi)發(fā)板），現(xiàn)有資源充足，實(shí)現(xiàn)比較容易，更利于系統(tǒng)的維護(hù)改進(jìn)和升級(jí)，可靠性更高，更安全。通過(guò)以上比較描述，本設(shè)計(jì)采用基于FPGA的電子密碼鎖設(shè)計(jì)方

34、案。3.3 系統(tǒng)設(shè)計(jì)要求 設(shè)計(jì)一個(gè)具有較高安全性和較低成本的通用電子密碼鎖，具體功能要求如下：（1）數(shù)碼輸入：每按下一個(gè)數(shù)字鍵，就輸入一個(gè)數(shù)值，并在顯示器上的顯示出該數(shù)值，同時(shí)將先前輸入的數(shù)據(jù)依序左移一個(gè)數(shù)字位置。（2）數(shù)碼清除：按下此鍵可清除前面所有的輸入值，清除為“0000”。（3）密碼更改：按下此鍵時(shí)會(huì)將目前的數(shù)字設(shè)定成新的密碼。（4）激活電鎖：按下此鍵可將密碼鎖上鎖。（5）解除電鎖：按下此鍵會(huì)檢查輸入的密碼是否正確，密碼正確即開(kāi)鎖。（6）數(shù)字位退格：按下此鍵可清除最低的數(shù)字位，并使各位向右移。（7）萬(wàn)能密碼：為了怕使用者忘記密碼，系統(tǒng)可在設(shè)計(jì)時(shí)考慮設(shè)計(jì)一個(gè)萬(wàn)用密碼，不論原來(lái)密碼是什么，

35、只要輸入萬(wàn)能密碼就能開(kāi)鎖。3.4 系統(tǒng)設(shè)計(jì)描述本系統(tǒng)為一個(gè)簡(jiǎn)潔型的電子密碼鎖，該系統(tǒng)以開(kāi)發(fā)板為主要核心，采用4*4的鍵盤(pán)，前10個(gè)鍵為數(shù)字鍵，8個(gè)數(shù)碼管顯示密碼輸入，后面的按鍵實(shí)現(xiàn)電子密碼鎖的各個(gè)功能，總體外觀如圖3.1所示。圖3.1 電子密碼外觀圖上圖為在實(shí)驗(yàn)開(kāi)發(fā)板上實(shí)現(xiàn)，使用開(kāi)發(fā)板有十六個(gè)按鍵，分別對(duì)應(yīng)數(shù)字0到9和各個(gè)功能鍵，LED顯示為開(kāi)發(fā)板上數(shù)碼管顯示。3.5 各功能模塊描述電子密碼鎖主要由四個(gè)部分組成：數(shù)字密碼輸入電路、密碼鎖控制電路、密碼鎖顯示電路和報(bào)警模塊。也就是說(shuō)，設(shè)計(jì)分為四個(gè)大的功能模塊。圖3.2為數(shù)字電子密碼鎖系統(tǒng)總體框圖。圖3.2 數(shù)字電子密碼功能模塊圖（1） 密碼鎖輸入

36、電路包括時(shí)序產(chǎn)生電路、鍵盤(pán)掃描電路、鍵盤(pán)彈跳消除電路、鍵盤(pán)譯碼電路等幾個(gè)小的功能電路。模塊的功能是：將用戶通過(guò)鍵盤(pán)輸入的數(shù)字密碼，確認(rèn)密碼是否輸入，產(chǎn)生電路中使用的三種不同頻率的工作脈沖波形，即系統(tǒng)時(shí)鐘脈沖、彈跳消除取樣信號(hào)和鍵盤(pán)掃描信號(hào)；為了加強(qiáng)按鍵按下的準(zhǔn)確性加了去抖模塊。作為電子密碼鎖的輸入電路，數(shù)字密碼輸入電路可采用一個(gè)44的通用開(kāi)發(fā)板上的鍵盤(pán)作為本設(shè)計(jì)的輸入設(shè)備。開(kāi)發(fā)板鍵盤(pán)具有低成本、可靠性高、構(gòu)成電路簡(jiǎn)單、技術(shù)成熟和應(yīng)用廣泛等特點(diǎn)，因此將其應(yīng)用到通用電子密碼鎖中還是比較適宜的。（2） 密碼鎖控制電路包括按鍵數(shù)據(jù)的緩沖存儲(chǔ)電路，密碼的清除、變更、存儲(chǔ)、激活電鎖電路（寄存器清除信號(hào)發(fā)生

37、電路），密碼核對(duì)（數(shù)值比較電路），解鎖電路（開(kāi)/關(guān)門(mén)鎖電路）、報(bào)警電路等幾個(gè)小的功能電路。模塊功能：用于密碼的更改，密碼的清除，以與對(duì)密碼鎖的工作狀態(tài)更改，對(duì)輸入密碼次數(shù)的計(jì)數(shù)功能，還有就是更智能化，更符合人們的思維，按鍵的時(shí)候都是習(xí)慣看輸入數(shù)字的移位情況。（3）密碼顯示電路主要將顯示數(shù)據(jù)的BCD碼轉(zhuǎn)換成相對(duì)應(yīng)的編碼。如，若選用七段數(shù)碼管顯示電路，主要將待顯示數(shù)據(jù)的BCD碼轉(zhuǎn)換成數(shù)碼器的七段顯示驅(qū)動(dòng)編碼。數(shù)字電子密碼鎖的顯示信息電路可采用LED數(shù)碼管顯示和液晶屏幕顯示兩種。液晶顯示具有高速顯示、高可靠性、易于擴(kuò)展和升級(jí)等優(yōu)點(diǎn)，但是普通液晶顯示屏存在亮度低、對(duì)復(fù)雜環(huán)境的適應(yīng)能力差等缺點(diǎn)，在低亮度

38、的環(huán)境下還需要加入其它輔助的照明設(shè)備，驅(qū)動(dòng)電路設(shè)計(jì)相對(duì)復(fù)雜，因此本設(shè)計(jì)的顯示電路使用通用的LED數(shù)碼管。通過(guò)上面所描述的系統(tǒng)結(jié)構(gòu)可知，通用的電子密碼鎖主要由三個(gè)部分組成：數(shù)字密碼輸入電路、密碼鎖控制電路和密碼鎖顯示電路。從圖3.2系統(tǒng)的總體走向圖可知：通過(guò)時(shí)序產(chǎn)生鍵盤(pán)掃描信號(hào)，由鍵盤(pán)輸入密碼或者功能按鍵，當(dāng)然在這過(guò)程中要經(jīng)過(guò)按鍵去抖，最后將將所輸入的鍵盤(pán)值譯碼得到具體的數(shù)字或者功能鍵；將輸入值輸入鍵盤(pán)數(shù)據(jù)存儲(chǔ)器，在這里面可以將鍵盤(pán)值存儲(chǔ)或者清除，再經(jīng)過(guò)比較電路，比較輸入值與原來(lái)存儲(chǔ)的是否一致，如果一致則開(kāi)啟鎖，如果不一致則報(bào)警（在報(bào)警后可以通過(guò)輸入萬(wàn)能密碼或者斷電復(fù)位等可以解決）；在經(jīng)過(guò)存儲(chǔ)電

39、路時(shí)，同時(shí)將所輸入的值通過(guò)LED顯示出來(lái)，顯示將通過(guò)BCD譯碼電路，將所獲取的值顯示在LED數(shù)碼管上。3.6 系統(tǒng)流程系統(tǒng)流程圖如圖4.1：（不能光有一個(gè)圖，必須配有對(duì)圖的文字說(shuō)明，把系統(tǒng)的流程說(shuō)清楚）圖3.3 系統(tǒng)流程圖4 系統(tǒng)詳細(xì)設(shè)計(jì)4.1 輸入模塊4.1.1 時(shí)序產(chǎn)生電路本時(shí)序產(chǎn)生電路中使用了三種不同頻率的工作脈沖波形：系統(tǒng)時(shí)鐘脈沖（它是系統(tǒng)部所有時(shí)鐘脈沖的源頭，且其頻率最高）、彈跳消除取樣信號(hào)、鍵盤(pán)掃描信號(hào)。當(dāng)一個(gè)系統(tǒng)中需使用多種操作頻率的脈沖波形時(shí)，最方便的方法之一就是利用一計(jì)數(shù)器來(lái)產(chǎn)生各種需要的頻率。也就是先建立一個(gè)N位計(jì)數(shù)器，N的大小根據(jù)電路的需求決定，N的值越大，電路可以分頻的

40、次數(shù)就越多，這樣就可以獲得更大的頻率變化，以便提供多種不同頻率的時(shí)鐘信號(hào)。若輸入時(shí)鐘為CLK，N位計(jì)數(shù)器的輸出為QN-1.0，則Q(0)為CLK的2分頻脈沖信號(hào)，Q(1)為CLK的4分頻脈沖信號(hào)，Q(2)為CLK的8分頻脈沖信號(hào)Q(N-1)為CLK的2N分頻脈沖信號(hào)；Q(5 DOWNTO 4)取得的是一個(gè)脈沖波形序列，其值依000110110001周期性變化，其變化頻率為CLK的32分頻。我們利用以上規(guī)律即可得到各種我們所需要頻率的信號(hào)或信號(hào)序列。CLK_1K:時(shí)鐘信號(hào)SIGNAL K_SRCLK: STD_LOGIC ; -鍵盤(pán)輸入采樣時(shí)鐘SIGNAL K_POS: STD_LOGIC_VE

41、CTOR(1 DOWNTO 0); -按鍵位置信號(hào)SIGNAL KSCAN:STD_LOGIC_VECTOR(3 DOWNTO 0); -鍵盤(pán)掃描信號(hào)KEY IN:STD_LOGIC_VECTOR(2 DOWNTO 0)；-按鍵輸入信號(hào)KSRCLK:STD_LOGIC;-鍵盤(pán)輸入采樣時(shí)鐘4.1.2 按鍵消抖電路由于設(shè)計(jì)采用的矩陣式鍵盤(pán)是機(jī)械開(kāi)關(guān)結(jié)構(gòu)，因此在開(kāi)關(guān)切換的瞬間會(huì)在接觸點(diǎn)出現(xiàn)信號(hào)來(lái)回彈跳的現(xiàn)象，對(duì)于電子密碼鎖這種靈敏度較高的電路這種彈跳將很可能會(huì)造成誤動(dòng)作輸入，從而影響到密碼鎖操作的正確性。彈跳現(xiàn)象產(chǎn)生的原因是，雖然每次只是按下按鍵一次然后放掉，然而實(shí)際產(chǎn)生的按鍵信號(hào)卻不知跳動(dòng)一次，經(jīng)

42、過(guò)取樣信號(hào)的檢查后，將會(huì)造成誤判斷，以為鍵盤(pán)按了兩次。圖4.2 彈跳現(xiàn)象產(chǎn)生錯(cuò)誤的抽樣結(jié)果 如果調(diào)整抽樣頻率，彈跳現(xiàn)象就可以獲得改善。圖4.3 調(diào)整抽樣頻率后得到的抽樣結(jié)果因此必須加上彈跳消除電路，避免誤操作信號(hào)的發(fā)生。特別要注意的是，彈跳消除電路所使用的脈沖信號(hào)的頻率必須比其他電路使用的脈沖信號(hào)的頻率更高；通常將掃描電路的工作頻率定在100KHz左右，而將彈跳消除電路的工作頻率定在200KHZ左右，其工作頻率通常是前者的2倍或者更高。debounce: block is begin u1:debouncing port map (d_in=key_in(0),d_out=c(0), clk=

43、c_debounce); u2:debouncing port map (d_in=key_in(1),d_out=c(1), clk=c_debounce); u3:debouncing port map (d_in=key_in(2),d_out=c(2), clk=c_debounce);end block debounce;按鍵消抖部分是由兩個(gè)小的模塊集成為一個(gè)去抖電路的，所以在此分開(kāi)介紹此兩個(gè)模塊。Dcfq模塊：dcfq 模塊的主要程序if clrn=0 and prn=1 then q=0; elsif clrn=1 and prn=0 then q=1; elsif clkeve

44、nt and clk=1 then qclk,clrn=inv_d,prn=vcc,d=vcc,q=q0); u2:dcfq port map (clk=clk,clrn=q0,prn=vcc,d=vcc,q=q0); process(clk) begin if clkevent and clk=1 then d0=not q1; d1=d0; end if;end process; dd0=d0;dd1=d1; 1=q1; 0=q0; d_out=not (d1 and not d0); d_out1=not q1;end architecture art;這段程序的作用就是通過(guò)對(duì)信號(hào)的分頻

45、處理，從而將按鍵產(chǎn)生的不規(guī)則信號(hào)轉(zhuǎn)換為便于識(shí)別的按鍵信號(hào)，達(dá)到消除抖動(dòng)的目的。4.1.3 鍵盤(pán)掃描電路掃描電路的作用是用來(lái)提供鍵盤(pán)掃描信號(hào)的，掃描信號(hào)變化的順序依次為11101101101101111110依序的周而復(fù)始。掃描時(shí)依序分別掃描四列按鍵，當(dāng)掃描信號(hào)為1110時(shí)掃描KY3這一排按鍵；當(dāng)掃描信號(hào)為1101室，掃描KY2這一排按鍵；當(dāng)掃描信號(hào)為1011時(shí)，掃描KY1這一排按鍵；當(dāng)掃描信號(hào)為0111時(shí)，掃描KY0這一排按鍵。每掃描一排按鍵就檢查一次是否有鍵被按下，如果這排沒(méi)有按鍵被按下就忽略，反之，如果出現(xiàn)被按下的鍵則立刻進(jìn)行按鍵編碼的動(dòng)作，且將編碼的結(jié)果儲(chǔ)存于寄存器中。-掃描信號(hào)發(fā)生器

46、counter: block is begin process (clk_1k) is begin if (clk_1kevent and clk_1k=1) then q=q+1; end if ; k_srclk=q(7); k_pos=q(9 downto 8); end process ; scan =1110 when k_pos=0 else 1101 when k_pos=1 else 1011 when k_pos=2 else 0111 when k_pos=3 else 1111; end block counter;鍵盤(pán)掃描電路的作用是提供鍵盤(pán)掃描信號(hào)，掃描信號(hào)變化的順序?yàn)?110- -1101-1011-0111-1110周而復(fù)始。掃描信號(hào)0111代表掃描的為*、0、#這一排按鍵， 當(dāng)*這個(gè)按鍵被按下時(shí)， 由CSR1.0讀出的值為11，按鍵位置的數(shù)碼關(guān)系如表4.6所列。表4.1 按鍵位置的數(shù)碼