計算機組成原理-第二版-唐朔飛著-課后習題答案完整

1、第 1 章 計算機系統(tǒng)概論1. 什么是計算機系統(tǒng)、計算機硬件和計算機軟件？硬件和軟件哪個更重要？解： P3計算機系統(tǒng)：由計算機硬件系統(tǒng)和軟件系統(tǒng)組成的綜合體。計算機硬件：指計算機中的電子線路和物理裝置。計算機軟件：計算機運行所需的程序及相關(guān)資料。硬件和軟件在計算機系統(tǒng)中相互依存，缺一不可，因此同樣重要。2. 如何理解計算機的層次結(jié)構(gòu)？答：計算機硬件、系統(tǒng)軟件和應用軟件構(gòu)成了計算機系統(tǒng)的三個層次結(jié)構(gòu)。（ 1）硬件系統(tǒng)是最內(nèi)層的，它是整個計算機系統(tǒng)的基礎(chǔ)和核心。（ 2）系統(tǒng)軟件在硬件之外，為用戶提供一個基本操作界面。（ 3）應用軟件在最外層，為用戶提供解決具體問題的應用系統(tǒng)界面。通常將硬件系統(tǒng)之外

2、的其余層稱為虛擬機。各層次之間關(guān)系密切，上層是下層的擴展，下層是上層的基礎(chǔ)，各層次的劃分不是絕對的。3. 說明高級語言、匯編語言和機器語言的差別及其聯(lián)系。答：機器語言是計算機硬件能夠直接識別的語言，匯編語言是機器語言的符號表示，高級語言是面向算法的語言。高級語言編寫的程序（源程序）處于最高層，必須翻譯成匯編語言，再由匯編程序匯編成機器語言（目標程序）之后才能被執(zhí)行。4. 如何理解計算機組成和計算機體系結(jié)構(gòu)？答：計算機體系結(jié)構(gòu)是指那些能夠被程序員所見到的計算機系統(tǒng)的屬性，如指令系統(tǒng)、數(shù)據(jù)類型、尋址技術(shù)組成及 I/O 機理等。計算機組成是指如何實現(xiàn)計算機體系結(jié)構(gòu)所體現(xiàn)的屬性，包含對程序員透明的硬件

3、細節(jié)，如組成計算機系統(tǒng)的各個功能部件的結(jié)構(gòu)和功能，及相互連接方法等。5. 馮?諾依曼計算機的特點是什么？解：馮 ?諾依曼計算機的特點是： P8 計算機由運算器、控制器、存儲器、輸入設(shè)備、輸出設(shè)備五大部件組成； 指令和數(shù)據(jù)以同同等地位存放于存儲器內(nèi)，并可以按地址訪問； 指令和數(shù)據(jù)均用二進制表示； 指令由操作碼、地址碼兩大部分組成，操作碼用來表示操作的性質(zhì)，地址碼用來表示操作數(shù)在存儲器中的位置； 指令在存儲器中順序存放，通常自動順序取出執(zhí)行； 機器以運算器為中心（原始馮?諾依曼機）。6. 畫出計算機硬件組成框圖，說明各部件的作用及計算機系統(tǒng)的主要技術(shù)指 標。答：計算機硬件組成框圖如下：各部件的作用

4、如下：控制器：整機的指揮中心，它使計算機的各個部件自動協(xié)調(diào)工作。運算器：對數(shù)據(jù)信息進行處理的部件，用來進行算術(shù)運算和邏輯運算。存儲器：存放程序和數(shù)據(jù)，是計算機實現(xiàn)“存儲程序控制”的基礎(chǔ)。輸入設(shè)備：將人們熟悉的信息形式轉(zhuǎn)換成計算機可以接受并識別的信息形式 的設(shè)備。輸出設(shè)備：將計算機處理的結(jié)果（二進制信息）轉(zhuǎn)換成人類或其它設(shè)備可以 接收和識別的信息形式的設(shè)備。計算機系統(tǒng)的主要技術(shù)指標有：機器字長：指CP5次能處理的數(shù)據(jù)的位數(shù)。通常與 CPU勺寄存器的位數(shù)有 關(guān)，字長越長，數(shù)的表示范圍越大，精度也越高。機器字長也會影響計算機的運算 速度。數(shù)據(jù)通路寬度：數(shù)據(jù)總線一次能并行傳送的數(shù)據(jù)位數(shù)。存儲容量：指能

5、存儲信息的最大容量，通常以字節(jié)來衡量。一般包含主存容 量和輔存容量。運算速度：通常用MIPS （每秒百萬條指令）、MFLOPS每秒百萬次浮點運 算）或CPI （執(zhí)行一條指令所需的時鐘周期數(shù)）來衡量。CPLM行時間是指CPUM特定程序的執(zhí)行時間。主頻：機器內(nèi)部主時鐘的運行頻率，是衡量機器速度的重要參數(shù)。吞吐量：指流入、處理和流出系統(tǒng)的信息速率。它主要取決于主存的存取周 期。響應時間：計算機系統(tǒng)對特定事件的響應時間，如實時響應外部中斷的時間 等。7. 解釋下列概念：主機、CPU主存、存儲單元、存儲元件、存儲基元、存儲元、存儲字、存儲 字長、存儲容量、機器字長、指令字長。解： P9-10主機：是計算

6、機硬件的主體部分，由CPUK主存儲器Mg成為主機。CPU中央處理器，是計算機硬件的核心部件，由運算器和控制器組成；（早 期的運算器和控制器不在同一芯片上，現(xiàn)在的CPU內(nèi)除含有運算器和控制器外還集成了 CACHE。主存：計算機中存放正在運行的程序和數(shù)據(jù)的存儲器，為計算機的主要工作存儲器，可隨機存??；由存儲體、各種邏輯部件及控制電路組成。存儲單元：可存放一個機器字并具有特定存儲地址的存儲單位。存儲元件：存儲一位二進制信息的物理元件，是存儲器中最小的存儲單位，又叫存儲基元或存儲元，不能單獨存取。存儲字：一個存儲單元所存二進制代碼的邏輯單位。存儲字長：一個存儲單元所存儲的二進制代碼的總位數(shù)。存儲容量：

7、存儲器中可存二進制代碼的總量；（通常主、輔存容量分開描 述）。機器字長：指CP5次能處理的二進制數(shù)據(jù)的位數(shù)，通常與CPU勺寄存器位數(shù)有關(guān)。指令字長：機器指令中二進制代碼的總位數(shù)。8. 解釋下列英文縮寫的中文含義：CPU、 PC、IR 、CU、ALU、ACC、MQ、X、MAR、MDR、I/O 、 MIPS、CPI、FLOPS解：全面的回答應分英文全稱、中文名、功能三部分。CPU： Central Processing Unit ，中央處理機（器），是計算機硬件的核心 部件，主要由運算器和控制器組成。PC： Program Counter ，程序計數(shù)器，其功能是存放當前欲執(zhí)行指令的地址，并可自動計

8、數(shù)形成下一條指令地址。IR ： Instruction Register ，指令寄存器，其功能是存放當前正在執(zhí)行的指 令。CU： Control Unit ，控制單元（部件），為控制器的核心部件，其功能是產(chǎn)生微操作命令序列。ALU： Arithmetic Logic Unit ，算術(shù)邏輯運算單元，為運算器的核心部件，其功能是進行算術(shù)、邏輯運算。ACC： Accumulator ，累加器，是運算器中既能存放運算前的操作數(shù)，又能存 放運算結(jié)果的寄存器。MQ： Multiplier-Quotient Register ，乘商寄存器，乘法運算時存放乘數(shù)、除法時存放商的寄存器。X:此字母沒有專指的縮寫含

9、義，可以用作任一部件名，在此表示操作數(shù)寄存 器，即運算器中工作寄存器之一，用來存放操作數(shù)；MAR： Memory Address Register ，存儲器地址寄存器，在主存中用來存放欲 訪問的存儲單元的地址。MDR： Memory Data Register ，存儲器數(shù)據(jù)緩沖寄存器，在主存中用來存放從 某單元讀出、或要寫入某存儲單元的數(shù)據(jù)。I/O ： Input/Output equipment ，輸入 / 輸出設(shè)備，為輸入設(shè)備和輸出設(shè)備的 總稱，用于計算機內(nèi)部和外界信息的轉(zhuǎn)換與傳送。MIPS： Million Instruction Per Second ，每秒執(zhí)行百萬條指令數(shù)，為計算 機

10、運算速度指標的一種計量單位。9. 畫出主機框圖，分別以存數(shù)指令“ STA M和加法指令“ ADD M （M均為 主存地址）為例，在圖中按序標出完成該指令（包括取指令階段）的信息流程（如-）。假設(shè)主存容量為256M*32位，在指令字長、存儲字長、機器字長相等的條 件下，指出圖中各寄存器的位數(shù)。解：主機框圖如P13圖1.11所示(1) STA M 指令：Pg MAR MAR>MM MM> MDRMDRIR,OP(IR)-CU Ad(IR) -MAR ACOMDR MAR>MIM WR(2) ADD M旨令：Pg MAR MAR>MIM MIM> MDR MDR IR,

11、OP(IR)-CU Ad(IR) -MAR RD MM>MDR MDRX, ADD ALUACC ACC>MDR WR假設(shè)主存容量256M*32位，在指令字長、存儲字長、機器字長相等的條件 下，ACC X、IR、MDRJ存器均為32位，PC和MARif存器均為28位。10. 指令和數(shù)據(jù)都存于存儲器中，計算機如何區(qū)分它們？解：計算機區(qū)分指令和數(shù)據(jù)有以下 2 種方法： 通過不同的時間段來區(qū)分指令和數(shù)據(jù)，即在取指令階段(或取指微程序)取出的為指令，在執(zhí)行指令階段(或相應微程序)取出的即為數(shù)據(jù)。通過地址來源區(qū)分，由PC提供存儲單元地址的取出的是指令，由指令地 址碼部分提供存儲單元地址的取出

12、的是操作數(shù)。第 2 章 計算機的發(fā)展及應用1. 通常計算機的更新?lián)Q代以什么為依據(jù)？答： P22主要以組成計算機基本電路的元器件為依據(jù)，如電子管、晶體管、集成電路2. 舉例說明專用計算機和通用計算機的區(qū)別。答：按照計算機的效率、速度、價格和運行的經(jīng)濟性和實用性可以將計算機劃分為通用計算機和專用計算機。通用計算機適應性強，但犧牲了效率、速度和經(jīng)濟性，而專用計算機是最有效、最經(jīng)濟和最快的計算機，但適應性很差。例如個人電腦和計算器。3. 什么是摩爾定律？該定律是否永遠生效？為什么？答：P23,否,P36第 3 章 系統(tǒng)總線1. 什么是總線？總線傳輸有何特點？為了減輕總線負載，總線上的部件應具備什么特點

13、？答：P41.總線是一種能由多個部件分時共享的公共信息傳送線路?？偩€傳輸?shù)奶攸c是：某一時刻只允許有一個部件向總線發(fā)送信息，但多個部件可以同時從總線上接收相同的信息。為了減輕總線負載，總線上的部件應通過三態(tài)驅(qū)動緩沖電路與總線連通。2. 總線如何分類？什么是系統(tǒng)總線？系統(tǒng)總線又分為幾類，它們各有何作用，是單向的，還是雙向的，它們與機器字長、存儲字長、存儲單元有何關(guān)系？答：按照連接部件的不同，總線可以分為片內(nèi)總線、系統(tǒng)總線和通信總線。系統(tǒng)總線是連接CPU主存、I/O各部件之間的信息傳輸線。系統(tǒng)總線按照傳輸信息不同又分為地址線、數(shù)據(jù)線和控制線。地址線是單向的，其根數(shù)越多，尋址空間越大，即CPUfg訪問

14、的存儲單元的個數(shù)越多；數(shù)據(jù)線是雙向的，其根數(shù)與存儲字長相同，是機器字長的整數(shù)倍。3. 常用的總線結(jié)構(gòu)有幾種？不同的總線結(jié)構(gòu)對計算機的性能有什么影響？舉例說明。答：略。見P52-55。4. 為什么要設(shè)置總線判優(yōu)控制？常見的集中式總線控制有幾種？各有何特點？哪種方式響應時間最快？哪種方式對電路故障最敏感？答：總線判優(yōu)控制解決多個部件同時申請總線時的使用權(quán)分配問題；常見的集中式總線控制有三種：鏈式查詢、計數(shù)器定時查詢、獨立請求；特點：鏈式查詢方式連線簡單，易于擴充，對電路故障最敏感；計數(shù)器定時查詢方式優(yōu)先級設(shè)置較靈活，對故障不敏感，連線及控制過程較復雜；獨立請求方式速度最快，但硬件器件用量大，連線多

15、，成本較高。5. 解釋下列概念：總線寬度、總線帶寬、總線復用、總線的主設(shè)備（或主模塊）、總線的從設(shè)備（或從模塊）、總線的傳輸周期和總線的通信控制。答：P46?？偩€寬度：通常指數(shù)據(jù)總線的根數(shù)；總線帶寬：總線的數(shù)據(jù)傳輸率，指單位時間內(nèi)總線上傳輸數(shù)據(jù)的位數(shù)；總線復用：指同一條信號線可以分時傳輸不同的信號?？偩€的主設(shè)備（主模塊）：指一次總線傳輸期間，擁有總線控制權(quán)的設(shè)備（模塊）；總線的從設(shè)備（從模塊）：指一次總線傳輸期間，配合主設(shè)備完成數(shù)據(jù)傳輸?shù)脑O(shè)備（模塊），它只能被動接受主設(shè)備發(fā)來的命令；總線的傳輸周期：指總線完成一次完整而可靠的傳輸所需時間；總線的通信控制：指總線傳送過程中雙方的時間配合方式。6.

16、 試比較同步通信和異步通信。答：同步通信：指由統(tǒng)一時鐘控制的通信，控制方式簡單，靈活性差，當系統(tǒng)中各部件工作速度差異較大時，總線工作效率明顯下降。適合于速度差別不大的場合。異步通信：指沒有統(tǒng)一時鐘控制的通信，部件間采用應答方式進行聯(lián)系，控制方式較同步復雜，靈活性高，當系統(tǒng)中各部件工作速度差異較大時，有利于提高總線工作效率。7. 畫圖說明異步通信中請求與回答有哪幾種互鎖關(guān)系？答：見 P61-62,圖 3.86。8. 為什么說半同步通信同時保留了同步通信和異步通信的特點？答：半同步通信既能像同步通信那樣由統(tǒng)一時鐘控制，又能像異步通信那樣允許傳輸時間不一致，因此工作效率介于兩者之間。9. 分離式通訊

17、有何特點，主要用于什么系統(tǒng)？答：分離式通訊的特點是：（1）各模塊欲占用總線使用權(quán)都必須提出申請； （2）在得到總線使用權(quán)后，主模塊在先定的時間內(nèi)向?qū)Ψ絺魉托畔?，采用同步方式傳送，不再等待對方的回答信號；?）各模塊在準備數(shù)據(jù)的過程中都不占用總 線，使總線可接受其它模塊的請求；（4）總線被占用時都在做有效工作，或者通 過它發(fā)送命令，或者通過它傳送數(shù)據(jù)，不存在空閑等待時間，充分利用了總線的占 用，從而實現(xiàn)了總線在多個主、從模塊間進行信息交叉重疊并行傳送。分離式通訊主要用于大型計算機系統(tǒng)。10. 為什么要設(shè)置總線標準？你知道目前流行的總線標準有哪些？什么叫plug and play ?哪些總線有這一

18、特點？答：總線標準的設(shè)置主要解決不同廠家各類模塊化產(chǎn)品的兼容問題；目前流行的總線標準有：ISA、EISA、PCI等；plug and play :即插即用，EISA、PCI等具有此功能。11. 畫一個具有雙向傳輸功能的總線邏輯圖。答：在總線的兩端分別配置三態(tài)門，就可以使總線具有雙向傳輸功能12. 設(shè)數(shù)據(jù)總線上接有 A B G D四個寄存器，要求選用合適的74系列芯 片,完成下列邏輯設(shè)計：（1）設(shè)計一個電路，在同一時間實現(xiàn) A A D-B和 AC寄存器間的傳 送；（2）設(shè)計一個電路，實現(xiàn)下列操作：T0時刻完成A總線；T1時刻完成總線一 A;T2時刻完成總線；T3時刻完成總線一 Bo解：（1）由T

19、打開三態(tài)門將D寄存器中的內(nèi)容送至總線bus,由cp脈沖同 時將總線上的數(shù)據(jù)打入到 A、B、C寄存器中。T和cp的時間關(guān)系如圖（1）所 示。S圖（1）(2)三態(tài)門1受T0+ T1控制，以確保T0時亥ij A總線，以及T1時亥IJ總線 一接收門1 一A。三態(tài)門2受T2+ T3控制，以確保T2時刻A今總線，以及T3時刻 總線一接收門2一B。T0、T1、T2、T3波形圖如圖(2)所示。圖13. 什么是總線的數(shù)據(jù)傳輸率，它與哪些因素有關(guān)？答：總線數(shù)據(jù)傳輸率即總線帶寬，指單位時間內(nèi)總線上傳輸數(shù)據(jù)的位數(shù)，通 常用每秒傳輸信息的字節(jié)數(shù)來衡量。它與總線寬度和總線頻率有關(guān)，總線寬度越 寬，頻率越快，數(shù)據(jù)傳輸率越高

20、。14. 設(shè)總線的時鐘頻率為8MHZ 一個總線周期等于一個時鐘周期。如果一個 總線周期中并行傳送16位數(shù)據(jù)，試問總線的帶寬是多少？解：由于：f=8MHz,T=1/f=1/8M秒，一個總線周期等于一個時鐘周期所以：總線帶寬=16/ (1/8M) = 128Mbps15. 在一個32位的總線系統(tǒng)中，總線的時鐘頻率為 66MHz假設(shè)總線最短傳 輸周期為4個時鐘周期，試計算總線的最大數(shù)據(jù)傳輸率。若想提高數(shù)據(jù)傳輸率，可 采取什么措施？解：總線彳輸周期=4*1/66M秒總線的最大數(shù)據(jù)傳輸率=32/(4/66M)=528Mbps若想提高數(shù)據(jù)傳輸率，可以提高總線時鐘頻率、增大總線寬度或者減少總線傳輸周期包含的

21、時鐘周期個數(shù)。16. 在異步串行傳送系統(tǒng)中，字符格式為： 1 個起始位、 8 個數(shù)據(jù)位、 1 個校驗位、 2 個終止位。若要求每秒傳送120 個字符，試求傳送的波特率和比特率。解：一幀包含：1+8+1+2=12位故波特率為：( 1+8+1+2) *120=1440bps比特率為：8*120=960bps存儲器17. 解釋概念：主存、輔存、Cache、 RAM、 SRAM、 DRA、M ROM、 PRO、M EPRO、MEEPRO、MCDRO、MFlash Memory 。答：主存：主存儲器，用于存放正在執(zhí)行的程序和數(shù)據(jù)。CPK以直接進行隨機讀寫，訪問速度較高。輔存：輔助存儲器，用于存放當前暫不

22、執(zhí)行的程序和數(shù)據(jù)，以及一些需要永久保存的信息。Cache：高速緩沖存儲器，介于 CPlffi主存之問，用于解決CPUffi主存之間速 度不匹配問題。RAM半導體隨機存取存儲器，主要用作計算機中的主存。SRAM靜態(tài)半導體隨機存取存儲器。DRAM動態(tài)半導體隨機存取存儲器。ROM掩膜式半導體只讀存儲器。由芯片制造商在制造時寫入內(nèi)容，以后只能 讀出而不能寫入。PROM可編程只讀存儲器，由用戶根據(jù)需要確定寫入內(nèi)容，只能寫入一次。EPROM紫外線擦寫可編程只讀存儲器。需要修改內(nèi)容時，現(xiàn)將其全部內(nèi)容擦 除，然后再編程。擦除依靠紫外線使浮動柵極上的電荷泄露而實現(xiàn)。EEPRQ M電擦寫可編程只讀存儲器。CDRO

23、 M只讀型光盤。Flash Memory ：閃速存儲器?；蚍Q快擦型存儲器。18. 計算機中哪些部件可以用于存儲信息？按速度、容量和價格/ 位排序說明。答：計算機中寄存器、Cache主存、硬盤可以用于存儲信息。按速度由高至低排序為：寄存器、Cache主存、硬盤；按容量由小至大排序為：寄存器、Cache主存、硬盤；按價格/位由高至低排序為：寄存器、Cache主存、硬盤。19. 存儲器的層次結(jié)構(gòu)主要體現(xiàn)在什么地方？為什么要分這些層次？計算機如何管理這些層次？答：存儲器的層次2構(gòu)主要體現(xiàn)在Cache-主存和主存-輔存這兩個存儲層次上。Cache-主存層次在存儲系統(tǒng)中主要對 CPUJ存起加速作用，即從整

24、體運行的 效果分析，CPL®存速度加快，接近于 Cache的速度，而尋址空間和位價卻接近于 主存。主存 - 輔存層次在存儲系統(tǒng)中主要起擴容作用，即從程序員的角度看，他所使用的存儲器其容量和位價接近于輔存，而速度接近于主存。綜合上述兩個存儲層次的作用，從整個存儲系統(tǒng)來看，就達到了速度快、容 量大、位價低的優(yōu)化效果。主存與CACH之間的信息調(diào)度功能全部由硬件自動完成。而主存與輔存層次的調(diào)度目前廣泛采用虛擬存儲技術(shù)實現(xiàn)，即將主存與輔存的一部分通過軟硬結(jié)合的技術(shù)組成虛擬存儲器，程序員可使用這個比主存實際空間（物理地址空間）大得多的虛擬地址空間（邏輯地址空間）編程，當程序運行時，再由軟、硬件自

25、動配合完成虛擬地址空間與主存實際物理空間的轉(zhuǎn)換。因此，這兩個層次上的調(diào)度或轉(zhuǎn)換操 作對于程序員來說都是透明的。20. 說明存取周期和存取時間的區(qū)別。解：存取周期和存取時間的主要區(qū)別是：存取時間僅為完成一次操作的時間，而存取周期不僅包含操作時間，還包含操作后線路的恢復時間。即：存取周期 = 存取時間 + 恢復時間21. 什么是存儲器的帶寬？若存儲器的數(shù)據(jù)總線寬度為 32位，存取周期為 200ns,則存儲器的帶寬是多少？解：存儲器的帶寬指單位時間內(nèi)從存儲器進出信息的最大數(shù)量。存儲器帶寬 =1/200ns X32位=160M位/秒=20MB/秒=5M 字/秒注意：字長32位，不是16位。(注：1ns

26、=10-9s)22. 機字長為32位，具存儲容量是64KBi按字編址它的尋址范圍是多少？ 若主存以字節(jié)編址，試畫出主存字地址和字節(jié)地址的分配情況。解：存儲容量是64KB時，按字節(jié)編址的尋址范圍就是 64K,如按字編址，其尋址范圍為：64K / (32/8) = 16K主存字地址和字節(jié)地址的分配情況：如圖023. 一個容量為16Kx 32位的存儲器，其地址線和數(shù)據(jù)線的總和是多少？當選 用下列不同規(guī)格的存儲芯片時，各需要多少片？1KX4 位，2KX 8 位，4KX 4 位，16Kxi 位，4KX 8 位，8KX 8 位解：地址線和數(shù)據(jù)線的總和 =14 + 32 = 46 根；選擇不同的芯片時，各需

27、要的片數(shù)為：1KX 4: (16KX 32) /(1KX 4)= 16X8 = 128 片2Kx 8: (16KX 32) /(2KX 8) = 8X4 = 32 片4Kx 4: (16KX 32) /(4KX 4) = 4X8 = 32 片16Kx 1： (16KX 32) / (16KX 1) = 1 X 32 = 32 片4Kx 8: (16KX 32) / (4KX 8) = 4X4 = 16 片8Kx 8: (16KX 32) /(8KX 8) = 2X4 = 8 片24. 比較靜態(tài)RAMf口動態(tài)RAM答：略。(參看課件)25. 什么叫刷新？為什么要刷新？說明刷新有幾種方法。解：刷新

28、：對DRAM1期進行的全部重寫過程；刷新原因：因電容泄漏而引起的 DRAMff存信息的衰減需要及時補充，因此安 排了定期刷新操作；常用的刷新方法有三種：集中式、分散式、異步式。集中式：在最大刷新間隔時間內(nèi)，集中安排一段時間進行刷新，存在CPUJ存死時間。分散式：在每個讀/寫周期之后插入一個刷新周期，無 CPLa存死時間。異步式：是集中式和分散式的折衷。26. 半導體存儲器芯片的譯碼驅(qū)動方式有幾種？解：半導體存儲器芯片的譯碼驅(qū)動方式有兩種：線選法和重合法。線選法：地址譯碼信號只選中同一個字的所有位，結(jié)構(gòu)簡單，費器材；重合法：地址分行、列兩部分譯碼，行、列譯碼線的交叉點即為所選單元。這種方法通過行

29、、列譯碼信號的重合來選址，也稱矩陣譯碼?？纱蟠蠊?jié)省器材用 量，是最常用的譯碼驅(qū)動方式。27. 一個8KX8位的動態(tài)RAM5片，其內(nèi)部結(jié)構(gòu)排列成 256X256形式，存取 周期為0.1 so試問采用集中刷新、分散刷新和異步刷新三種方式的刷新間隔各 為多少？解：采用分散刷新方式刷新間隔為：2ms,其中刷新死時間為：256X 0.1 525.6 小采用分散刷新方式刷新間隔為：256X （0.1 NS+X0.1 s） =51.2小采用異步刷新方式刷新間隔為 :2ms28. 畫出用1024X4位的存儲芯片組成一個容量為64Kx 8位的存儲器邏輯框圖。要求將64K 分成 4 個頁面，每個頁面分16 組，指

30、出共需多少片存儲芯片。解：設(shè)采用SRAM5片，則：總片數(shù)=（64KX8 位）/（1024X4 位）=64X2 = 128 片題意分析：本題設(shè)計的存儲器結(jié)構(gòu)上分為總體、頁面、組三級，因此畫圖時也應分三級畫。首先應確定各級的容量：頁面容量= 總?cè)萘?頁面數(shù) =64Kx 8 / 4= 16Kx 8位，4片16Kx 8字串聯(lián)成64Kx 8位組容量二頁面容量/ 組數(shù) =16Kx 8位/ 16 = 1K X8位，16片1KX8 位字串聯(lián)成16Kx 8位組內(nèi)片數(shù)=組容量/片容量=1KX8位/ 1KX4位=2片，兩片1KX4 位芯片位并聯(lián)成1KX 8位存儲器邏輯框圖：（略）。29. 設(shè)有一個64Kx 8位的R

31、AME片，試問該芯片共有多少個基本單元電路（簡稱存儲基元）？欲設(shè)計一種具有上述同樣多存儲基元的芯片，要求對芯片字長的選擇應滿足地址線和數(shù)據(jù)線的總和為最小，試確定這種芯片的地址線和數(shù)據(jù)線，并說明有幾種解答。解：存儲基元總數(shù) =64Kx 8位=512K位=219位；思路：如要滿足地址線和數(shù)據(jù)線總和最小，應盡量把存儲元安排在字向，因為地址位數(shù)和字數(shù)成2 的冪的關(guān)系，可較好地壓縮線數(shù)。設(shè)地址線根數(shù)為a,數(shù)據(jù)線根數(shù)為b,則片容量為：2ax b = 219; b = 219- a；若 a = 19 ， b = 1 ，總和 = 19+1 = 20 ；a = 18 ，b=2 ，總和= 18+2 = 20；a

32、= 17 ，b=4 ，總和= 17+4 = 21；a = 16 ，b=8 ，總和= 16+8 = 24；由上可看出：芯片字數(shù)越少，芯片字長越長，引腳數(shù)越多。芯片字數(shù)減1、芯片位數(shù)均按2的幕變化。結(jié)論：如果滿足地址線和數(shù)據(jù)線的總和為最小，這種芯片的引腳分配方案有 兩種：地址線=19根，數(shù)據(jù)線=1根；或地址線=18根，數(shù)據(jù)線=2根。30. 某8位微型機地址碼為18位，若使用4KX4位的RAM5片組成模塊板結(jié) 構(gòu)的存儲器，試問：(1)該機所允許的最大主存空間是多少？(2)若每個模塊板為32Kx 8位，共需幾個模塊板？(3)每個模塊板內(nèi)共有幾片 RAM5片？(4)共有多少片RAM(5) CPUfc何選

33、擇各模塊板？解：(1)該機所允許的最大主存空間是：218 X 8位=256Kx 8位=256KB(2)模塊板總數(shù) =256KX 8 / 32K X8 = 8 塊(3)板內(nèi)片數(shù)=32Kx8位/ 4K 乂4位=8X2 = 16片(4)總片數(shù)=16片X8 = 128片(5) CPU!過最高3位地址譯碼輸出選擇模板，次高 3位地址譯碼輸出選擇芯片。地址格式分配如下:15.設(shè)CPUS有16根地址線，8根數(shù)據(jù)線，并用目（低電平有效）作訪存控制信號，a作讀寫命令信號（高電平為讀，低電平為寫）?，F(xiàn)有下列存儲芯片：ROM：2KX 8位，4KX 4 位，8KX 8 位），RAM（1KX4 位，2KX 8 位，4K

34、X 8 位），及 74138譯 碼器和其他門電路（門電路自定）。試從上述規(guī)格中選用合適芯片，畫出CPUf口存儲芯片的連接圖。要求：（1）最小4K地址為系統(tǒng)程序區(qū)，409616383地址范圍為用戶程序區(qū)。1. ）指出選用的存儲芯片類型及數(shù)量。2. ）詳細畫出片選邏輯。解：（1）地址空間分配圖：系統(tǒng)程序區(qū)（ROMft 4KB : 0000H-0FFFH用戶程序區(qū)（RAMft 12KB : 1000H-3FFFH3. ）選片：ROM選擇4KX4位芯片2片，位并聯(lián)RAM選擇4KX 8位芯片3片，字串聯(lián)（RAM1地址范圍為：1000H-1FFFH,RAM2地址范圍為2000H-2FFFH, RAM地址范

35、圍為：3000H-3FFFH）（3）各芯片二進制地址分配如下:A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0ROM1,200000000000000000000011111111111RAM100010000000000000001111111111111RAM200100000000000000010111111111111RAM300110000000000000011111111111111CPUW存儲器連接邏輯圖及片選邏輯如下圖(3)所示：回圖(3)16. CPU假設(shè)同上題，現(xiàn)有8片8KX 8位的RAMS片與CPUf目連，試回答：(1)用74138譯碼器畫

36、出CPUW存儲芯片的連接圖；(2)寫出每片RAM勺地址范圍；(3)如果運行時發(fā)現(xiàn)不論往哪片 RAM!入數(shù)據(jù)后，以A000H為起始地址的存 儲芯片都有與其相同的數(shù)據(jù)，分析故障原因。(4)根據(jù)(1)的連接圖，若出現(xiàn)地址線 A13與CPUW線，并搭接到高電平 上，將出現(xiàn)什么后果？解：(1) CPUt存儲器芯片連接邏輯圖:(2)地址空間分配圖：RAM0 0000H1FFFHRAM1 2000H3FFFHRAM2 4000H5FFFHRAM3 6000H7FFFHRAM4 8000H9FFFHRAM5 A000HBFFFHRAM6 C000HDFFFHRAM7 E000HFFFFH(3)如果運行時發(fā)現(xiàn)不

37、論往哪片 RAM?入數(shù)據(jù)后，以A000H為起始地址的存 儲芯片(RAM5邨有與其相同的數(shù)據(jù)，則根本的故障原因為：該存儲芯片的片選輸入 端很可能總是處于低電平。假設(shè)芯片與譯碼器本身都是好的，可能的情況有：1)該片的端與巴J端錯連或短路；2）該片的E端與CPU的士端錯連或短路；3）該片的Id 端與地線錯連或短路。（4）如果地址線A13與CPUM線，并搭接到高電平上，將會出現(xiàn) A13包為“1”的情況。此時存儲器只能尋址 A13=1的地址空間（奇數(shù)片），A13=0的另一半 地址空間（偶數(shù)片）將永遠訪問不到。若對 A13=0的地址空間（偶數(shù)片）進行訪 問，只能錯誤地訪問到 A13=1的對應空間（奇數(shù)片）中去。17. 寫出1100、1101、1110、1111對應的漢明碼。解：有效信息均為n=4位，假設(shè)有效信息用b4b3b2b1表示校驗位位數(shù)k=3位，（2k>=n+k+1）設(shè)校驗位分別為c1、c2、c3,則漢明碼共4+3=7位，即：c1c2b4c3b3b2b1校驗位在漢明碼中分別處于第 1、2、4位c1=b4 b3 b1c2=b4 b2 b1 c3=b3 b2 b1當有效信息為1100時，c3c2c1=110,漢明碼為0111100。當有效信息