數(shù)字電子技術(shù)題庫(kù)

1、一、選擇題1 .求邏輯函數(shù)YABBAb的最簡(jiǎn)與或式()(A)ABAB(B)AB(C)ABB(D)12 .函數(shù)F(A,B,C尸AB+BC+AC最小項(xiàng)表達(dá)式為()。A.F(A,B,C)=£m(0,2,4)B.(A,B,C)£m(3,5,6,7)C.F(A,B,C)立m(0,2,3,4)D.F(A,B,C)=m(2,4,6,7)3 .求邏輯函數(shù)YABCABCABCABC的最簡(jiǎn)與或式A.YABCABCB.YABCC.Y1BCD.14 .求邏輯函數(shù)YABCABCABCABC的最簡(jiǎn)與或式A.YABBB.Y1C.YABD.YABCABAC5 .求邏輯函數(shù)Y(A,B,C,D)(mo,m1,

2、m2,m3,m4,m6,m8,m9,mio,mi1,m14)最簡(jiǎn)與或式()(A)BCDAD(B)BcdAcd(C)BCDAD(D)BCDAD6 .函數(shù)YABCaB的最簡(jiǎn)與或式()(A)ABABACBC(B)ABABACBC(C)0(D)17 .邏輯函數(shù)YABC(ABABBC),最少需要幾個(gè)與非門可以實(shí)現(xiàn)此邏輯()(A)2(B)3(C)4(D)58 .邏輯函數(shù)YCD(AB)ABCACD約束條件ABCD0的最簡(jiǎn)與或式()(A)BADAC(B)BAdAC(C)BADAC(D)BADAC9 .邏輯函數(shù)Y(A,B,C)ABCACBe的標(biāo)準(zhǔn)與或式為()(A)m(1,3,5,7)(B)m(0,3,5,7)(

3、C)m(1,2,5,7)(D)m(1,3,5,6)10 .圖中門電路為74系歹TTL門。要求當(dāng)Vi=Vih時(shí)，發(fā)光二極管D導(dǎo)通并發(fā)光,)且發(fā)光二極管導(dǎo)通電流約為10mA,下列說(shuō)法正確的是(Vcc?0RD&&3J一(A)(A)兩個(gè)電路都不能正常工作(B)兩個(gè)電路都能正常工作(C)電品&(A)可以正常工作(D)電路(B)可以正常工作11 .74HC00為CMOS1非門采用+5V電源供電，輸入端在下面哪種接法下屬于邏輯0()A.輸入端接地B.輸入端接高于3.6V電源C.輸入端懸空D.輸入端接同類與非門的輸出高電平3.6V12 .下列說(shuō)法正確的是()(A)組合邏輯電路的輸出不僅

4、和該時(shí)刻的輸入有關(guān)，還與電路原來(lái)的狀態(tài)有關(guān)(B)常用的組合邏輯電路有編碼器、譯碼器、加法器、比較器、寄存器(C即合邏輯電路可能發(fā)生競(jìng)爭(zhēng)冒險(xiǎn)(D)組合邏輯電路需要用狀態(tài)方程來(lái)描述其邏輯功能13 .用8選1數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)Y=ACD+ABCD+BC+BCD,A2、A1、A0分別接A、B、C,下列選項(xiàng)正確的是()4分(A) D0=D5=1D1=D4=DD2=D03=D6=D7=0(B) D0=D5=0D1=D4=D-D2=DD3=D6=D7=1(C) D0=D5=0D1=D4=DD2=D口3=D6=D7=1(D) D0=D5=0D1=D4=DD2=D_D3=D6=D7=014 .8線一3線優(yōu)先編碼

5、器的輸入為I。一I7,當(dāng)優(yōu)先級(jí)別最高的I7有效時(shí)，其輸出的值是()A.111B.010C.000D.10115 .十六路數(shù)據(jù)選擇器的地址輸入(選擇控制)端有()個(gè)。A.16B.2C.4D.816 .已知74LS138已器日輸入三個(gè)使能端(曰二1,百=后=0)時(shí)，地址碼A2A1A0=011,則輸出Y7%是()。A.11111101B.10111111C.11110111D.1111111117 .設(shè)計(jì)一個(gè)全加器，選擇哪個(gè)方案可以實(shí)現(xiàn)（）（A）編碼器和必要的門電路（B感值比較器和必要的門電路（C廠進(jìn)制譯碼器和必要的門電路（D）7段顯示譯碼器和必要的門電路18 .函數(shù)F=AB+BC使F=1的輸入AB

6、C組合為（）A.ABC=000BABC=010C.ABC=101DABC=11019 .已知某電路的真值表如下，該電路的邏輯表達(dá)式為（）A.YCB.YABCC.YABCABCYABCY0000100000111011010011010111111120 .下列選項(xiàng)中是8421BCD6是（）A.0101B.1010C.110021 .邏輯函數(shù)ABCAAB的最簡(jiǎn)與或式是（D. YBCD. 1111)A.1B.AC.AD.A+B+C22 .欲對(duì)全班40個(gè)學(xué)生以二進(jìn)制代碼表示，至少需要二進(jìn)制碼的位數(shù)是A. 6B. 5C. 10D. 53（）23 .以下式子中不正確的是（）AABABB.AAAC.1?A

7、AD.1A10,24 .在數(shù)字電路中，穩(wěn)態(tài)時(shí)三極管一般工作在（）狀態(tài)。在圖示電路中，若M則三極管T（）,此時(shí)uo=（）A.開(kāi)關(guān)，截止，3.7VB.放大，截止，5VC.開(kāi)關(guān)，飽和，0.3VD.開(kāi)關(guān)，截止，5V25 .數(shù)字電路中的工作信號(hào)為（）。A.脈沖信號(hào)B隨時(shí)間連續(xù)變化的電信號(hào)C.直流信號(hào)D.模擬信號(hào)26 .下列等式不成立的是（）A.AB+AC+BC=AB+BCB.（A+B）（A+C尸A+BCC.A+AB=AD.ABABABAB127 .最小項(xiàng)ABCD邏輯相鄰項(xiàng)是（）A.ABCDB.ABCDC.ABCDD.ABCD28 .下列邏輯門類型中，可以用（）一種類型門實(shí)現(xiàn)另三種基本運(yùn)算。A.與非門B.

8、非門C.或門D.與門29 .n個(gè)變量的最小項(xiàng)是。A.n個(gè)變量的積項(xiàng)，它包含全部n個(gè)變量，每個(gè)變量可用原變量或非變量。B.n個(gè)變量的和項(xiàng)，它包含全部n個(gè)變量，每個(gè)變量可用原變量或非變量。C.n個(gè)變量的積項(xiàng)，它包含全部n個(gè)變量，每個(gè)變量?jī)H為原變量。D.n個(gè)變量的和項(xiàng)，它包含全部n個(gè)變量，每個(gè)變量?jī)H為非變量。30 .三態(tài)門輸出高阻狀態(tài)時(shí)，是正確的說(shuō)法。A.用電壓表測(cè)量指針不動(dòng)B.相當(dāng)于懸空C.電壓不高不低D.測(cè)量電阻指針不動(dòng)31 .對(duì)于TTL與非門閑置輸入端的處理，可以。A.接電源B.通過(guò)電阻3kQ接電源C.接地D.與有用輸入端并聯(lián)32 .CMOSR字集成電路與TTL數(shù)字集成電路相比突出的優(yōu)點(diǎn)是。A

9、.微功耗B.高速度C.高抗干擾能力D.電源范圍寬33 .如果要將一組并行的輸入數(shù)據(jù)轉(zhuǎn)換為串行輸出，則應(yīng)采用哪種電路（）A.計(jì)數(shù)器B.編碼器C.數(shù)據(jù)選擇器D.數(shù)據(jù)分配器34 .三位二進(jìn)制編碼器輸出與輸入端的數(shù)量分別為（）A.3個(gè)、2個(gè)B.3個(gè)、8個(gè)C.8個(gè)、3個(gè)D.2個(gè)、3個(gè)35 .七段顯示譯碼器，當(dāng)譯碼器七個(gè)輸出端狀態(tài)是abcdefg=0110011,高電平有效，輸入一定為（）A.0011B.0110C.0100D.010136 .譯碼器驅(qū)動(dòng)輸出為低電平，則顯示器應(yīng)該選用（）A.共陰極顯示器B.共陽(yáng)極顯示器C.兩者均可D.不能確定37 .半加器的邏輯功能是（）A、兩個(gè)同位的二進(jìn)制數(shù)相加B、兩個(gè)

10、二進(jìn)制數(shù)相加G兩個(gè)同位的二進(jìn)制數(shù)及來(lái)自低位的進(jìn)位三者相加D兩個(gè)二進(jìn)制數(shù)的和的一半38 .全加器的邏輯功能是（）A、兩個(gè)同位的二進(jìn)制數(shù)相加B、兩個(gè)二進(jìn)制數(shù)相加G兩個(gè)同位的二進(jìn)制數(shù)及來(lái)自低位的進(jìn)位三者相加D不帶進(jìn)位的兩個(gè)二進(jìn)制數(shù)相加39 .對(duì)于兩個(gè)4位二進(jìn)制數(shù)A（A3A2A1A0、B（B3B2B1B0,下面說(shuō)法正確的是（）A、如果A3>B3,則A>BB、如果A3<B3,則A>BG如果A0>B0,則A>BD>如果A（XB0,則A>B40 .實(shí)現(xiàn)多輸入、單輸出邏輯函數(shù)，應(yīng)選（）A編碼器B、譯碼器C、數(shù)據(jù)選擇器D數(shù)據(jù)分配器41 .對(duì)于觸發(fā)器和組合邏輯電路，

11、以下（）的說(shuō)法是正確的。A、兩者都有記憶能力B、兩者都無(wú)記憶能力G只有組合邏輯電路有記憶能力D、只有觸發(fā)器有記憶能力42 .CP有效期間，同步RS觸發(fā)器的特性方程是（）0AQn1SRQnB、Qn1SRQn（RS=。C、Qn1SRQnD、Qn1SRQn（RS=Q43 .CP有效期間，同步D觸發(fā)器特性方程是（）0AQn1DB、Qn1DQnC、Qn1DQnD、Qn1DQn44 .對(duì)于JK觸發(fā)器，輸入J=0、K=1,CP脈沖作用后，觸發(fā)器的Qn1應(yīng)為（）。A、0B、1C、可能是0,也可能是1D、與Qn有關(guān)、45 .JK觸發(fā)器在CP脈沖作用下，若使Qn1Qn,則輸入信號(hào)應(yīng)為（）0AJK1B、JQ,KQC

12、、JQ,KQD、JK046 .具有“置0”“置1”“保持”“翻轉(zhuǎn)”功能的觸發(fā)器叫（A）oA、JK觸發(fā)器B、基本RS觸發(fā)器C、同步D觸發(fā)器D、同步RS觸發(fā)器47 .僅具有“保持”“翻轉(zhuǎn)”功能的觸發(fā)器叫（）0A、JK觸發(fā)器B、RS觸發(fā)器C、D觸發(fā)器D、T觸發(fā)器48 .僅具有“翻轉(zhuǎn)”功能的觸發(fā)器叫（）0A、JK觸發(fā)器B、RS觸發(fā)器C、D觸發(fā)器D、丁觸發(fā)器49 .時(shí)序邏輯電路中一定包含（）A觸發(fā)器B、編碼器C、移位寄存器D、譯碼器50 .時(shí)序電路某一時(shí)刻的輸出狀態(tài)，與該時(shí)刻之前的輸入信號(hào)（）A、有關(guān)B、無(wú)關(guān)C、有時(shí)有關(guān)，有時(shí)無(wú)關(guān)D、以上都不對(duì)51 .用n個(gè)觸發(fā)器構(gòu)成計(jì)數(shù)器，可得到的最大計(jì)數(shù)長(zhǎng)度為（）A

13、nB、2nC、n2D、2n52 .同步時(shí)序邏輯電路和異步時(shí)序邏輯電路比較，具差異在于后者（）A沒(méi)有觸發(fā)器B、沒(méi)有統(tǒng)一的時(shí)鐘脈沖控制C、沒(méi)有穩(wěn)定狀態(tài)D、輸出只與內(nèi)部狀態(tài)有關(guān)53 .一位8421BC陰數(shù)器，至少需要（）個(gè)觸發(fā)器A3B、4C、5D、1054 .經(jīng)過(guò)有限個(gè)CP,可由任意一個(gè)無(wú)效狀態(tài)進(jìn)入有效狀態(tài)的計(jì)數(shù)器是（）自啟動(dòng)的計(jì)數(shù)器。A、能B、不能C、不一定能D、以上都不對(duì)55 .寄存器在電路組成上的特點(diǎn)是（）A、有CP輸入端，無(wú)數(shù)碼輸入端。B、有CP輸入端和數(shù)碼輸入端。G無(wú)CP輸入端，有數(shù)碼輸入端。D、無(wú)CP輸入端和數(shù)碼輸入端。56 .通常寄存器應(yīng)具有（）功能。A、存數(shù)和取數(shù)B、清零和置數(shù)C、A

14、和B都有D、只有存數(shù)、取數(shù)和清零，沒(méi)有置數(shù)。57 .表示脈沖電壓變化最大值的參數(shù)叫（）。A、脈沖幅度B、脈沖寬度C、脈沖前沿D、脈沖后沿58 .表示兩個(gè)相鄰脈沖重復(fù)出現(xiàn)的時(shí)間間隔的參數(shù)叫（）。A、脈沖周期B、脈沖寬度C、脈沖前沿D、脈沖后沿59 .集成555定時(shí)器的輸出狀態(tài)有（）A、0狀態(tài)B、1狀態(tài)C、0和1狀態(tài)D、高阻態(tài)60 .多諧振蕩器能產(chǎn)生（）A、正弦波B、矩形波C、三角波D、鋸齒波61 .用555定時(shí)器構(gòu)成的施密特觸發(fā)器的回差電壓Ut可表示為（）.112.A、一VDDB、VdDC、一VdDD、Vdd23362 .施密特觸發(fā)器常用于對(duì)脈沖波形的（）。A、計(jì)數(shù)B、寄存C、延時(shí)與定時(shí)D、整形

15、與變換63 .圖1為由或非門構(gòu)成的基本SR鎖存器，輸入SR的約束條件是A.SF=0B.SF=1C.S+R=0D,S+R=1圖.1圖.264 .圖2所示為由與非門組成的基本SR鎖存器，為使鎖存器處于“置1”狀態(tài),其SR應(yīng)為A. S R=00B. S R=01C. S R=10 D. S R=1165.電路如圖所示。實(shí)現(xiàn)Qn 1 Qn A的電路是oD66 .電路如圖所示。實(shí)現(xiàn)Qn1Qn的電路是67.電路如圖所示。輸出端A.68.將D觸發(fā)器改造成T觸發(fā)器，如圖所示電路中的虛線框內(nèi)應(yīng)是Q所得波形的頻率為CP信號(hào)二分頻的電路CP > C1aQA.或非門B.與非門C.異或門D.同或門69 .米利型時(shí)

16、序邏輯電路的輸出是。A.只與輸入有關(guān)B.只與電路當(dāng)前狀態(tài)有關(guān)C.與輸入和電路當(dāng)前狀態(tài)均有關(guān)D.與輸入和電路當(dāng)前狀態(tài)均無(wú)關(guān)70 .摩爾型時(shí)序邏輯電路的輸出是。A.只與輸入有關(guān)B.只與電路當(dāng)前狀態(tài)有關(guān)C.與輸入和電路當(dāng)前狀態(tài)均有關(guān)D.與輸入和電路當(dāng)前狀態(tài)均無(wú)關(guān)、填空題1 .模擬信號(hào)的特點(diǎn)是在幅度和時(shí)間上都是連續(xù)變化的2 .數(shù)字信號(hào)的特點(diǎn)是在幅度和時(shí)間上都是不連續(xù)變化的。3 .數(shù)字電路主要研究輸出與輸入信號(hào)之間的對(duì)應(yīng)邏輯關(guān)系。4 .用二進(jìn)制數(shù)表示文字、符號(hào)等信息的過(guò)程稱為編碼5 .(11011)2(27)i0,(1110110)2(J66)8,(21)10(10101)2。6 .(101010)2(

17、衛(wèi))山(74%(111100)2,(D7,6(11010111)2。7 .最基本的三種邏輯運(yùn)算是、止、MLo8 .邏輯等式三個(gè)規(guī)則分別是代入、對(duì)偶、反演。9 .邏輯函數(shù)化簡(jiǎn)的方法主要有公式化簡(jiǎn)法和卡諾圖化簡(jiǎn)法。10 .邏輯函數(shù)常用的表示方法有真值表、表達(dá)式和卡諾圖。11 .任何一個(gè)邏輯函數(shù)的真是表是唯一的,但是它的表達(dá)式可有不同的形式，邏輯函數(shù)的各種表示方法在本質(zhì)上是一致或相同的,可以互換。12 .寫出下面邏輯圖所表示的邏輯函數(shù)Y=(丫(AB)C。Y=Y (A B)(A C)14 .半導(dǎo)體三極管作為開(kāi)關(guān)元件時(shí)工作在飽和狀態(tài)和截至狀態(tài)。15 .與門電路和或門電路具有多個(gè)輸入端和1個(gè)輸出端。16

18、.非門電路是2L端輸入、端輸出的電路。17 .TTL門電路具有負(fù)載能力強(qiáng)、抗干擾能力強(qiáng)和轉(zhuǎn)換速度快等優(yōu)點(diǎn)。18 .OC門是一種特殊的TTL與非門，它的特點(diǎn)是輸出端可以并聯(lián)輸出，即。19 .三態(tài)門除了高電平、低電平兩個(gè)狀態(tài)外，還有第三個(gè)狀態(tài)，這第三個(gè)狀態(tài)常稱為高阻態(tài)。20 .根據(jù)邏輯功能的不同特點(diǎn)，邏輯電路可分為兩大類：組合邏輯電路和時(shí)序邏輯電路。21 .組合邏輯電路主要是由U、或和非三種某本邏輯門電路構(gòu)成的。22 .只考慮加數(shù)和被加數(shù)，而不考慮低位進(jìn)位的運(yùn)算電路、稱為半加器。23 .不僅考慮加數(shù)和被加數(shù)、而且考慮低位進(jìn)位的運(yùn)算電路.稱為全加器。24 .逢碼是編碼的逆過(guò)程。25 .數(shù)據(jù)選擇器是在

19、選擇信號(hào)的作用下,從多個(gè)數(shù)據(jù)中選擇某一數(shù)據(jù)或一個(gè)數(shù)據(jù)作為輸出的組合邏輯電路。26 .從奇偶校驗(yàn)角度來(lái)說(shuō)，數(shù)碼1011011是奇碼,1001011是偶碼。27 .觸發(fā)器具有2個(gè)穩(wěn)定狀態(tài)，在輸入信號(hào)咕后，它能保持穩(wěn)定狀態(tài)。28 .在基本RS觸發(fā)器暗中，輸入端Rd或RD能使觸發(fā)器處于復(fù)位狀態(tài),輸入端Sd或SD能使觸發(fā)器處于置位狀態(tài)。29 .同步RS觸發(fā)器狀態(tài)的改變是與CP脈沖信號(hào)同步的。30 .在CP有效期間，若同步觸發(fā)器的輸入信號(hào)發(fā)生多次變化時(shí),其輸出狀態(tài)也會(huì)相應(yīng)產(chǎn)生多次變化，這種現(xiàn)象稱為觸發(fā)器的空翻。31 .同步D觸發(fā)器的特性方程為Qn1D)o32 .主從觸發(fā)器是一種能防止空翻現(xiàn)象的觸發(fā)器。33

20、 .在CP脈沖和輸入信號(hào)作用下，JK觸發(fā)器能夠具有保持、置0、置1、和翻轉(zhuǎn)的邏輯功能。34 .在CP脈沖有效期間，D觸發(fā)器的次態(tài)方程Qn1=D、JK觸發(fā)器的次態(tài)方程Qn1=JQnKQn)。35 .對(duì)于JK觸發(fā)器，當(dāng)CP脈沖有效期間，若J=K=0時(shí)，觸發(fā)器狀態(tài)保持；若JK時(shí)，觸發(fā)器置0或置1;若J=K=1時(shí)，觸發(fā)器狀態(tài)翻轉(zhuǎn)。36 .對(duì)于JK觸發(fā)器，若J=K,則可完成觸發(fā)器的邏輯功能。37 .對(duì)于JK觸發(fā)器，若JK,則可完成觸發(fā)器的邏輯功能。38 .將D觸發(fā)器的D端與Q端直接相連時(shí)，D觸發(fā)器可轉(zhuǎn)換成T觸發(fā)器。39 .時(shí)序邏輯電路任何時(shí)刻的輸出信號(hào)不僅取決于當(dāng)時(shí)的輸入信號(hào)，而且還取決于電路原來(lái)的狀態(tài)

21、。40 .時(shí)序邏輯電路邏輯功能的表示方法有方程、狀態(tài)轉(zhuǎn)換真值表、狀態(tài)轉(zhuǎn)換圖、和時(shí)序圖四種。41 .用來(lái)記憶和統(tǒng)計(jì)輸入CP脈沖個(gè)數(shù)的電路，稱為計(jì)數(shù)器。42 .用以存放二進(jìn)制代碼的電路稱為寄存器。43 .具有存放數(shù)碼和使數(shù)碼逐位右移或左移的電路稱為移存器。44 .產(chǎn)生順序脈沖信號(hào)的電路稱為順序脈沖發(fā)生器。45 .脈沖周期T表示兩個(gè)相鄰脈沖的時(shí)間間隔。2一146.集成555定時(shí)器的TH端，TR端的電平分別大于Vdd和-Vdd,定時(shí)器的輸33出狀態(tài)是低電平或0。47.集成555定時(shí)器的TH端，TR端的電平分別小于2VDD和VDD,定時(shí)器的輸33出狀態(tài)是高電平或1。48 .多諧振蕩電路沒(méi)有穩(wěn)定狀態(tài),電路

22、不停地在兩個(gè)狀態(tài)之間轉(zhuǎn)換,因此又稱無(wú)穩(wěn)態(tài)觸發(fā)器。49 .在觸發(fā)脈沖作用下，單穩(wěn)態(tài)觸發(fā)器從穩(wěn)態(tài)轉(zhuǎn)換到暫穩(wěn)態(tài)后,依靠自身電容的放電作用，又能回到穩(wěn)態(tài)。50 .用555定時(shí)器構(gòu)成的施密特觸發(fā)器的回差電壓可表示為UTUthUth)。51 .用555定時(shí)器構(gòu)成的施密特觸發(fā)器的電源電壓為15V時(shí)，其回差電壓Ut為5V0三、判斷題1 .十進(jìn)制數(shù)74轉(zhuǎn)換為8421BC則應(yīng)當(dāng)是(01110100)842ibcd。2 .二進(jìn)制只可以用來(lái)表示數(shù)字，不可以用來(lái)表示文字和符號(hào)等。3 .十進(jìn)制轉(zhuǎn)換為二進(jìn)制的時(shí)候，整數(shù)部分和小數(shù)部分都要采用除2取余法4 .若兩個(gè)函數(shù)相等，則它們的真值表一定相同；反之，若兩個(gè)函數(shù)的真值表完全

23、相同，則這兩個(gè)函數(shù)未必相等。5 .證明兩個(gè)函數(shù)是否相等，只要比較它們的真值表是否相同即可。6 .在邏輯函數(shù)表達(dá)式中，如果一個(gè)乘積項(xiàng)包含的輸入變量最少，那么該乘積項(xiàng)叫做最小項(xiàng)。7 .當(dāng)決定一件事情的所有條件全部具備時(shí)，這件事情才發(fā)生，這樣的邏輯關(guān)系稱為非。8 .在全部輸入是“0”的情況下，函數(shù)YAB運(yùn)算的結(jié)果是邏輯“0”。9 .邏輯變量取值的0和1表示事物相互獨(dú)立而又聯(lián)系的兩個(gè)方面。10 .在變量A、B取值相異時(shí)，其邏輯函數(shù)值為1,相同時(shí)為0,稱為異或運(yùn)算。11 .邏輯函數(shù)的卡諾圖中，相鄰最小項(xiàng)可以合并。12 .對(duì)任意一個(gè)最小項(xiàng)，只有一組變量取值使得它的值為1.13 .任意的兩個(gè)最小項(xiàng)之積包為0

24、o14 .半導(dǎo)體二極管、三極管、MO富在數(shù)字電路中均可以作為開(kāi)關(guān)元件來(lái)使用。15 .與門、或門和非門都具有多個(gè)輸入端和一個(gè)輸出端。16 .在與門電路后面加上非門，就構(gòu)成了與非門電路。17 .CMOS門電路的輸入端在使用中不允許懸空。18 .任何時(shí)刻，電路的輸出狀態(tài)只取決于該時(shí)刻的輸入，而與該時(shí)刻之前的電路狀態(tài)無(wú)關(guān)的邏輯電路，稱為組合邏輯電路。19 .組合邏輯電路的邏輯功能可用邏輯圖、真值表、邏輯表達(dá)式、卡諾圖和波形圖五種方法來(lái)描述，它們?cè)诒举|(zhì)上是相通的，可以互相轉(zhuǎn)換。20 .AA型競(jìng)爭(zhēng)冒險(xiǎn)也稱為1型競(jìng)爭(zhēng)冒險(xiǎn)。21 .A?A型競(jìng)爭(zhēng)冒險(xiǎn)也稱為0型競(jìng)爭(zhēng)冒險(xiǎn)。22 .3位二進(jìn)制譯碼器應(yīng)有3個(gè)輸入端和8

25、個(gè)輸出端。23 .3線一8線譯碼電路是三一八進(jìn)制譯碼器。24 .十六路數(shù)據(jù)選擇器的地址輸入端有四個(gè)。25 .能將一個(gè)數(shù)據(jù)，根據(jù)需要傳送到多個(gè)輸出端的任何一個(gè)輸出端的電路，稱為數(shù)據(jù)選擇器。26 .觸發(fā)器有兩個(gè)穩(wěn)定狀態(tài)，一個(gè)是現(xiàn)態(tài)，一個(gè)是次態(tài)。27 .觸發(fā)器有兩個(gè)穩(wěn)定狀態(tài)，在外界輸入信號(hào)的作用下，可以從一個(gè)穩(wěn)定狀態(tài)轉(zhuǎn)變?yōu)榱硪粋€(gè)穩(wěn)定狀態(tài)。28 .同一邏輯功能的觸發(fā)器，其電路結(jié)構(gòu)一定相同。29 .僅具有反正功能的觸發(fā)器是T觸發(fā)器。30 .時(shí)序邏輯電路的特點(diǎn)是在任何時(shí)刻的輸出不僅和輸入有關(guān)，而且還取決于電路原來(lái)的狀態(tài)。31 .時(shí)序邏輯電路由存儲(chǔ)電路和觸發(fā)器兩部分組成。32 .為了記憶電路的狀態(tài)，時(shí)序電路

26、必須包含存儲(chǔ)電路，存儲(chǔ)電路通常以觸發(fā)器為基本單元電路組成。33 .計(jì)數(shù)器能夠記憶輸入CP脈沖的最大數(shù)目，叫做這個(gè)計(jì)數(shù)器的長(zhǎng)度，也稱為計(jì)數(shù)器的“模”。34 .同步時(shí)序電路和異步時(shí)序電路的最主要區(qū)別是，前者沒(méi)有CP脈沖，后者有CP脈沖。35 .同步時(shí)序電路和異步時(shí)序電路的最主要區(qū)別是，前者的所有觸發(fā)器受同一時(shí)鐘脈沖控制，后者的各觸發(fā)器受不同的時(shí)鐘脈沖控制。36 .時(shí)序電路的邏輯功能可用邏輯圖、邏輯表達(dá)式、狀態(tài)表、卡諾圖、狀態(tài)圖和時(shí)序圖等方法來(lái)描述，它們?cè)诒举|(zhì)上是相通的，可以互相轉(zhuǎn)換。37 .當(dāng)時(shí)序邏輯電路進(jìn)入無(wú)效狀態(tài)后，若能自動(dòng)返回有效工作狀態(tài)，該電路能自啟動(dòng)。38 .單穩(wěn)態(tài)觸發(fā)器只有一個(gè)穩(wěn)定狀態(tài)

27、。39 .多諧振蕩器有兩個(gè)穩(wěn)定狀態(tài)。40 .暫穩(wěn)態(tài)持續(xù)的時(shí)間是脈沖電路的主要參數(shù)，它與電路的阻容元件有關(guān)。41 .多諧振蕩器是一種自激振蕩電路，不需要外加輸入信號(hào)，就可以自動(dòng)地產(chǎn)生矩形脈沖。42 .單穩(wěn)態(tài)觸發(fā)器和施密特觸發(fā)器不能自動(dòng)地產(chǎn)生矩形脈沖，但可以把其他形狀的信號(hào)變換成矩形波。四、公式化簡(jiǎn)題1. LABABAbAB2. LABABABAB3. LBABCACAB4. LABCDABDBCDABCBDBC5. LACABCBCABC6. L AB AD ABD ABCD7. LABDADABCABCDBCDBCD8. LABDCDEBCDEABCDEAC9. LABABDABDBCDABC

28、D10. LABCABC?AB11. LA?ABA=C?AB12. LABACDADBC?AB13. LBABCACAB14. FBCDBCACDABC五、卡諾圖化簡(jiǎn)題1. Y(A,B,C,D)m(0,2,5,6,7,8,9,10,11,14,15)2. F(A,B,C,D)m(2,6,7,8,9,10,11,13,14,15)3. FA,B,C,D=m0,2,4,7,8,10,12,134. F(A,B,C,D)£m(0,4,5,6,8,9,10,13,15)5. F(A,B,C,D)m(1,3,4,5,7,10,12,14)6. F(A,B,C,D)m(1,2,3,5,6,7,8

29、,9,12,13)7. F(A.B.C.D)m(0.1.2.5.8.10.11.12.13.14.15)8. Y1ABACBCBCACAB9. Y1ABCDABCDABADABC10. FA,B,C,Dm0,2,4,8,10,1211. FA,B,C,Dm0,1,2,5,6,8,9,10,13,1412. FA,B,Cm0,2,4,5,60,1,2,3,4,6,8,9,10,11,1414. FA,B,C,Dm0,2,4,6,9,13d1,3,5,7,11,1515. FA,B,C,Dm0,13,14,15d1,2,3,9,10,1116. F A,B,C,D01,3,5,8,9d 10,11

30、,12,13,14,1517. FA,B,C,Dm3,4,5,7,8,9,10,11d0,1,2,13,14,1518. FA,B,C,Dm0,1,4,6,9,13d2,3,5,7,11,1519. FA,B,C,D旺m1,3,4,7,13,14+匯d2,5,12,1520. F(A,B,C,D)£m(4,5,6,13,14,15)+12d(8,9,10,12)21. L2(A,B,C,D)m(0,1,4,5,6,8,9)d(10,11,12,13i14,15)22. Y(A,B,C,D)=2m(1,9,12,14)+2d(3,4,5,6,7,11,13,15)23. Y(A,B,C

31、,D=!2m(2,4,6,7,12,15)+Ed(0,1,3,8,9,11)六、分析題1 .組合電路如圖所示，分析該電路的邏輯功能。寫出邏輯表達(dá)式并化簡(jiǎn)，畫出真值表。2 .分析如圖所示的組合邏輯電路的功能。寫出邏輯表達(dá)式并化簡(jiǎn)，畫出真值表。3 .試分析如圖所示的組合電路，要求寫出輸出邏輯表達(dá)式，并判斷電路在哪些輸入信號(hào)狀態(tài)突變時(shí)可能輸出險(xiǎn)象，為使電路工作可靠，用增加冗余項(xiàng)的方法消除險(xiǎn)象，并畫出修正后的邏輯電路。4.試分析圖示組合邏輯電路，列出真值表，寫出輸出端的邏輯函數(shù)表達(dá)式，并化簡(jiǎn)，說(shuō)明電路的功能。AFX、Y的表達(dá)式5.下圖是一個(gè)組合邏輯電路，試對(duì)其進(jìn)行分析，要求：寫出輸出并化簡(jiǎn)，列真值表，

32、簡(jiǎn)述邏輯功能。6.ABC試分析圖題配1.4所示邏輯電絡(luò)的功能。L7.邏輯電路如圖題4.L5所示，試分析其邏輯功能.用題4.L58.分析圖題4.17所示邏輯電路的功能;1-Ift)%圖題4*1.79.分析圖示電路的邏輯功能，寫出驅(qū)動(dòng)方程、狀態(tài)方程，列出功能表，畫出狀態(tài)轉(zhuǎn)換圖。10.分析圖示組合邏輯電路的功能，要求寫出與-或邏輯表達(dá)式，列出其真值表,并說(shuō)明電路的邏輯功能。11.已知邏輯電路如圖所示，試分析其邏輯功能。要求寫出與-或邏輯表達(dá)式，列出其真值表，并說(shuō)明電路的邏輯功能。A B CF12.電路如圖所示，圖中 遍均為2線一4線譯碼器。(1)欲分別使譯碼器處于工作狀態(tài)，對(duì)應(yīng)的 G D應(yīng)輸入何種狀

33、態(tài)(填 表 P3.12-1);(2)試分析當(dāng)譯碼器工作時(shí)，請(qǐng)對(duì)應(yīng)A、B的狀態(tài)寫出Y0Y3的狀態(tài)(填表P3.12-2);(3)說(shuō)明圖P3.14的邏輯功能。表 P3.14-1表 P3.14-2處于工作 狀態(tài)的譯 rawG D應(yīng)輸入的狀 態(tài)CDY10 Y11 Y12 Y13Y2o Y21 Y22 Y23ABY10Y11Y12Y130 10011 1011Y40 Y41 Y42 Y43Yo Y1 Y2 Y3A1 A0 S3 3 Y0 Y1 Y2 Y3A1 A0 SY30 Y31 Y32 Y3312Y0 Y1Y2 Y3A1 A0SC D13 .寫出如圖所示電路的邏輯函數(shù)，并化簡(jiǎn)為最簡(jiǎn)與-或表達(dá)式74HC

34、138AoYoA1A2E1E2E3&Y1Y2Y3Y4Y5Y6Y714 .已知用8選1數(shù)據(jù)選擇器74LS151構(gòu)成的邏輯電路如圖所示，請(qǐng)寫出輸出L的邏輯函數(shù)表達(dá)式，并將它化成最簡(jiǎn)與-或表達(dá)式。15 .下圖所示是用二個(gè)4選1數(shù)據(jù)選擇器組成的邏輯電路，試寫出輸出Z與輸入M、N、P、Q之間的邏輯函數(shù)式。0 Q P M N16 .分析圖示電路，要求：(1)寫出JK觸發(fā)器的狀態(tài)方程；(2)用X、Y、Qn作變量，寫出P和Qn+1的函數(shù)表達(dá)式;(3)列出真值表，說(shuō)明電路完成何種邏輯功能。XYCPP17 .試分析如圖同步時(shí)序邏輯電路，并寫出分析過(guò)程CP18 .同步時(shí)序電路如圖所示。(1)試分析圖中虛線框

35、電路，畫出Q0、Qi、。波形，并說(shuō)明虛線框內(nèi)電路的邏輯功能。(2)若把電路中的Y輸出和置零端RD連接在一起，試說(shuō)明當(dāng)X0X1X2為110時(shí),整個(gè)電路的邏輯功能。Y> 10 12 p D XXX c R19 .如圖所示為由計(jì)數(shù)器和數(shù)據(jù)選擇器構(gòu)成的序列信號(hào)發(fā)生器，74161為四位二進(jìn)制計(jì)數(shù)器，74LS151為8選1數(shù)據(jù)選擇器。請(qǐng)問(wèn)：74161接成了幾進(jìn)制的計(jì)數(shù)L11CP0 0 0 020.試分析如圖所示電路的邏輯功能。 其功能如表所小O圖中74LS160為十進(jìn)制同步加法計(jì)數(shù)器,C1CPAYCPFFi試分析如圖所示時(shí)序電路的邏輯功能。CPRDLDEPET工作狀態(tài)X0XXX置令T10XXX110

36、1保持X11X0保持（但CO=0）T1111計(jì)數(shù)21.22.試分析如圖所示時(shí)序電路的邏輯功能X=1試分析圖題金2.1儲(chǔ)）所示時(shí)庠電路，畫出口狀態(tài)表和狀態(tài)圖,設(shè)電路的初始狀態(tài)為仇試畫出在圖題色2,/什）所示波形作川卜.Q和七的四附圖.U)“JTrLrLTLrLnrLnrL國(guó)過(guò)6.Z,125.6.2.4分析圖題配2,4所示電路，寫出它的激勵(lì)方程綱、狀態(tài)方程組和輸出方程，畫出狀態(tài)表和狀態(tài)圖26.625分析圖題6.2.5所示同步時(shí)序電路，寫出備觸發(fā)器的激刷方枳、電路的狀態(tài)方程組和輸出方fk鬧出狀態(tài)表和狀志1%CP-o闋篇£工5七、設(shè)計(jì)題1 .試用與非門設(shè)計(jì)一組合邏輯電路，其輸入為3位二進(jìn)制數(shù)

37、，當(dāng)輸入中有奇數(shù)個(gè)1時(shí)輸出為1,否則輸出為0o2 .4位無(wú)符號(hào)二進(jìn)制數(shù)A(A3A2A1A0),請(qǐng)?jiān)O(shè)計(jì)一個(gè)組合邏輯電路實(shí)現(xiàn)：當(dāng)0WA<8或120AV15時(shí)，F(xiàn)輸出1,否則，F(xiàn)輸出0。3 .約翰和簡(jiǎn)妮夫婦有兩個(gè)孩子喬和蘇，全家外出吃飯一般要么去漢堡店，要么去炸雞店。每次出去吃飯前，全家要表決以決定去哪家餐廳。表決的規(guī)則是如果約翰和簡(jiǎn)妮都同意，或多數(shù)同意吃炸雞，則他們?nèi)フu店，否則就去漢堡店。試設(shè)計(jì)一組合邏輯電路實(shí)現(xiàn)上述表決電路。4 .試設(shè)計(jì)一個(gè)全減器組合邏輯電路。全減器是可以計(jì)算三個(gè)數(shù)X、Y、BI的差，即D=X-YCI。當(dāng)X<Y+BI時(shí)，借位輸出BO置位。5 .設(shè)計(jì)組合邏輯電路，將4位

38、無(wú)符號(hào)二進(jìn)制數(shù)轉(zhuǎn)換成格雷碼。6 .請(qǐng)用最少器件設(shè)計(jì)一個(gè)健身房照明燈的控制電路，該健身房有東門、南門、西門，在各個(gè)門旁裝有一個(gè)開(kāi)關(guān)，每個(gè)開(kāi)關(guān)都能獨(dú)立控制燈的亮暗，控制電路具有以下功能：(1)某一門開(kāi)關(guān)接通，燈即亮，開(kāi)關(guān)斷，燈暗；(2)當(dāng)某一門開(kāi)關(guān)接通，燈亮，接著接通另一門開(kāi)關(guān)，則燈暗；(3)當(dāng)三個(gè)門開(kāi)關(guān)都接通時(shí)，燈亮。7 .設(shè)計(jì)一個(gè)能被2或3整除的邏輯電路，其中被除數(shù)A、B、C、D是8421BCD編碼。規(guī)定能整除時(shí)，輸出L為高電平，否則，輸出L為低電平。要求用最少的與非門實(shí)現(xiàn)。(設(shè)0能被任何數(shù)整除)8 .如圖所示為一工業(yè)用水容器示意圖，圖中虛線表示水位，A、B、C電極被水浸沒(méi)時(shí)會(huì)有高電平信號(hào)輸出

39、，試用與非門構(gòu)成的電路來(lái)實(shí)現(xiàn)下述控制作用：水面在A、B問(wèn)，為正常狀態(tài)，亮綠燈G;水面在B、C問(wèn)或在A以上為異常狀態(tài)，點(diǎn)亮黃燈Y;面在C以下為危險(xiǎn)狀態(tài)，點(diǎn)亮紅燈R。要求寫出設(shè)計(jì)過(guò)程。ABC9 .用一個(gè)8線-3線優(yōu)先編碼器74HC148和一個(gè)3線-8線譯碼器74HC138實(shí)現(xiàn)3位格雷碼一3位二進(jìn)制的轉(zhuǎn)換。10 .用二個(gè)4選1數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)L,允許使用反相器。LEABCDEABCDEABCDEABDEFBCE11 .一個(gè)組合邏輯電路有兩個(gè)控制信號(hào)G和C2,要求:(1) C2C1=00時(shí)，F(xiàn)AB(2) C2C1=01時(shí)，F(xiàn)AB(3) C2C1=10時(shí)，F(xiàn)AB(4) C2C1=11時(shí)，F(xiàn)AB試設(shè)計(jì)符

40、合上述要求的邏輯電路(器件不限)12 .試用4選1數(shù)據(jù)選擇器74LS153(1/2)和最少量的與非門實(shí)現(xiàn)邏輯函數(shù)FACCDBCDo13 .用8選1數(shù)據(jù)選擇器74LS151設(shè)計(jì)一個(gè)組合電路。該電路有3個(gè)輸入A、B、C和一個(gè)工作模式控制變量M,當(dāng)M=0時(shí)，電路實(shí)現(xiàn)“意見(jiàn)一致”功能(A,B,C狀態(tài)一致時(shí)輸出為1,否則輸出為0),而M=1時(shí)，電路實(shí)現(xiàn)“多數(shù)表決”功能，即輸出與A,B,C中多數(shù)的狀態(tài)一致。14 .已知8選1數(shù)據(jù)選擇器74LS151芯片的選擇輸入端A2的引腳折斷，無(wú)法輸入信號(hào)，但芯片內(nèi)部功能完好。試問(wèn)如何利用它來(lái)實(shí)現(xiàn)函數(shù)F(A,B,Q=Em(1,2,4,7)0要求寫出實(shí)現(xiàn)過(guò)程，畫出邏輯圖。

41、15 .用三片四位數(shù)值比較器74LS85實(shí)現(xiàn)兩個(gè)12位二進(jìn)制數(shù)比較。16 .用一片4位數(shù)值比較器74HC85和適量的門電路實(shí)現(xiàn)兩個(gè)5位數(shù)值的比較。17 .試用四片一位全加器實(shí)現(xiàn)8位數(shù)據(jù)奇偶校驗(yàn)器。18 .試設(shè)計(jì)一個(gè)4輸入、4輸出邏輯電路。當(dāng)控制信號(hào)C=0時(shí)，輸出狀態(tài)與輸入狀態(tài)相反；C=1時(shí)，輸出狀態(tài)與輸入狀態(tài)相同?？刹捎酶鞣N邏輯門電路來(lái)實(shí)現(xiàn)。19 .試用2輸入與非門設(shè)計(jì)一個(gè)3數(shù)入的組合邏輯電路。當(dāng)輸入的二進(jìn)制碼小于3時(shí)輸出為0,否則輸出為1.20 .試設(shè)計(jì)一個(gè)4位奇偶校驗(yàn)器，即當(dāng)4位數(shù)中有奇數(shù)個(gè)1時(shí)輸出為0,否則輸出為1.可采用各種邏輯功能門電路來(lái)實(shí)現(xiàn)。21 .某足球評(píng)委會(huì)由一位教練和三位球迷

42、組成，對(duì)裁判員的判罰進(jìn)行表決。當(dāng)滿足以下條件時(shí)表示同意：有三人或三人以上同意，或者有兩人同意，但其中一人是教練。試用2輸入與非門設(shè)計(jì)電路。22 .設(shè)計(jì)一個(gè)序列檢測(cè)器，用來(lái)檢測(cè)二進(jìn)制序列。每當(dāng)連續(xù)收到3個(gè)1（或3個(gè)以上1）時(shí)，該檢測(cè)器輸出為1,否則為0023 .設(shè)計(jì)一個(gè)二進(jìn)制數(shù)碼用行加法器。24 .用T觸發(fā)器作存儲(chǔ)元件，設(shè)計(jì)一個(gè)兩位二進(jìn)制減1計(jì)數(shù)器。電路工作狀態(tài)受輸入信號(hào)x的控制。當(dāng)x=0時(shí)，電路狀態(tài)不變；當(dāng)x=1時(shí)，在時(shí)鐘脈沖作用下進(jìn)行減1計(jì)數(shù)。計(jì)數(shù)器有一個(gè)輸出z,當(dāng)產(chǎn)生借位時(shí)z=1,否則z=0。25 .用D觸發(fā)器設(shè)計(jì)一個(gè)8421BCD碼同步十進(jìn)制加計(jì)數(shù)器。26 .設(shè)計(jì)一個(gè)申行數(shù)據(jù)檢測(cè)器。電路的輸入信號(hào)X是與時(shí)鐘脈沖同步的申行數(shù)據(jù)，其時(shí)序關(guān)系如下圖所示。輸出信號(hào)為Z;要求電路在X信號(hào)輸入出現(xiàn)110序列時(shí)，輸出信號(hào)Z為1,否則為0027 .用D觸發(fā)器設(shè)計(jì)狀態(tài)變化滿足下?tīng)顟B(tài)圖的時(shí)序邏輯電路28 .用上升沿D觸發(fā)器和門電路設(shè)計(jì)一個(gè)帶使能EN的上升沿D觸發(fā)器，要求當(dāng)EN=0時(shí)，時(shí)鐘脈沖加入后觸發(fā)器也不轉(zhuǎn)換；當(dāng)EN=1時(shí)，當(dāng)時(shí)鐘加入后觸發(fā)器正常工作，注：觸發(fā)器只允許在上升沿轉(zhuǎn)換。29 .試用D觸發(fā)器設(shè)計(jì)一個(gè)同步五進(jìn)制加法計(jì)數(shù)器，要求寫出設(shè)計(jì)過(guò)程。30 .設(shè)計(jì)三相步進(jìn)電機(jī)控制器：工作在三相單雙六拍正轉(zhuǎn)方式，即在CP作用下控制三個(gè)線圈A、B、C按以下方式輪流通電