清華計算機組成原理習題課課件提高題1-6章

1、2022-2-3計算機組成原理1 2.2A 你知道有幾種進位鏈電路？各有什么特點？你知道有幾種進位鏈電路？各有什么特點？若機器字長為若機器字長為32位，畫出最快的一種進位鏈框圖，位，畫出最快的一種進位鏈框圖，并在框圖中標出每一個進位的名稱。并在框圖中標出每一個進位的名稱。 2.3B 設寄存器位數為設寄存器位數為16位（含一位符號位），位（含一位符號位），若機器完成一次加法和移位各需若機器完成一次加法和移位各需100ns，則實現則實現Booth算法最多需多少算法最多需多少ns?實現補碼除法時，若將實現補碼除法時，若將上商和移位同時進行，則供需多少上商和移位同時進行，則供需多少ns? 2.4B 6

2、4位的全加器，以位的全加器，以4位為一組，位為一組，16位為一大位為一大組，大組內包含組，大組內包含4個小組。設與非門的級延遲時個小組。設與非門的級延遲時間為間為20ns,與或非門的級延遲時間為與或非門的級延遲時間為30ns 。當當Gi (Gi =Ai Bi)和和Pi(Pi=Ai+Bi)形成后，采用單重分形成后，采用單重分組跳躍進位鏈和雙重分組跳躍進位鏈，產生全部組跳躍進位鏈和雙重分組跳躍進位鏈，產生全部進位的時間分別為多少進位的時間分別為多少ns ？2022-2-3計算機組成原理2 答：通常并行進位鏈有單重分組和雙重分組兩種實現方答：通常并行進位鏈有單重分組和雙重分組兩種實現方案。案。 單重

3、分組跳躍進位單重分組跳躍進位 就是將就是將n位全加器分成若干位全加器分成若干組，小組內的進位同時產生，小組與小組之間采用串行組，小組內的進位同時產生，小組與小組之間采用串行進位，這種進位又有組內并行、組間串行之稱。如果將進位，這種進位又有組內并行、組間串行之稱。如果將16位的全加器按位的全加器按4位一組分組（即位一組分組（即4個個74181形成的形成的16位位全加器），它們是組內并行，組間串行便可得單重分組全加器），它們是組內并行，組間串行便可得單重分組跳躍進位鏈框圖。跳躍進位鏈框圖。 雙重分組跳躍進位鏈雙重分組跳躍進位鏈 就是將就是將n位全加器分成幾個大組，位全加器分成幾個大組，每個大組又包

4、含幾個小組，而每個大組內所包含的各每個大組又包含幾個小組，而每個大組內所包含的各個小組的最高進位是同時形成的，大組與大組間采用串個小組的最高進位是同時形成的，大組與大組間采用串行進位。因各小組最高進位是同時形成的，小組內的行進位。因各小組最高進位是同時形成的，小組內的其它進位也是同時形成的，故有小組內并行、小組兼其它進位也是同時形成的，故有小組內并行、小組兼并型、大組間串行之稱。如使用并型、大組間串行之稱。如使用8個個74181和兩個和兩個74182芯片構成的芯片構成的32位并行加法器。兩個位并行加法器。兩個74182之間是串型的。之間是串型的。詳見高等教育出版社出版唐朔非編著的計算機組成原理

5、。詳見高等教育出版社出版唐朔非編著的計算機組成原理。2022-2-3計算機組成原理3 2.5B 64位的全加器，以位的全加器，以4位為一小組，位為一小組，16位為一大組，位為一大組，大組內包含大組內包含4個小組。設全加器的進位延遲時間為個小組。設全加器的進位延遲時間為20ns,求和延遲時間為求和延遲時間為30ns，小組內并行進位的延遲時間、大小組內并行進位的延遲時間、大組內和大組間的并行進位的延遲時間均為組內和大組間的并行進位的延遲時間均為20ns。求：求： 1）該加法器采用串行進位方式時，完成一次加法需）該加法器采用串行進位方式時，完成一次加法需要多少時間？要多少時間？ 2）該加法器采用單級

6、分組時，小組內采用并行進位，）該加法器采用單級分組時，小組內采用并行進位，小組間采用串行進位，完成一次加法需要多少時間？小組間采用串行進位，完成一次加法需要多少時間？ 3）該加法器采用兩級分組時，小組內采用并行進位，）該加法器采用兩級分組時，小組內采用并行進位，大組內也采用并行進位，大組件采用串行進位，完成一大組內也采用并行進位，大組件采用串行進位，完成一次加法需要多少時間？次加法需要多少時間？ 4）該加法器采用兩級分組時，小組內、大組內和大組）該加法器采用兩級分組時，小組內、大組內和大組間均采用并行進位時，完成一次加法需要多少時間？間均采用并行進位時，完成一次加法需要多少時間？2022-2-

7、3計算機組成原理4 3.7B 若機器數字長若機器數字長16位（含一位符號位），當位（含一位符號位），當機器做原碼一位乘除和補碼機器做原碼一位乘除和補碼Booth算法一位乘除算法一位乘除時，其加法和移位的次數最多次數各為多少？時，其加法和移位的次數最多次數各為多少？ 3.8B 設設32為長的浮點數，其中階符為長的浮點數，其中階符1位，階碼位，階碼7位，數符位，數符1位，尾數位，尾數23位。分別寫出機器數采用位。分別寫出機器數采用原碼和補碼表示時，所對應的最接近原碼和補碼表示時，所對應的最接近0的十進制的十進制負數。負數。 3.9B 在整數定點機中，若寄存器的內容為在整數定點機中，若寄存器的內容為

8、80H，當它分別代表原碼、補碼、反碼和無符號數時，當它分別代表原碼、補碼、反碼和無符號數時，所對應的十進制數各為多少？所對應的十進制數各為多少？ 3.10A 將將4位有效信息位有效信息1001編成循環(huán)冗余校驗碼，編成循環(huán)冗余校驗碼，已知生成多項式為已知生成多項式為X3+ X1+ X0 即即1011，要求寫出，要求寫出編寫過程。編寫過程。 （1001110）2022-2-3計算機組成原理5 3.11B 已知兩個浮點數已知兩個浮點數 X=0011,01001; Y=1111,01011。它們的階碼均為它們的階碼均為4位（含一位階位（含一位階符）補碼，尾數為符）補碼，尾數為5位原碼（含一位尾符）按要

9、位原碼（含一位尾符）按要求求出求求出：1.列出求列出求X/Y的運算步驟；的運算步驟； 2.采用不恢復余數法求出商及余數；采用不恢復余數法求出商及余數； 3.并對結果進行規(guī)格化及舍入處理。并對結果進行規(guī)格化及舍入處理。 2022-2-3計算機組成原理6 3.12 已知已知X-0.00101100，Y-0.00011110采用變形補碼求采用變形補碼求X補補+Y補。補。將運算結果表示成浮點變形補碼規(guī)格化數。其中階碼將運算結果表示成浮點變形補碼規(guī)格化數。其中階碼為為3位補碼，尾數為位補碼，尾數為8位補碼（均不含符號位）位補碼（均不含符號位）解答：解答：解解X補補Y補。補。X補補11.11010100，

10、Y補補11.11100010；X補補+Y補補11.11010100+11.1110001011.10110110。表示成規(guī)格化浮點數。表示成規(guī)格化浮點數。結果為：尾數為結果為：尾數為11.01101100，階碼為，階碼為11111。 2022-2-3計算機組成原理7 3.13 設設X2-0110.110100，Y2-100-0.101110。按按下列運算步驟求下列運算步驟求XY補補 ，其中階碼，其中階碼4位（含位（含1位符號位符號位），尾數位），尾數7位（含位（含 1位符號位）。位符號位）。求階差求階差對階對階尾數運算尾數運算結果規(guī)格化結果規(guī)格化解答：解答：階差階差E為為1。對階。對階。Y的階

11、碼小，應使的階碼小，應使Y的尾數右移的尾數右移1位，階碼加位，階碼加1。此。此時時X的階碼為的階碼為11101，尾數為，尾數為11.101001。尾數求和。尾數求和。00.110100+11.10100100.011101。規(guī)格化處理。規(guī)格化處理。結果符號與最高位相同，執(zhí)行左規(guī)。結果符號與最高位相同，執(zhí)行左規(guī)。結果尾數為結果尾數為00.111010，階碼為，階碼為11100。2022-2-3計算機組成原理8 3.14 3.14 設設X=X=（12.512.5）1010，Y=Y=（0.50.5）1010，分別給，分別給出兩數的出兩數的IEEE754IEEE754單精度浮點數表示（可用十六單精度浮

12、點數表示（可用十六進制表示）。并分別計算進制表示）。并分別計算X+YX+Y、X-YX-Y、X X* *Y Y和和Y/XY/X的的值。值。 3.15 3.15 浮點數溢出和定點數溢出有何不同？浮點浮點數溢出和定點數溢出有何不同？浮點數加、減、乘、除運算個在什么情況下會發(fā)生溢數加、減、乘、除運算個在什么情況下會發(fā)生溢出？出？2022-2-3計算機組成原理9 4.3B 設設CPU 由由16根地址線，根地址線，8個數據線，并用個數據線，并用/MREQ做訪存控制線號，有做訪存控制線號，有R/W做讀寫命令信號。自做讀寫命令信號。自選各類存儲芯片，畫出選各類存儲芯片，畫出CPU和存儲芯片的連接圖，要求：和存

13、儲芯片的連接圖，要求： 1. 最大最大8K地址是系統程序區(qū)，與其相鄰的地址是系統程序區(qū)，與其相鄰的8K地址是系地址是系統程序工作區(qū)，最小統程序工作區(qū)，最小16K是用戶程序區(qū)。是用戶程序區(qū)。 2. 寫出每片存儲芯片的類型及地址范圍（用十六進制表寫出每片存儲芯片的類型及地址范圍（用十六進制表示）。示）。 3. 用用74138譯碼器及其它門電路詳細畫出存儲芯片的選譯碼器及其它門電路詳細畫出存儲芯片的選片邏輯。片邏輯。2022-2-3計算機組成原理104.4 4.4 多級結構的存儲器系統由哪幾級組成？多級結構的存儲器系統由哪幾級組成？每一級存儲器一般使用何種類型的存儲介質？每一級存儲器一般使用何種類型

14、的存儲介質？這些介質的主要特點是什么？這些介質的主要特點是什么？4.5 4.5 為什么層次存儲結構能同時滿足為什么層次存儲結構能同時滿足CPUCPU對存對存儲器系統在速度、容量和價格三方面的要求？儲器系統在速度、容量和價格三方面的要求？何謂信息的一致性和包含性原則？何謂信息的一致性和包含性原則？4.6 4.6 比較靜態(tài)存儲器和動態(tài)存儲器的存儲原比較靜態(tài)存儲器和動態(tài)存儲器的存儲原理和特點。理和特點。2022-2-3計算機組成原理11 5.1A 某指令系統指令定長某指令系統指令定長12位，每個地址段位，每個地址段3位。位。試提出一種分配方案，要求該指令系統有試提出一種分配方案，要求該指令系統有4條

15、三條三地址指令，地址指令，8條二地址指令，條二地址指令，180條單地址指令。條單地址指令。 5.3B 某機指令字長為某機指令字長為32位，共有位，共有105種操作，且種操作，且CPU內有內有16個個32位的通用寄存器。如果主存可以位的通用寄存器。如果主存可以直接或間址尋址，采用寄存器直接或間址尋址，采用寄存器-存儲器型指令，存儲器型指令，能直接尋址的地址范圍是多少？若除直接、間接能直接尋址的地址范圍是多少？若除直接、間接尋址外，還能采用通用寄存器作為基址尋址，畫尋址外，還能采用通用寄存器作為基址尋址，畫出寄存器出寄存器-存儲器型的指令格式？它的尋址的最存儲器型的指令格式？它的尋址的最大地址范圍

16、是多少？大地址范圍是多少？2022-2-3計算機組成原理12 5.4B 某計算機主存大小某計算機主存大小64KB，CPU內部由內部由8個個16位通用寄存器，位通用寄存器，8個個8位通用寄存器，位通用寄存器，1個變址個變址寄存器。該機有指令系統寄存器。該機有指令系統64條指令，全部為寄存條指令，全部為寄存器寄存器型或寄存器存儲器型指令，同時支持器寄存器型或寄存器存儲器型指令，同時支持8位和位和16位運算。當操作數不在寄存器中時，采用位運算。當操作數不在寄存器中時，采用下列尋址方式：下列尋址方式：1）寄存器間接尋址（用）寄存器間接尋址（用16位寄位寄存器）；存器）；2）存儲器直接尋址；）存儲器直接

17、尋址；3）基址變址尋址）基址變址尋址（用任意（用任意16位寄存器做基址寄存器，位移量位寄存器做基址寄存器，位移量16位）。要求：位）。要求： 1.設計適合該計算機的指令格式，使指令長度設計適合該計算機的指令格式，使指令長度最短，并畫出各種類型的指令格式示意圖。最短，并畫出各種類型的指令格式示意圖。 2.寫出各種指令尋址方式計算有效地址的表寫出各種指令尋址方式計算有效地址的表示式。示式。2022-2-3計算機組成原理13 5.5B 某機主存容量為某機主存容量為64K*16位，采用單字長、位，采用單字長、但地址指令。共但地址指令。共60條。試采用直接、間接、變址、條。試采用直接、間接、變址、相對這

18、四種尋址方式設計指令格式，并說明每一相對這四種尋址方式設計指令格式，并說明每一種尋址方式的尋址范圍及有效地址計算方法。種尋址方式的尋址范圍及有效地址計算方法。2022-2-3計算機組成原理14 5.6 某計算機的字長為某計算機的字長為16位，存儲器按字編址，訪內存指位，存儲器按字編址，訪內存指令格式如圖所示。令格式如圖所示。 15 11 10 8 70其中，其中，OP是操作碼，是操作碼，M是定義尋址方式（見表），是定義尋址方式（見表），A是形是形式地址。設式地址。設PC和和Rx分別為程序計數器和變址尋址寄存器，字分別為程序計數器和變址尋址寄存器，字長為長為16位，問：位，問：該格式能定義多少種

19、指令？該格式能定義多少種指令？各種尋址方式的尋址范圍為多少字？各種尋址方式的尋址范圍為多少字？寫出各種尋址方式的有效地址寫出各種尋址方式的有效地址EA的計算式。的計算式。OPMAM值尋址方式01234立即尋址直接尋址間接尋址變址尋址相對尋址2022-2-3計算機組成原理15解答：第小題考查的是指令字的形成方式。假設操作碼解答：第小題考查的是指令字的形成方式。假設操作碼OP長度為長度為K位，則最位，則最多可以有多可以有2K個不同的操作碼。個不同的操作碼。由于此指令格式使用第由于此指令格式使用第11到第到第15位來表示指令類型。則總的指令類型為位來表示指令類型。則總的指令類型為2（15-11）+1

20、32種不同的操作碼。種不同的操作碼。第小題考的是某種格式編碼中，各種尋址的地址范圍。如果機器字長第小題考的是某種格式編碼中，各種尋址的地址范圍。如果機器字長為為L位，指令的地址位長為位，指令的地址位長為N，則各尋址方式的尋址范圍見下表。則各尋址方式的尋址范圍見下表。第小題與第小題內容相似。第小題與第小題內容相似。各尋址方式的有效地址表達式如下。各尋址方式的有效地址表達式如下。尋址方式有效地址表達式尋址方式有效地址表達式0EA（PC），），即操作數在指令碼中即操作數在指令碼中1EAA2EA（A）3EA（Rx）A4EA（PC）A尋址方式尋址范圍立即尋址直接尋址間接尋址變址尋址相對尋址1個字切，即指

21、令字自身256個字64K字64K字256個字（PC值附近256個字）2022-2-3計算機組成原理16 5.7 某機字長某機字長32位，共有機器指令位，共有機器指令100條，指令單字長，等長條，指令單字長，等長操作碼，操作碼，CPU內部有通用寄存器內部有通用寄存器32個，可作變址寄存器用，存?zhèn)€，可作變址寄存器用，存儲器按字節(jié)編址，指令擬用直接尋址、間接尋址、變址尋址和儲器按字節(jié)編址，指令擬用直接尋址、間接尋址、變址尋址和相對尋址等相對尋址等4種尋址方式。種尋址方式。 分別畫出分別畫出4種不同尋址方式的單地址指令的指令格式。種不同尋址方式的單地址指令的指令格式。 采用直接尋址和間接尋址方式時，可

22、直接尋址的存儲器的采用直接尋址和間接尋址方式時，可直接尋址的存儲器的空間各是多少？空間各是多少？ 寫出寫出4種尋址方式下，有效地址種尋址方式下，有效地址E的表達式。解答：的表達式。解答：第小題解答：第小題解答：指令格式如圖所示：指令格式如圖所示：OP地址值OP地址值所在的內存單元OP地址偏移值OP地址偏移值直接尋址指令直接尋址指令間接尋址指令間接尋址指令變址尋址指令變址尋址指令相對尋址指令相對尋址指令2022-2-3計算機組成原理17第小題解答：第小題解答：直接尋址時，由于指令操作碼占用了其中直接尋址時，由于指令操作碼占用了其中7位，則位，則剩余的（剩余的（32-725）位表示指令的尋址范圍。

23、當按字）位表示指令的尋址范圍。當按字節(jié)編址時，尋址為節(jié)編址時，尋址為32MB（225）；）；使用間接尋址時，使用間接尋址時，由于機器的字長為由于機器的字長為32位，所以可尋址為位，所以可尋址為4GB（232）。）。第小題答案：第小題答案：有效地址有效地址EA如下所示。如下所示。直接尋址：直接尋址：EA指令中的地址碼指令中的地址碼間接尋址：間接尋址：EA指令中的地址碼所指示的內存單指令中的地址碼所指示的內存單元中存放的有效地址元中存放的有效地址變址尋址：變址尋址：EA變址寄存器中所包含的地址值變址寄存器中所包含的地址值指令中地址碼所表示的偏移指令中地址碼所表示的偏移相對尋址：相對尋址：EA程序記

24、數器中所包含的地址值程序記數器中所包含的地址值指令中地址碼所表示的偏移指令中地址碼所表示的偏移2022-2-3計算機組成原理185.8 某計算機的字長某計算機的字長16位，設有單地址指令和雙地位，設有單地址指令和雙地址指令兩類，若每個地址字段均為址指令兩類，若每個地址字段均為6位，且雙地址指位，且雙地址指令有令有X類，問單地址指令最多可以有多少類？類，問單地址指令最多可以有多少類？解答：解答：由于雙地址指令總共有由于雙地址指令總共有X類，所以在￥位操作碼類，所以在￥位操作碼字段中，還能被單地址指令使用的前字段中，還能被單地址指令使用的前4位指令前綴的位指令前綴的總數為總數為24X。單地址指令的

25、操作碼長度為單地址指令的操作碼長度為10位，在位，在4位指令前綴之后，余下的（位指令前綴之后，余下的（1046）位總共可以）位總共可以表示的不同二進制數種類為表示的不同二進制數種類為2664種。這種單指令種。這種單指令格式種類的計算就成了一個數學的組合問題，單指格式種類的計算就成了一個數學的組合問題，單指令的種類為（令的種類為（24X）26類。類。2022-2-3計算機組成原理195.9 基址寄存器的內容為基址寄存器的內容為2000H，（，（H表示十六表示十六進制），變址寄存器的內容為進制），變址寄存器的內容為030AH，指令的地指令的地址碼為址碼為3FH，當前正在執(zhí)行的指令所在地址為當前正在

26、執(zhí)行的指令所在地址為2B00H，請求出變址值（考慮基址）和相對編址請求出變址值（考慮基址）和相對編址兩種情況下的訪存有效地址（實際地址）。兩種情況下的訪存有效地址（實際地址）。解答：解答：采用變址方式時，采用變址方式時，EA2000H+030AH+3FH2349H采用相對編址方式時，采用相對編址方式時，EA2B00H+3FH2B3FH。2022-2-3計算機組成原理20 5.10設字長和指令長度均為設字長和指令長度均為24位，若指令系統可完成位，若指令系統可完成108種操作，種操作，且具有直接、間接（一次間址）、變址、基址、相對、立即等且具有直接、間接（一次間址）、變址、基址、相對、立即等6種

27、尋址方式，則在保證最大范圍內直接尋址的前提下，指令字種尋址方式，則在保證最大范圍內直接尋址的前提下，指令字中操作碼占中操作碼占位，尋址特征位占位，尋址特征位占位，可直接尋址的范圍位，可直接尋址的范圍是是，一次間址的范圍是，一次間址的范圍是。 解答：解答：7，3，214，224。5.11下列指令的尋址方式為變址間接尋址，其格式如圖所示。下列指令的尋址方式為變址間接尋址，其格式如圖所示。其中其中I為間接尋址位，為間接尋址位，I1表示間接尋址，表示間接尋址，I0表示直接尋址。表示直接尋址。X表示變址寄存器號。表示變址寄存器號。Disp為位移量。為位移量。尋址過程為先變址后間接尋址，當尋址過程為先變址

28、后間接尋址，當I1時，操作數有效地址時，操作數有效地址EA（寫出表達式）寫出表達式）解答：操作數有效地址解答：操作數有效地址EA(Rx)+Disp)。OPIXDisp2022-2-3計算機組成原理215.12 某計算機系統主存地址某計算機系統主存地址m位，機器字長位，機器字長n位，位，mn。若指若指令系統采用定長指令格式指令，則尋址方式執(zhí)行速度最快；令系統采用定長指令格式指令，則尋址方式執(zhí)行速度最快；尋址方式執(zhí)行速度最慢。若采用變長格式指令，則尋址方尋址方式執(zhí)行速度最慢。若采用變長格式指令，則尋址方式執(zhí)行速度最快，尋址方式執(zhí)行速度最慢，尋址方式指令式執(zhí)行速度最快，尋址方式執(zhí)行速度最慢，尋址方式

29、指令長度最長，尋址方式指令長度最短。長度最長，尋址方式指令長度最短。A. 立即立即B. 直接直接C. 寄存器直接寄存器直接D. 寄存器間接寄存器間接E. 存儲器間接存儲器間接 解答：解答：A。 E。 C。 E。 B。 C。5.13 設相對尋址的轉移指令占兩個字節(jié)，第設相對尋址的轉移指令占兩個字節(jié)，第1字節(jié)是操作碼，字節(jié)是操作碼，第第2字節(jié)是相對位移量（用補碼表示）。每當字節(jié)是相對位移量（用補碼表示）。每當CPU從存儲器取出從存儲器取出第一個字節(jié)時，即自動守成（第一個字節(jié)時，即自動守成（PC）+1PC。設當前設當前PC內容為內容為2003H，要求轉移到要求轉移到200AH地址，則該轉移指令第地址

30、，則該轉移指令第2字節(jié)的內容字節(jié)的內容就為就為。若。若PC的內容為的內容為2008H，要求轉移到要求轉移到2001H，則該轉移則該轉移指令第指令第2字節(jié)的內容應為字節(jié)的內容應為。A. 05HB. 06H C. 07H D. F7H E. F8H F. F9H 解答：解答：B；E。2022-2-3計算機組成原理225.14 某計算機指令長度為某計算機指令長度為32位，有位，有3種指令：雙操作數指令、種指令：雙操作數指令、單操作數指令、無操作數指令。今采用擴展操作碼的方式來設計單操作數指令、無操作數指令。今采用擴展操作碼的方式來設計指令，假設操作數地址為指令，假設操作數地址為12位，已知有雙操作數

31、指令位，已知有雙操作數指令K條，單操條，單操作數指令作數指令L條，問無操作數指令多少條？條，問無操作數指令多少條？設某計算機有變址尋址、間接尋址和相對尋址等尋址方式，設某計算機有變址尋址、間接尋址和相對尋址等尋址方式，設當前指令的地址碼部分為設當前指令的地址碼部分為001AH，正在執(zhí)行的指令所在地址為正在執(zhí)行的指令所在地址為1F05H，變址寄存器中的內容為變址寄存器中的內容為230AH，其中其中H表示十六進制數。表示十六進制數。請?zhí)畛洌赫執(zhí)畛洌寒攬?zhí)行取數指令時，如為變址尋址方式，則取出的數為當執(zhí)行取數指令時，如為變址尋址方式，則取出的數為；為間接尋址，取出的為間接尋址，取出的；執(zhí)行轉移指令時，

32、轉移地址為；執(zhí)行轉移指令時，轉移地址為。 已知寄存器的部分地址及相應內容，見表。已知寄存器的部分地址及相應內容，見表。 在計算機中，控制程序流程變化的指令有哪些？各在什么在計算機中，控制程序流程變化的指令有哪些？各在什么情況下使用？情況下使用？地址內容001AH1F05H1F1FH23A0H23BAH23A0H2400H2500H2600H1748H2022-2-3計算機組成原理23 解答：解答： 設無操作數指令個數為設無操作數指令個數為N，則則N(28-K)212-L 212。 第第1個空：使用變址尋址，所以指令地址碼部分是偏移值，個空：使用變址尋址，所以指令地址碼部分是偏移值，主地址值在寄

33、存器中，操作數在內存單元主地址值在寄存器中，操作數在內存單元(23A0H001AH)23BAH中，為中，為1748H。第第2個空：使用間接尋址，所以指令地址個空：使用間接尋址，所以指令地址碼部分是豐放操作數的內存單元的地址，即操作數的地址存放碼部分是豐放操作數的內存單元的地址，即操作數的地址存放在在001AH單元中，因此操作數的有效地址為單元中，因此操作數的有效地址為2300H，操作數為操作數為2600H。第第3個空：使用相對尋址，所以指令地址碼部分是下一個空：使用相對尋址，所以指令地址碼部分是下一條指令相對本指令所在位置的偏移。當前指令所在地址為條指令相對本指令所在位置的偏移。當前指令所在地

34、址為1F05H，所以下一條指令在（所以下一條指令在（1F05H001AH）1F1FH中，中，故轉移地址為（故轉移地址為（1F1FH）2500H。 在計算機中控制程序流程的指令主要包括在計算機中控制程序流程的指令主要包括3類：轉移指令類：轉移指令（有條件和無條件（有條件和無條件)、程序調用和返回指令、循環(huán)控制指令。、程序調用和返回指令、循環(huán)控制指令。 轉移指令中的無條件指令有兩種：一種為局部無條件轉移，轉移指令中的無條件指令有兩種：一種為局部無條件轉移，采用相對尋址，轉移地址有限一種為全局無條件轉移指令，可采用相對尋址，轉移地址有限一種為全局無條件轉移指令，可以轉移到整個尋址空間任意位置。使用條

35、件主要是全零、正負、以轉移到整個尋址空間任意位置。使用條件主要是全零、正負、進位和溢出。進位和溢出。 中斷控制指令和自陷指令也屬于程序調用指中斷控制指令和自陷指令也屬于程序調用指令。中斷控制指令有：開中斷、關中斷、改變屏蔽狀態(tài)及從中令。中斷控制指令有：開中斷、關中斷、改變屏蔽狀態(tài)及從中斷程序中返回。斷程序中返回。 循環(huán)指令執(zhí)行的一般情況是對某一邊疆循環(huán)指令執(zhí)行的一般情況是對某一邊疆的數據結構或者對相同數據結構進行多次重復操作的數據結構或者對相同數據結構進行多次重復操作2022-2-3計算機組成原理24 5.15 某指令系統字長某指令系統字長16位，、每個操作數的地址碼長位，、每個操作數的地址碼

36、長6位。位。設系統有元操作數、單操作數和雙操作數設系統有元操作數、單操作數和雙操作數3類。若雙操作數指類。若雙操作數指令有令有M條，無操作數指令有條，無操作數指令有N條，問單操作數的指令最多可能條，問單操作數的指令最多可能有多少條？有多少條？解答：解答： 由題意可知，雙操作數操作碼應占由題意可知，雙操作數操作碼應占4位，單操作數操作碼應占位，單操作數操作碼應占10位，無操作數操作碼應占位，無操作數操作碼應占16位。雙操作數指令有位。雙操作數指令有M條，無操條，無操作數指令有作數指令有N條，則單操作數指令最多可能有條，則單操作數指令最多可能有210-M 26-N/26條。條。 （17）某機器指令

37、碼長度為）某機器指令碼長度為16位，地址碼長度都為位，地址碼長度都為6位，包位，包含單地址指令、含單地址指令、 以地址指令和無地址指令，試問單地址指令以地址指令和無地址指令，試問單地址指令最多能有多少條，此時雙地址指令和無地址指令各為多少條？最多能有多少條，此時雙地址指令和無地址指令各為多少條？解答：解答： 單地址指令最多能有單地址指令最多能有(24-1) 26-1=959條。條。 此時雙地址指令只有此時雙地址指令只有1 條，無地址指令最多可有條，無地址指令最多可有26=64條。條。2022-2-3計算機組成原理25 5.16 已知某機器字長已知某機器字長165位，主存按字編址，其雙操作數指位

38、，主存按字編址，其雙操作數指令格式為：令格式為： 0 5 6 7 8 15 其中其中OP為操作碼，為操作碼，R為通用寄存器地址，試問下列尋址方式為通用寄存器地址，試問下列尋址方式能訪問的最大主存區(qū)為多少機器字？能訪問的最大主存區(qū)為多少機器字？ D為立即數為立即數： D為主存直接地址為主存直接地址： D為主存間接地址為主存間接地址： D為變址形式地址，變址寄存器為為變址形式地址，變址寄存器為R1(字長字長16位位)： 解答：解答：D為立即數，訪問的最大主存區(qū)為為立即數，訪問的最大主存區(qū)為0。D為主存直接地址，訪問的最大主存區(qū)為為主存直接地址，訪問的最大主存區(qū)為28=256。D為主存間接地址，訪問

39、的最大主存區(qū)為為主存間接地址，訪問的最大主存區(qū)為216=65536。D為變址形式地址，變址寄存器為為變址形式地址，變址寄存器為R1(字長字長16位位)，訪問的最大，訪問的最大主存區(qū)為主存區(qū)為216=65536。OPCODE RD2022-2-3計算機組成原理26 5.17 某機字長某機字長16位，直接尋址空間為位，直接尋址空間為128字，變址時的位移量是字，變址時的位移量是-64+63，16個通用寄存器都可以作為變址寄存器，設計一套指令系統，滿足下列尋個通用寄存器都可以作為變址寄存器，設計一套指令系統，滿足下列尋址類型的要求。址類型的要求。直接尋址的二地址指令直接尋址的二地址指令3條；條；變址

40、尋址的一地址指令變址尋址的一地址指令6條；條；寄存器尋址的二地址指令寄存器尋址的二地址指令8條；條；直接尋址的一地址指令直接尋址的一地址指令12條；條；零地址指令零地址指令32條。條。解答：解答： 2bits 7bits 7bits操作碼可為操作碼可為00、01、11，共，共3條條 5bits 4bits 7bits操作碼可為操作碼可為1100011101，共，共6條條 8bits 4bits 4bits操作碼可為操作碼可為1111000011110111，共，共8條條OP寄存器索引操作數OP地址碼2地址碼2OP地址碼2地址碼22022-2-3計算機組成原理27 9bits 7bits操作碼可

41、為操作碼可為111110000111111011，共，共12條條 16bits操作碼可為操作碼可為11111111000000001111111000011111，共，共32條條 5.18 某臺計算機字長為某臺計算機字長為16位，主存容量為位，主存容量為64KB，采用單字長單地址指采用單字長單地址指令，共有令，共有64條指令，系統有條指令，系統有4個通用寄存器個通用寄存器R0、R1、R2、R3，試用試用4種尋址方種尋址方式式(寄存器直接尋址、存儲器直接尋址、基址尋址、間接尋址寄存器直接尋址、存儲器直接尋址、基址尋址、間接尋址)設計指令格設計指令格式式(通用存儲器都為通用存儲器都為16位位)。解

42、答：解答： 操作碼應占操作碼應占6位位(共有共有64條指令，條指令，26=64)，尋址方式應占，尋址方式應占2位位(共有共有4種尋址種尋址方式，方式，22=4)，寄存器號應占，寄存器號應占2位位(共有共有4個寄存器個寄存器)，操作數字段有，操作數字段有(16-6-2-2=6)位。因此，寄存器直接尋址的指令格式如圖所示：位。因此，寄存器直接尋址的指令格式如圖所示： 6bits 2bits 2bits 6bitsOP地址碼OP操作碼尋址方式寄存器號操作數2022-2-3計算機組成原理28 5.18 某指令系統長度為某指令系統長度為16位，其中一個操作數需位，其中一個操作數需要要6位來表示。假定它有

43、位來表示。假定它有K條雙操作數指令和條雙操作數指令和L條條無操作數指令，那么，它最多還能支持多少條單無操作數指令，那么，它最多還能支持多少條單操作數指令？操作數指令？ 5.19 設計一套指令系統的操作碼編碼方案，指令設計一套指令系統的操作碼編碼方案，指令長度為長度為36位，需要實現的指令要求如下：位，需要實現的指令要求如下： 1）7條三操作數指令，其中兩個操作數的地址各條三操作數指令，其中兩個操作數的地址各15位位 ，另一操作數為，另一操作數為3位的寄存器；位的寄存器； 2）500條雙操作數指令，其中一個操作數的地址條雙操作數指令，其中一個操作數的地址為為15位，另一操作數為位，另一操作數為3

44、位的寄存器；位的寄存器； 3）50條無操作數指令。條無操作數指令。 5.20 說明指令流水技術的實現途徑，為什么指說明指令流水技術的實現途徑，為什么指令流水能提高計算機的整體性能？令流水能提高計算機的整體性能？2022-2-3計算機組成原理29 6.1 簡要說明組合邏輯與微程序控制器組成的同異之處，兩簡要說明組合邏輯與微程序控制器組成的同異之處，兩種控制器各自的優(yōu)缺點。種控制器各自的優(yōu)缺點。 得到下一條微指令地址可能有哪些方式，各用于什么情況下？得到下一條微指令地址可能有哪些方式，各用于什么情況下？ 指令的操作碼部分為什么有時采用變位數的擴展技術？指令的操作碼部分為什么有時采用變位數的擴展技術

45、？ 解答：第小題解答：解答：第小題解答： A)組合邏輯與微程序控制器相同之處是根據指令操作碼和時序組合邏輯與微程序控制器相同之處是根據指令操作碼和時序信號，產生各種控制信號，以便地建立各種數據能路，完成信號，產生各種控制信號，以便地建立各種數據能路，完成取指令和執(zhí)行指令的控制。取指令和執(zhí)行指令的控制。 B)組合邏輯的優(yōu)點是由于控制器的速度取電路延遲，所以速度組合邏輯的優(yōu)點是由于控制器的速度取電路延遲，所以速度較快。較快。 C)組合邏輯的缺點是由于將窯部件看成專門產生固定時序控制組合邏輯的缺點是由于將窯部件看成專門產生固定時序控制信號的邏輯電路，所以把用最少元件和取得最高速度作為設計信號的邏輯電

46、路，所以把用最少元件和取得最高速度作為設計目標。一旦設計完成，不可能通過其他的修改添加新功能。目標。一旦設計完成，不可能通過其他的修改添加新功能。 D)微程序控制的優(yōu)點是同組合邏輯控制器相比，具有規(guī)整性、微程序控制的優(yōu)點是同組合邏輯控制器相比，具有規(guī)整性、靈活性、可維護性等一系列優(yōu)點。靈活性、可維護性等一系列優(yōu)點。 E)微程序控制的缺點是由于微程序控制器采用了存儲程序原理，微程序控制的缺點是由于微程序控制器采用了存儲程序原理，所以每條指令都要從控存中取一次，故影響了速度。所以每條指令都要從控存中取一次，故影響了速度。2022-2-3計算機組成原理30 第小題解答：第小題解答： 產生下一條微指令

47、地址的方式有以下產生下一條微指令地址的方式有以下3種。種。 A)計數器方式計數器方式與用程序計數器產生機器指令地址的方式相類似。在順序與用程序計數器產生機器指令地址的方式相類似。在順序執(zhí)行微指令時，后續(xù)微指令地址由現行微指令加上一個增量來產生；在執(zhí)行微指令時，后續(xù)微指令地址由現行微指令加上一個增量來產生；在非順序執(zhí)行微指令時，必須在執(zhí)行現行指令后，轉去執(zhí)行指定后續(xù)微指非順序執(zhí)行微指令時，必須在執(zhí)行現行指令后，轉去執(zhí)行指定后續(xù)微指令地址的下一條指令。一般用在微地址產生機構比較簡單且微指令中順令地址的下一條指令。一般用在微地址產生機構比較簡單且微指令中順序控制字段較短的場合。序控制字段較短的場合。

48、 B)增量方式與斷定方式的結合增量方式與斷定方式的結合微指令的順序控制字段分成兩部分，即條微指令的順序控制字段分成兩部分，即條件選擇字段與轉移地址字段。由這兩個字段結合，當轉移條件滿足時，件選擇字段與轉移地址字段。由這兩個字段結合，當轉移條件滿足時，將轉移地址字段作下一個微地址無轉移要求，則直接從微程序計數器中將轉移地址字段作下一個微地址無轉移要求，則直接從微程序計數器中取得下一條指令。一般用于微指令執(zhí)行時，需要外部判斷條件的場合。取得下一條指令。一般用于微指令執(zhí)行時，需要外部判斷條件的場合。 C)多路轉移方式多路轉移方式也稱為斷定方式。這種方式中，當微程序不產生分支時，也稱為斷定方式。這種方

49、式中，當微程序不產生分支時，后續(xù)微地址直接由微指令的順序控制字段給出；否則有若干個后續(xù)地址后續(xù)微地址直接由微指令的順序控制字段給出；否則有若干個后續(xù)地址可以選擇，此時必須由控制字段的可以選擇，此時必須由控制字段的”判別測試判別測試“和和”狀態(tài)條件狀態(tài)條件“信息來信息來選擇其中一個微地址。一般用于有多個轉移條件且可以使用組合邏輯設選擇其中一個微地址。一般用于有多個轉移條件且可以使用組合邏輯設計轉移地址邏輯的場合。計轉移地址邏輯的場合。 第小題解答：第小題解答： 指令操作碼使用變位數擴展的目的在于充分利用指令字的各個字段，在不指令操作碼使用變位數擴展的目的在于充分利用指令字的各個字段，在不增加指令

50、長度的情況下擴展操作碼的長度，使它可以表示更多的指令。增加指令長度的情況下擴展操作碼的長度，使它可以表示更多的指令。 2022-2-3計算機組成原理31 6.2 已知微程序控制器的邏輯框圖如圖所示，試簡述其工作原理解答：由指令操作碼得到該指令對應的微程序的入口地址，送入CMAR。由CMAR經譯碼選中微指令存儲器的某一單元，微指令存儲器該單元的內容，然后送入UIR。由UIR發(fā)出微指令控制信號。CMAR在順序控制時加1，若該微指令為轉移指令，則將該轉移地址送入CMAR。轉重復執(zhí)行，直至微程序結束。CMARROM微 指 令 存 儲 體UIR轉 移 地 址地址譯碼. . . .來自指令的操作碼微操作控

51、制信號 測試條件2022-2-3計算機組成原理32 6.3 組合邏輯控制器中，微操作控制信號的形成與哪些信號有關？組合邏輯控制器中，微操作控制信號的形成與哪些信號有關？解答：解答： (1)來自指令操作碼譯碼器的輸出；來自指令操作碼譯碼器的輸出； (2)來自執(zhí)行部件的反饋信息；來自執(zhí)行部件的反饋信息； (3)來自時序產生器的時序信號。來自時序產生器的時序信號。 （29）敘述微程序控制器所采用的設計技術及設計思想。）敘述微程序控制器所采用的設計技術及設計思想。解答：微程序設計的基本思想是依照通常的接替程序的方法，把操作控解答：微程序設計的基本思想是依照通常的接替程序的方法，把操作控制信號編成所謂的

52、制信號編成所謂的“微指令微指令”，存放到只讀存儲器中。當計算機運，存放到只讀存儲器中。當計算機運行時，一條一條地讀出這些微指令，從而產生全機所需要的各種操行時，一條一條地讀出這些微指令，從而產生全機所需要的各種操作控制信號，使相應部件執(zhí)行所規(guī)定的操作。作控制信號，使相應部件執(zhí)行所規(guī)定的操作。 微程序控制器的設計技術有如下幾點。微程序控制器的設計技術有如下幾點。微指令編碼技術。微指令有水平型微指令和垂直型微指令兩種類型，微指令編碼技術。微指令有水平型微指令和垂直型微指令兩種類型，即在一個即在一個CPU周期中，一次能定義并執(zhí)行多個并行操作微命令的微周期中，一次能定義并執(zhí)行多個并行操作微命令的微指令

53、，叫做水平型微指令；在一個指令，叫做水平型微指令；在一個CPU周期中，采用微操作碼方式，周期中，采用微操作碼方式，一次只能控制信息從某個源部件到目標部件執(zhí)行過程的微指令叫做一次只能控制信息從某個源部件到目標部件執(zhí)行過程的微指令叫做垂直型微指令。垂直型微指令。微指令流水技術。由于取微指令和執(zhí)行微指令的操作是在兩個完全不微指令流水技術。由于取微指令和執(zhí)行微指令的操作是在兩個完全不同的部件中執(zhí)行的，因此可以將這兩部分在時間上重疊進行。同的部件中執(zhí)行的，因此可以將這兩部分在時間上重疊進行。后續(xù)地址的確定技術。有計數器方式和斷定方式兩種后續(xù)地址的確定技術。有計數器方式和斷定方式兩種2022-2-3計算機

54、組成原理33 6.4 某微程序控制器中，采用水平型某微程序控制器中，采用水平型 直接控制微直接控制微指令格式，斷定方式。已知全機共有微指令格式，斷定方式。已知全機共有微20命令個，命令個，可判定的外部條件有可判定的外部條件有4個，控制存儲器容量為個，控制存儲器容量為12830(位位)。設計出微指令的具體格式。設計出微指令的具體格式。畫出該控制器結構框圖。畫出該控制器結構框圖。解答：解答： 第第 小題的解答：小題的解答： 微指令格式設計如下：微指令格式設計如下： 20bit 2bit 8bit 第小題解答：第小題解答： 此題的答案如下圖所示。此題的答案如下圖所示。操作控制字段外部條件字段下地址字

55、段2022-2-3計算機組成原理34OP地址轉移邏輯微地址寄存器控制存儲器地址譯碼P字段控制字段.狀態(tài)條件指令寄存器IR微命令信號 .2022-2-3計算機組成原理35 6.5 某機采用微程序控制方式，微指令字長某機采用微程序控制方式，微指令字長24位，采用水平型編碼控制的微指令格位，采用水平型編碼控制的微指令格式，采用斷定方式，共有微命令式，采用斷定方式，共有微命令30個構成個構成4個相斥類，各包含個相斥類，各包含5個、個、8個、個、14個和個和3個微命令，外部條件共個微命令，外部條件共3個。個?？刂拼鎯ζ鞯娜萘繎獮槎嗌伲靠刂拼鎯ζ鞯娜萘繎獮槎嗌?？設計出微指令的具體格式。設計出微指令的具體格式。解答：解答： 第小題解答：第小題解答： 控制存儲器的容量不能直接由微命令的個數得出，因此要在第二問解答后才能確控制存儲器的容量不能直接由微命令的個數得出，因此要在第二問解答后才能確定。定。 第小題解答：第小題解答： 水平型微指令的格式為：水平型微指令的格式為： 本題中，控制字段分為本題中，控制字段分為4組，分別表示微命令的