一種基于FPGA的SPWM波的實(shí)時(shí)生成方法

1、計(jì)算機(jī)技術(shù)與發(fā)展第21卷 第2期 . 2 V o. l 21 N o2011年2月Feb . 2011CO M PUTER TECHNOLOGY AND DEVELOP M ENT一種基于FPGA 的SP WM 波的實(shí)時(shí)生成方法丁衛(wèi)東, 郭前崗, 周西峰(南京郵電大學(xué)自動(dòng)化學(xué)院, 江蘇南京210003摘 要:文中基于FPGA 設(shè)計(jì)了一種新型的三相S P WM 波的實(shí)時(shí)生成方法。該方法以X ili nx 公司的Spart an-3E 系列FP GA 芯片XC3S500E 作為控制核心, 結(jié)合直接數(shù)字頻率合成技術(shù)(DDS, 利用VHDL 語言實(shí)時(shí)生成三相SP WM 波形。通過三個(gè)相位互差120 的

2、正弦調(diào)制波與一個(gè)三角載波進(jìn)行比較來產(chǎn)生三相S P WM 脈沖信號(hào), 由兩者的交點(diǎn)來確定逆變器開關(guān)時(shí)刻, 其中載波頻率、載波比以及死區(qū)時(shí)間可變, 使生成的三相S P WM 波適應(yīng)性強(qiáng)。通過M odesm i 和數(shù)字示波器驗(yàn)證了利用FPGA 實(shí)時(shí)生成三相SP WM 波的可行性, 為該方法進(jìn)一步應(yīng)用提供了一個(gè)良好的開放平臺(tái)。關(guān)鍵詞:FPGA; S P WM; 直接數(shù)字頻率合成技術(shù); 逆變器; M odesm i中圖分類號(hào):TP273+. 5 文獻(xiàn)標(biāo)識(shí)碼:A 文章編號(hào):1673-629X (2011 02-0211-04A K i nd ofM ethod for Produci ng S P WM

3、W avefor m R eal -ti m eBased on FPGAD I N G W e i-dong , GUO Q i a n-gang , ZHOU X i-feng(A utom a ti on C o ll ege , N anji ng U n i v ersity o f P o sts and T elecomm unicati o ns , N an ji ng 210003, C h i na A bstract :D esi gns a new t ype of m et hod for p roduci ng t h ree-phase SP W M w ave

4、for m s real-ti m e based on FPGA. T hem ethod puts X il i nx s Spartan -3E Seri es FPGA ch i p XC 3S500E as t he contro lli n g core ,and com b i ns w it h t h e direct d i g it a l frequen cy syn t hesis(DD S, generati ng t hree-phase SP W M w avefor m s real-ti m e by VHDL l anguage . The d i g i

5、tal val ues o f t h ree si n e m odulati ng w aves w ith 120 phas e are res pecti vely com pared w ith t h e va l ue of triang l e carr i erw ave . The s w itch po i n ts are l ocated at the i ntersecti on o f t he w o w aves t . The carri er frequen cy , carrier rati o and dead ti m e are vari able

6、 , s o t hat the t h ree-phase SP WM w avefo r m s are ad aptab l e . T hrough D i g it a lo s cill oscope and M odesi m , the feas i b ilit y of u si ng FP GA i m ple m en tati on t h ree-phas e SP W M w avefor m s has been veri fied . Th is paper prov i des a good p l atfor m for fu rt her app li

7、cati ons of the m et hod. K ey words :FP GA; SP W M ; DD S ; Invert er ; M odesi m0 引 言P WM (Pulse W i dth M odul ation 控制技術(shù)就是通過對(duì)一系列脈沖的寬度進(jìn)行調(diào)制, 來等效地獲取所需要的波形(含形狀和幅值, 在進(jìn)行脈寬調(diào)制的時(shí)候, 如果使脈沖系列的占空比按照正弦規(guī)律來安排, 則輸出電壓經(jīng)過濾波可以得到正弦波形, 同時(shí)使得負(fù)載電流中的諧波成分大為減小, 稱之為正弦波脈寬調(diào)制(SP WM 。交流調(diào)速系統(tǒng)采用SP WM 控制技術(shù)不僅能夠及時(shí)、準(zhǔn)確地實(shí)現(xiàn)變壓變頻控制要求, 更重要的是

8、可以抑制逆變器輸出電壓或電流中的諧波分量, 降低或消除變頻調(diào)速時(shí)電機(jī)的轉(zhuǎn)矩脈動(dòng), 提高電機(jī)的工作頻率, 擴(kuò)大調(diào)速系統(tǒng)的調(diào)速范圍1技術(shù)已經(jīng)廣泛地應(yīng)用到交流電機(jī)調(diào)速系統(tǒng)。目前有多種方法可以產(chǎn)生SP WM 脈寬調(diào)制波, 常用的方法有兩種, 一種是利用具有P WM 發(fā)生電路的專用微處理器芯片, 如T M S320F240、TM S320F2812等, 但這種方法只能產(chǎn)生6路或12路的P WM 信號(hào)2; 另一種是利用模擬電路對(duì)三角載波與正弦調(diào)制波進(jìn)行比較, 產(chǎn)生SP WM 脈沖, 但這種電路設(shè)計(jì)復(fù)雜, 與數(shù)字系統(tǒng)連接困難, 難以滿足復(fù)雜要求。隨著數(shù)字化集成電路的廣泛應(yīng)用, 現(xiàn)場可編程門陣列(FPGA 成

9、為新型數(shù)字化集成芯片開發(fā)的一種首選。FPGA 的出現(xiàn), 克服了專用芯片受時(shí)鐘影響和開發(fā)周期長等缺點(diǎn), 已在很多領(lǐng)域得到了推廣應(yīng)用。DD S 技術(shù)是一種直接數(shù)字合成方法, 不需要震蕩和鎖相環(huán)節(jié), 直接將波形函數(shù)進(jìn)行數(shù)字離散化, 以時(shí)間為地址, 幅度為量化數(shù)據(jù), 依次存入波形存儲(chǔ)器, 使連續(xù)的數(shù)據(jù)流通過數(shù)模轉(zhuǎn)換器產(chǎn)生需要的波形。DD S 使用從, 因此, SP WM 控制收稿日期:2010-06-10; 修回日期:2010-09-27作者簡介:丁衛(wèi)東(1984-, 男, 河南人, 碩士研究生, 研究方向?yàn)橛?jì)算機(jī)控制與系統(tǒng)集成; 郭前崗, 教授, 研究方向?yàn)楝F(xiàn)代電力電子技術(shù)在電力系統(tǒng)中的應(yīng)用; 周西

10、峰, 副教授, 研究方向?yàn)橛?jì)算機(jī)智能監(jiān)測! 212 ! 計(jì)算機(jī)技術(shù)與發(fā)展 第21卷而達(dá)到控制輸出波形的相位、頻率和幅度的變化3。WM 波信號(hào), 驅(qū)動(dòng)逆變器的功率開關(guān)器件。通過改變?nèi)嗾艺{(diào)制波的頻率和幅值, 可以靈活可調(diào)節(jié)逆變電路輸出電壓的頻率和幅值。2. 1 正弦波產(chǎn)生模塊DDS(數(shù)字直接頻率合成 的概念最初由美國學(xué)者J . T ierncy , C. M. R ader 和B . Go l d 提出, 它從相位概念出發(fā)直接合成所需波形, 是一種全數(shù)字化的頻率合成技術(shù)。典型的DDS 系統(tǒng)由相位控制寄存器、頻率控制寄存器、地址發(fā)生器、波形查找表(RO M /RAM 、D /A轉(zhuǎn)換器和低通濾波器

11、(LPF 組成8在此, 介紹了基于Spartan -3E 系列FP GA 芯片X C3S500E 與DD S 結(jié)合的SP WM 波的實(shí)時(shí)生成方法, 利用該方法可極大地提高SP WM 輸出波形的品質(zhì), 提高逆變器的動(dòng)態(tài)響應(yīng), 從而有效解決了逆變電路中輸出諧波含量大, 動(dòng)態(tài)響應(yīng)慢等問題4。1 SP WM 技術(shù)的基本原理正弦脈寬調(diào)制法(SP WM 是將每一正弦周期內(nèi)的多個(gè)脈沖作自然或規(guī)則的寬度調(diào)制, 使其依次調(diào)制出相當(dāng)于正弦函數(shù)值的相位角和面積等效于正弦波的脈沖序列, 形成等幅不等寬的正弦化電流輸出, 脈沖序列的寬度是由正弦波和三角波自然相交生成的。其中載波頻率和調(diào)制信號(hào)頻率之比即為載波比。在SP

12、WM 中常用等腰三角形作為載波, 因?yàn)榈妊切紊先我稽c(diǎn)的水平寬度和高度成線性關(guān)系且左右對(duì)稱, 當(dāng)它與任何一個(gè)平緩變化的調(diào)制信號(hào)波相交時(shí), 在交點(diǎn)時(shí)刻控制電路中開關(guān)器件的通斷, 即可得到一組等幅而脈沖寬度正比于該信號(hào)波的矩形脈沖 為正弦信號(hào)波角頻率。通過改變調(diào)制度來調(diào)整輸出電壓, 通過改變正弦調(diào)制波周期來調(diào)節(jié)輸出頻率, 從而實(shí)現(xiàn)VVVF 控制。SP WM 波產(chǎn)生的方法有很多種, 但較典型的主要有規(guī)則采樣法和自然采樣法兩種。其中規(guī)則采樣法計(jì)算簡單, 但諧波含量較大; 自然采樣法是在正弦波和三角波的自然交點(diǎn)時(shí)刻控制功率開關(guān)器件的通斷65。它的本質(zhì)其實(shí)就是在一組存儲(chǔ)器單元中, 按照信號(hào)波形數(shù)據(jù)點(diǎn)依次

13、存儲(chǔ)了將要輸出波形的數(shù)據(jù), 并在控制電路的協(xié)調(diào)控制下, 以可變的速率, 周而復(fù)始地將波形數(shù)據(jù)傳送給后級(jí)的硬件電路。本設(shè)計(jì)無需D /A轉(zhuǎn)換器和低通濾波器, 全部數(shù)字化。其結(jié)構(gòu)框圖如圖2所示。設(shè)正弦調(diào)制信號(hào)波為y = si n t , 式中 稱為調(diào)制度, 0£ <1;圖2 DDS 功能結(jié)構(gòu)圖DDS 以穩(wěn)定度高的參考時(shí)鐘為參考源, 通過精密的相位累加器和數(shù)字信號(hào)處理, 再通過高速D /A轉(zhuǎn)換器產(chǎn)生所需的數(shù)字波形, 這個(gè)數(shù)字波經(jīng)過一個(gè)模擬濾波器后, 得到最終的模擬信號(hào)波形。圖2中 為相位控制字, 也叫相位增量, clk 為系統(tǒng)時(shí)鐘。DDS 系統(tǒng)的核心是地址發(fā)生器, 它由一個(gè)n 位加法器

14、和一個(gè)n 位地址存儲(chǔ)器組成, 用來產(chǎn)生存儲(chǔ)在片內(nèi)ROM /RAM 中的正弦數(shù)據(jù)的地址。如圖2所示, 每來一個(gè)時(shí)鐘脈沖, 頻率控制字將被累加一次, 而累加器的結(jié)果將被送入地址寄存器中作為波形查找表的地址。為了使地址能夠從一個(gè)預(yù)定值開始累加, 在設(shè)計(jì)中添加了一個(gè)相位控制字。波形查找表中存儲(chǔ)的是以相位為地址的一個(gè)正弦波數(shù)字幅度信息, 相當(dāng)于在n 位的尋址ROM /RAM中把02! 的正弦信號(hào)離散成具有2個(gè)樣值的序列, 以n, 所得到的正弦波很接近正弦波, 是比較理想的采樣方法。2 SP WM 技術(shù)的FPGA 實(shí)現(xiàn)根據(jù)SP WM 的產(chǎn)生原理, SP WM 電路主要包括正弦波產(chǎn)生模塊、載波發(fā)生器模塊、調(diào)

15、制波與載波比較模塊和死區(qū)模塊等四部分組成7, 其結(jié)構(gòu)如圖1所示。圖1 SP WM 模塊框圖載波發(fā)生器模塊在時(shí)鐘信號(hào)作用下, 通過可逆計(jì)數(shù)器發(fā)出三角載波幅值; 正弦波產(chǎn)生模塊在同步信號(hào)作用下從波形查找表讀取標(biāo)準(zhǔn)正弦信號(hào)幅值, 與輸入的調(diào)制度相乘, 得出滿足設(shè)計(jì)需要的正弦調(diào)制信號(hào)幅值, 然后與三角載波幅值進(jìn)行比較, 將比較后的輸出信 號(hào)送入死區(qū)模塊, 經(jīng)過死區(qū)模塊處理后, 最終輸出SP二進(jìn)制數(shù)值形式存儲(chǔ)在2個(gè)地址單元。若波形RO M /RA M 有m 位數(shù)據(jù)位, 則2個(gè)樣值以m 位二進(jìn)制數(shù)值固化在ROM /RAM 中, 按照地址不同輸出相應(yīng)的正弦信號(hào)信號(hào)幅值9nn。10波形查找表通過I P 核生成

16、器調(diào)用bloc k RAM ,用作單端口ROM, RO M 中存放著三角函數(shù)y =si n t 一(的256,取值的數(shù)據(jù)位寬為9位。三角載波的幅值為0510, 而正弦調(diào)制波的幅值在-1+1之間, 為了實(shí)現(xiàn)等幅比較, 使正弦調(diào)制波的幅值也在0510之間, 三角函數(shù)表達(dá)式應(yīng)改為:y =255*si n (! /255 *t +255(1用C 語言或M ATLAB 語言對(duì)式(1 在一個(gè)周期(02! 內(nèi)完成256個(gè)量化并且直接生成ROM 的初始化文件(.coe 格式。這樣即可輸出一路正弦波, 而此設(shè)計(jì)需產(chǎn)生三路相位互差120 的正弦波, 于是可把生成的256個(gè)數(shù)據(jù)分成三等份, 再把第1170個(gè)數(shù)據(jù)寫入

17、ROM 的初始化文件中, 這樣初始化文件中就有426個(gè)數(shù)據(jù), 然后分別從第1256、85341和170426個(gè)數(shù)據(jù)中取數(shù), 即可生成三路相位互差120 的正弦波。利用乘法器對(duì)從波形查找表中取出的標(biāo)準(zhǔn)正弦信號(hào)幅值進(jìn)行調(diào)制度加權(quán)調(diào)整(調(diào)制度為 , 取值范圍為01, 即用調(diào)制度 與標(biāo)準(zhǔn)正弦信號(hào)幅值相乘, 最后得出滿足設(shè)計(jì)需要的正弦調(diào)制信號(hào)幅值。2. 2 載波發(fā)生器模塊載波發(fā)生器即三角波發(fā)生器, 利用可逆計(jì)數(shù)器完成三角函數(shù)的上升與下降, 形成一個(gè)完整的三角函數(shù), 頻率為正弦調(diào)制波的N 倍, 并可調(diào)。根據(jù)課題的需要以及芯片資源的考慮, 本設(shè)計(jì)采用9位計(jì)數(shù)器實(shí)現(xiàn)。工程上為防止溢出, 三角波頂部一般取計(jì)數(shù)器

18、最大值減1, 本設(shè)計(jì)為111111110#; 三角波底部一般取計(jì)數(shù)器最小值加000000001#。2. 3 調(diào)制波與載波比較模塊在比較模塊的設(shè)計(jì)中可采用三個(gè)同樣邏輯規(guī)模的數(shù)字式比較器, 即將一個(gè)三角載波與U 、V 、W 三相正弦信號(hào)同時(shí)進(jìn)行比較。在設(shè)計(jì)中, 將三角載波的計(jì)數(shù)值與三相正弦調(diào)制信號(hào)進(jìn)行比較, 當(dāng)三角載波數(shù)字量大于正弦調(diào)制波數(shù)字量時(shí), 輸出低電平; 若三角載波數(shù)字量小于正弦調(diào)制數(shù)字量時(shí), 輸出高電平; 兩者相等時(shí), 輸出狀態(tài)保持不變, 然后將輸出信號(hào)送入死區(qū)發(fā)生電路。2. 4 死區(qū)模塊為了防止功率器件短路, 需要使同相上下橋臂驅(qū)動(dòng)信號(hào)錯(cuò)開一個(gè)死區(qū)時(shí)間, 也就需要設(shè)計(jì)死區(qū)電路11。死區(qū)

19、電路主要由死區(qū)發(fā)生器來實(shí)現(xiàn), 它由死區(qū)計(jì)數(shù)器和一些組合邏輯組成。實(shí)現(xiàn)死區(qū)時(shí)間設(shè)定的方法是在上下橋臂的脈沖信號(hào)從低電平變?yōu)楦唠娖綍r(shí), 延遲一個(gè)死區(qū)時(shí)間; 當(dāng)上下橋臂的脈沖信號(hào)從高電平變?yōu)榈攸c(diǎn)低電平時(shí), 不做任何處理, 這樣就可把上下橋臂的信號(hào)錯(cuò)開。死區(qū)模塊對(duì)來自比較器的三相調(diào)制信號(hào)(P WM _U、P WM _V 、P WM _W 進(jìn)行調(diào)整, 把每一相分為兩部分輸出, 一部分是上橋臂驅(qū)動(dòng)信號(hào), 另一部分是下橋臂驅(qū)動(dòng)信號(hào)。這兩部分信號(hào)相互錯(cuò)開一個(gè)死區(qū)時(shí)間, 死區(qū)大小根據(jù)具體功率器件來決定, 然后改變死區(qū)模塊的時(shí)鐘頻率, 就可以實(shí)現(xiàn)死區(qū)調(diào)節(jié)。以I P M 內(nèi)I GBT 為例, 其最小開通或關(guān)斷時(shí)間分

20、別為1. 5s 或2. 9s , 為了防止I GBT 出現(xiàn)非飽和導(dǎo)通或無法關(guān)斷等現(xiàn)象, 設(shè)計(jì)要求對(duì)死區(qū)時(shí)間進(jìn)行控制, 即保證死區(qū)時(shí)間不小于5s 時(shí)。12, 本設(shè)計(jì)用邏輯方法實(shí)現(xiàn)5s 的死區(qū)延3 仿真及實(shí)驗(yàn)結(jié)果根據(jù)以上各模塊設(shè)計(jì)方案, 文中采用VHDL 硬件描述語言進(jìn)行電路設(shè)計(jì), 以X ilinx 公司的設(shè)計(jì)軟件I SE9. 1作為設(shè)計(jì)平臺(tái)對(duì)源程序進(jìn)行邏輯綜合并進(jìn)行功能仿真。仿真參數(shù)如下:系統(tǒng)時(shí)鐘頻率為50MH z , 三角載波頻率為10k H z , 幅值為510, 載波比為7或14, 調(diào)制度為0. 8, 死區(qū)時(shí)間為5s , 所得仿真波形如圖3、圖4所示。按照設(shè)計(jì)流程, 將設(shè)計(jì)編譯生成的編程文

21、件下載到Spartan 3E 開發(fā)板中進(jìn)行硬件波形測試, 實(shí)驗(yàn)參數(shù)如下:系統(tǒng)時(shí)鐘頻率為50MH z , 三角載波頻率為10k H z , 幅值為510, 載波比為7或14, 調(diào)制度為0. 8, 死區(qū)時(shí)間為5s , 所得測試波形如圖5、圖6所示, 圖中為U 相的兩路SP WM 波的測試波形。通過觀察數(shù)字示波器輸出的SP WM 波形及通過M odesm i 仿真得出的SP WM 波形, 可以看出設(shè)計(jì)基本上達(dá)到預(yù)期的效果, 產(chǎn)生的三相正弦波信號(hào)相似于實(shí)際的三相正弦信號(hào), 其相位互差120 , 由正弦信號(hào)產(chǎn)生的P WM 信號(hào)即正弦脈寬調(diào)制信號(hào)與正弦信號(hào)相對(duì)應(yīng), 并且該系統(tǒng)能夠得到更寬的頻率和電壓調(diào)節(jié)范

22、圍。工作, 使得電路更加簡單和可靠, 稍加改動(dòng)就可以用到各類交流電機(jī)驅(qū)動(dòng)控制系統(tǒng), 具有一定的使用價(jià)值。參考文獻(xiàn):1 韓 江, 曹文霞, 王玉兵. S VP WM 與SP WM 控制PMLS M的仿真比較研究J.組合機(jī)床與自動(dòng)化加工技術(shù), 2009(4:46-49.2 鐘 祺, 謝順依, 楊迎化. 基于FPGA 的SP WM 實(shí)現(xiàn)研究J.微處理機(jī), 2008, 6(3:163-166.3 楊旭東, 張 強(qiáng), 韓雪晶. SP WM 的FPGA 實(shí)現(xiàn)方法J.微計(jì)算機(jī)信息, 2006, 12(2:146-148.4 鄭春茂, 楊春華, 吳慶彪. 基于C8051F020與DDS 的SPWM 波形優(yōu)化研

23、究J.自動(dòng)化與儀表, 2009(4:58-60. 5 王兆安, 黃 俊. 電力電子技術(shù)M.北京:機(jī)械工業(yè)出版社, 2001.6 Ho ltz J . Pul sew i dt h modu l ati on f or power electronic po w erconversionJ.P roceedi ngs of the I EEE , 1994, 82(8:1194-1214.7 諸 江, 董金明. 基于直接數(shù)字頻率合成的三角載波移相P WM 控制FPGA 的設(shè)計(jì)實(shí)現(xiàn)J.微計(jì)算機(jī)信息, 2006, 10(2:74-76.8 姚文剛, 余國強(qiáng), 孟小鎖. 基于多DSP 架構(gòu)的電機(jī)控制系

24、統(tǒng)J.計(jì)算機(jī)技術(shù)與發(fā)展, 2006, 16(6:48-50.9 楊春玲, 朱 敏. EDA 技術(shù)與實(shí)驗(yàn)M .哈爾濱:哈爾濱工業(yè)大學(xué)出版社, 2009.10Spart an 3E Starter K itBoardU ser G ui deM.s . . l :X ili nx ,2006.4 結(jié)束語文中提出了一種利用FPGA 結(jié)合DDS 技術(shù)產(chǎn)生SP WM 波的方案, 并給出了具體的實(shí)現(xiàn)方法以及相應(yīng)的框圖。該電路通過現(xiàn)場可編程門陣列芯片實(shí)現(xiàn), 用硬件描述語言VHDL 完成了整個(gè)功能模塊的全部設(shè)計(jì)(上接第210頁版社, 2007.民郵電出版社, 2007.3 畢厚杰, 李秀川. I M S 與下

25、一代網(wǎng)絡(luò)M.北京:人民郵電出版社, 2006.4 M unir A, G ordon-RossA. SIP-Based I M S Signa li ng Anal ysi s for W M i ax -3G Inter work i ng A rchitect ures J.I EEET ransactions onM ob il e Co mputi ng , 2010, 9(5:733-750. 5 Loreto S , O pseni ca M T , R issanenM, et a. l I M S serv i ce devel op ment AP I and test bedJ.IEEE Co mmunica ti onsM ag azi ne arch i ve , 2010, 48(4:26-32.6 Bell avista P , Corradi A, Foschi n