第三章MOS數(shù)字電路pptConvertor

1、第三章 MOS 數(shù)字電路MOS 數(shù)字電路的特征 CMOS 數(shù)字電路特點 3.1 數(shù)字電路的特征 3.1.1標準邏輯電平1.電平類型:TTL 電平、ALSTT 電平、ECL 電平、HCMOS 電平、NMOS 電平2.狀態(tài):高阻態(tài)0態(tài):電平值為低電平,i L V V < 1態(tài):電平值為高電平,i H V V > 不定態(tài):L i H V V V << 3.1.2 邏輯扇出特性1.邏輯電路輸出電平將隨著負載的變化而變化,如圖L OH DDS LR V V R R =+SOL DDS LR V V R R =+隨著負載的加重(電流增加,即RL 變小電路的輸出低電平將抬高,高電平將

2、降低。當0L R 時,0OH V ,OL DD V V .可見,當負載變化時,驅(qū)動電路的輸出電壓可能會偏離標準的邏輯電平,從而使得邏輯紊亂。2.邏輯扇出特性:邏輯電路的輸出電平保持在規(guī)定范圍內(nèi)所能夠驅(qū)動的同類型邏輯電路的最大數(shù)目3.TTL 電平的扇出特性一般大于10,MOS 管的扇出不受負載的影響,但是隨著扇出的增大,負載電容增大,會影響工作速度。 3.1.3 容性負載及其影響 1.傳輸延時時間常數(shù)RC =,其中R 為輸出阻抗,C 為負載等效電容 2. 對于CMOS 反相器,有 2.2HL N t R C =。當調(diào)整反相器寬長比,使得N 管和P 管等效電阻相等時,有4.4PD LH HL t

3、t t RC =+=可見,為了提高電路的工作速度,應當減少R (即增加寬長比和C 3.1.4 CMOS 電路的噪聲容限 1.低電平噪聲容限 NML=VIL-VOL 高電平噪聲容限 NMH=VOH-VIH 其中,VIL 是保證可靠邏輯1狀態(tài)CMOS 反相器的最大輸入電壓,VIH 是保證可靠邏輯0狀態(tài)CMOS 反相器的最小輸入電壓 2.噪聲容限的計算如圖在CMOS 反相器的輸入輸出特性曲線中,VIH 和VIL 是兩個臨界點。 當Vi=VIL 時,V o =VDD ,此時M1工作在飽和區(qū),M2工作在線性區(qū),有21(2N ND i T NK W I V V L =- , 2(2P P O D D D

4、D D T O D D P K W V V I V i V V V V L -=- 由于12D D I I =,且22,I DD GS O DD DS V V V V V V -=-= 所以,得O i TP V V V =- 其中N N PP P NK W L K W L =對于兩管對稱設計,1=,在VIL 處,VOVi 曲線的切線斜率為-1,即1Oi O idV V V dV =-可以求得 3358D D T P T NIL V V V V +=同樣,可以得到 3538D D T P T NIH V V V V +=3.2 CMOS邏輯門 3.2.1CMOS或非門Array對稱輸出驅(qū)動的或門3.2.2CMOS與非門