《數(shù)字邏輯與數(shù)字系統(tǒng)》教學(xué)大綱

1、文檔供參考，可復(fù)制、編制，期待您的好評與關(guān)注！ 數(shù)字邏輯與數(shù)字系統(tǒng)教學(xué)大綱一、使用說明（一）課程性質(zhì)數(shù)字邏輯與數(shù)字系統(tǒng)是計算機科學(xué)與技術(shù)專業(yè)的一門專業(yè)基礎(chǔ)課。（二）教學(xué)目的通過本課程的學(xué)習(xí)，可以使學(xué)生熟悉數(shù)制與編碼,邏輯函數(shù)及其化簡,集成邏輯部件,中大規(guī)模集成組合邏輯構(gòu)件。掌握組合邏輯電路分析和設(shè)計，同步時序邏輯電路分析和設(shè)計，異步時序邏輯電路分析和設(shè)計；中規(guī)模集成時序邏輯電路分析和設(shè)計。了解可編程邏輯器件，數(shù)字系統(tǒng)設(shè)計，數(shù)字系統(tǒng)的基本算法與邏輯電路實現(xiàn)，VHDL語言描述數(shù)字系統(tǒng)。為專業(yè)課的學(xué)習(xí)打下堅實的基礎(chǔ)。（三）教學(xué)時數(shù)本課程理論部分總授課時數(shù)為68課時。（四）教學(xué)方法理論聯(lián)系實際，課堂講

2、授。（五）面向?qū)I(yè)計算機科學(xué)與技術(shù)專業(yè)。二、教學(xué)內(nèi)容第一章 數(shù)制與編碼（一）教學(xué)目的與要求 通過本章學(xué)習(xí)使學(xué)生掌握數(shù)制的表示及轉(zhuǎn)換，二進制數(shù)的算術(shù)運算,二進制碼，原碼、補碼、反碼。（二）教學(xué)內(nèi)容模擬信號，數(shù)字信號，數(shù)制的表示及轉(zhuǎn)換，二進制數(shù)的算術(shù)運算,二進制碼，原碼、補碼、反碼。重點與難點：數(shù)制，二進制碼，邏輯運算，邏輯代數(shù)的基本定律和規(guī)則，邏輯函數(shù)的化簡。第一節(jié) 進位計數(shù)制1、十進制數(shù)的表示2、二進制數(shù)的表示3、 其它進制數(shù)的表示第二節(jié) 數(shù)制轉(zhuǎn)換1、二進制數(shù)與十進制數(shù)的轉(zhuǎn)換2、二進制數(shù)與八進制數(shù)、十六進制數(shù)的轉(zhuǎn)換第三節(jié) 帶符號數(shù)的代碼表示1、真值與機器數(shù)2、原碼3、反碼4、補碼5、機器數(shù)的加

3、、減運算6、十進制數(shù)的補數(shù)第四節(jié) 碼制和字符的代碼表示1、碼制2、可靠性編碼3、字符代碼（三）教學(xué)方法與形式課堂講授。（四）教學(xué)時數(shù)2課時。第二章 邏輯代數(shù)與邏輯函數(shù)（一）教學(xué)目的與要求 通過本章學(xué)習(xí)使學(xué)生掌握邏輯代數(shù)的基本運算,邏輯代數(shù)的基本公式、定理及規(guī)則。邏輯函數(shù)表達式的形式與轉(zhuǎn)換方法，邏輯函數(shù)的代數(shù)法及卡諾圖法化簡。（二）教學(xué)內(nèi)容邏輯代數(shù)的基本運算、基本公式、定理及規(guī)則。邏輯函數(shù)表達式的形式與轉(zhuǎn)換方法，邏輯函數(shù)的代數(shù)法及卡諾圖法化簡。重點與難點：邏輯代數(shù)的公式、定理及規(guī)則。邏輯函數(shù)表達式的形式與轉(zhuǎn)換方法，邏輯函數(shù)化簡。第一節(jié) 邏輯代數(shù)中的三種基本運算1、“與”邏輯運算及描述2、“或”邏

4、輯運算及描述3、“非”邏輯運算及描述4、其它復(fù)合邏輯運算及描述5、邏輯函數(shù)第二節(jié) 邏輯代數(shù)的基本公式、定理及重要規(guī)則1、邏輯代數(shù)的基本公式2、邏輯代數(shù)的基本定理3、邏輯代數(shù)的重要規(guī)則第三節(jié) 邏輯函數(shù)表達式的形式與轉(zhuǎn)換方法1、邏輯函數(shù)表示方法2、邏輯函數(shù)表達式的基本形式3、邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式第四節(jié) 邏輯函數(shù)的代數(shù)法化簡1、邏輯函數(shù)的最簡形式2、常用的代數(shù)化簡方法第五節(jié) 邏輯函數(shù)的卡諾圖法化簡1、邏輯函數(shù)的卡諾圖表示法2、用卡諾圖化簡邏輯函數(shù)7、其他類型的TTL門電第六節(jié) 具有無關(guān)項的邏輯函數(shù)及其化簡1、約束項、任意項和邏輯函數(shù)式中的無關(guān)項2、無關(guān)項在化簡邏輯函數(shù)中的應(yīng)用 （三）教學(xué)方法與形式

5、課堂講授。（四）教學(xué)時數(shù)8課時。第三章 集成邏輯部件（一）教學(xué)目的與要求 使學(xué)生熟練掌握TTL門電路的基本工作原理及主要外部特性和參數(shù),集電極開路門(OC)和三態(tài)門(ST)的邏輯功能和使用方法。了解CMOS集成邏輯門的主要特點。（二）教學(xué)內(nèi)容TTL反相器，TTL與非門，集電極開路門，三態(tài)門。TTL非門電壓傳輸特性，輸入輸出高低電平，開門電平，關(guān)門電平，延遲功耗積，傳輸延遲時間，扇入扇出系數(shù)，拉電流工作情況，灌電流工作情況。重點與難點：TTL反相器，TTL與非門，集電極開路門，三態(tài)門。TTL非門電壓傳輸特性，開門電平，關(guān)門電平，扇入扇出系數(shù)，拉電流工作情況，灌電流工作情況。第一節(jié) TTL與非門1

6、、電路結(jié)構(gòu)2、功能分析3、特性及主要參數(shù)第二節(jié) 其它類型的TTL與非門1、集電極開路門(OC門)2、三態(tài)門第三節(jié) MOS集成邏輯門電路1、NMOS反相器及邏輯門2、CMOS反相器及邏輯門（三）教學(xué)方法與形式課堂講授。（四）教學(xué)時數(shù)4課時。第四章 組合邏輯電路（一）教學(xué)目的與要求 通過本章學(xué)習(xí)使學(xué)生掌握組合邏輯電路的分析與設(shè)計，了解組合邏輯電路系統(tǒng)中競爭冒險現(xiàn)象及消除辦法。（二）教學(xué)內(nèi)容組合邏輯電路的分析與設(shè)計，競爭冒險現(xiàn)象及消除辦法。重點與難點：組合邏輯電路的分析與設(shè)計。 第一節(jié) 邏輯函數(shù)的實現(xiàn)1、用“與非”門實現(xiàn)邏輯函數(shù)2、用“或非”門實現(xiàn)邏輯函數(shù)3、用“與或非”門實現(xiàn)邏輯函數(shù)4、用“異或”

7、門實現(xiàn)邏輯函數(shù)第二節(jié) 組合邏輯電路的分析第三節(jié) 組合邏輯電路的設(shè)計1、組合邏輯電路設(shè)計工作的過程2、單輸出組合邏輯電路的設(shè)計3、多輸出組合邏輯電路的設(shè)計第四節(jié) 組合邏輯電路的競爭與冒險1、競爭與冒險的產(chǎn)生2、判別冒險3、消除冒險（三）教學(xué)方法與形式課堂講授。（四）教學(xué)時數(shù)4課時。第五章 中大規(guī)模集成組合邏輯構(gòu)件（一）教學(xué)目的與要求 通過本章學(xué)習(xí)使學(xué)生掌握組合邏輯器件編碼器，譯碼器，數(shù)據(jù)選擇器，加法器，數(shù)值比較器的主要特點及在邏輯設(shè)計中的應(yīng)用，譯碼器和數(shù)據(jù)選擇器的區(qū)別。（二）教學(xué)內(nèi)容掌握編碼器，譯碼器，數(shù)據(jù)選擇器，加法器，數(shù)值比較器的特點及應(yīng)用，譯碼器和數(shù)據(jù)選擇器的區(qū)別。重點與難點：編碼器，譯碼

8、器，數(shù)據(jù)選擇器，加法器，數(shù)值比較器的特點及應(yīng)用，譯碼器和數(shù)據(jù)選擇器。第一節(jié) 編碼器1、普通編碼器的工作原理及應(yīng)用2、優(yōu)先編碼器第二節(jié) 譯碼器1、譯碼器的概念2、變量譯碼器3、顯示譯碼器第三節(jié) 數(shù)據(jù)選擇器1、74LS153的邏輯電路、符號及功能2、數(shù)據(jù)選擇器的應(yīng)用第四節(jié) 數(shù)值比較器1、兩個一位數(shù)值比較器的工作原理2、多位數(shù)值比較器第五節(jié) 檢錯編碼及碼組校驗（三）教學(xué)方法與形式課堂講授。（四）教學(xué)時數(shù)6課時。第六章 集成觸發(fā)器（一）教學(xué)目的與要求 通過本章學(xué)習(xí)使學(xué)生掌握各種觸發(fā)器的電路結(jié)構(gòu),工作原理及邏輯功能（二）教學(xué)內(nèi)容掌握基本RS觸發(fā)器,時鐘RS觸發(fā)器, 時鐘D觸發(fā)器, 時鐘JK觸發(fā)器, 時鐘

9、T觸發(fā)器的電路結(jié)構(gòu),工作原理及邏輯功能。重點與難點：基本RS觸發(fā)器,時鐘RS觸發(fā)器, 時鐘D觸發(fā)器, 時鐘JK觸發(fā)器, 時鐘T觸發(fā)器的工作原理及邏輯功能。第一節(jié) 觸發(fā)器的特點及分類1、觸發(fā)器的基本特點2、觸發(fā)器的分類3、時鐘觸發(fā)器的分類第二節(jié) 基本RS觸發(fā)器1、電路結(jié)構(gòu)與工作原理2、工作特性第三節(jié) 時鐘RS觸發(fā)器的結(jié)構(gòu)、功能及其描述方法1、時鐘RS觸發(fā)器電路結(jié)構(gòu)與工作特性2、時鐘RS觸發(fā)器的功能及其描述方法第四節(jié) 時鐘D觸發(fā)器的結(jié)構(gòu)、功能及其描述方法1、電路結(jié)構(gòu)與工作原理2、邏輯功能及其描述方法第五節(jié) 時鐘JK觸發(fā)器的結(jié)構(gòu)、功能及其描述方法1、電路結(jié)構(gòu)與工作原理2、邏輯功能及其描述方法第六節(jié)

10、時鐘T觸發(fā)器的結(jié)構(gòu)、功能及其描述方法第七節(jié) 各種觸發(fā)器的比較1、各類觸發(fā)器的邏輯符號比較2、各種功能觸發(fā)器描述表達式的比較3、觸發(fā)器的觸發(fā)方式與結(jié)構(gòu)分類總表（三）教學(xué)方法與形式課堂講授。（四）教學(xué)時數(shù)4課時。第七章 同步時序邏輯電路（一）教學(xué)目的與要求 通過本章學(xué)習(xí)使學(xué)生掌握同步時序邏輯電路的分析方法和同步時序邏輯電路的設(shè)計方法。（二）教學(xué)內(nèi)容熟悉同步時序邏輯電路的分析和同步時序邏輯電路的設(shè)計。重點與難點：熟悉同步時序邏輯電路的分析和同步時序邏輯電路的設(shè)計。第一節(jié) 同步時序邏輯電路的模型與描述方法1、同步時序邏輯電路的結(jié)構(gòu)模型2、同步時序邏輯電路的描述方法第二節(jié) 同步時序邏輯電路的分析方法1、

11、時序邏輯電路的分析步驟2、同步時序邏輯電路分析舉例第三節(jié) 同步時序邏輯電路的設(shè)計方法1、設(shè)計同步時序邏輯電路的一般步驟2、建立原始狀態(tài)轉(zhuǎn)換圖和狀態(tài)轉(zhuǎn)換表3、原始狀態(tài)化簡4、狀態(tài)編碼第四節(jié) 同步時序邏輯電路的設(shè)計方法1、同步時序邏輯電路設(shè)計舉例（三）教學(xué)方法與形式課堂講授。（四）教學(xué)時數(shù)8課時。第八章 異步時序邏輯電路（一）教學(xué)目的與要求 通過本章學(xué)習(xí)使學(xué)生掌握脈沖異步時序邏輯電路的分析方法和脈沖異步時序邏輯電路的設(shè)計方法。了解電平異步時序邏輯電路的分析與設(shè)計方法。（二）教學(xué)內(nèi)容異步時序邏輯電路的分析與設(shè)計。重點與難點：異步時序邏輯電路的分析與設(shè)計。第一節(jié) 脈沖異步時序邏輯電路的分析與設(shè)計方法1

12、、脈沖異步時序邏輯電路的分析2、脈沖異步時序邏輯電路的設(shè)計第二節(jié) 電平異步時序邏輯電路的分析與設(shè)計方法1、電平異步時序邏輯電路的分析方法2、電平異步時序邏輯電路的設(shè)計方法第三節(jié) 電平異步時序邏輯電路的競爭分析（三）教學(xué)方法與形式課堂講授。（四）教學(xué)時數(shù)6課時。第九章 中規(guī)模集成時序邏輯設(shè)計（一）教學(xué)目的與要求 通過本章學(xué)習(xí)使學(xué)生掌握計數(shù)器的分析、設(shè)計及應(yīng)用，寄存器的分析方法。（二）教學(xué)內(nèi)容計數(shù)器的分析、設(shè)計及應(yīng)用，寄存器的分析方法。重點與難點：計數(shù)器的分析、設(shè)計及應(yīng)用，寄存器的分析方法。第一節(jié) 計數(shù)器1、計數(shù)器的分類2、集成計數(shù)器3、任意進制計數(shù)器的構(gòu)成方法第二節(jié) 寄存器1、基本的寄存器2、集

13、成移位寄存器3、移位型計數(shù)器第三節(jié) 計數(shù)器的應(yīng)用1、脈沖信號分配器2、序列信號發(fā)生器（三）教學(xué)方法與形式課堂講授。（四）教學(xué)時數(shù)6課時。第十章 可編程邏輯器件（一）教學(xué)目的與要求 通過本章學(xué)習(xí)使學(xué)生掌握ROM的結(jié)構(gòu)與工作原理,RAM的結(jié)構(gòu)及擴展。了解可編程邏輯陣列（PLA）及通用陣列邏輯(GAL)。（二）教學(xué)內(nèi)容ROM的結(jié)構(gòu)與工作原理,RAM的結(jié)構(gòu)及擴展。重點與難點：ROM的工作原理,RAM的結(jié)構(gòu)及擴展?？删幊踢壿嬯嚵校≒LA），通用陣列邏輯(GAL)。第一節(jié) 概述第二節(jié) 只讀存儲器（ROM）1、只讀存儲器的分類2、ROM的結(jié)構(gòu)與工作原理3、ROM的應(yīng)用第三節(jié) 隨機讀寫存儲器（RAM）1、RA

14、M的結(jié)構(gòu)2、RAM的存儲元 3、地址譯碼方法第四節(jié) 可編程邏輯陣列（PLA）1、FPLA的結(jié)構(gòu)特點2、FPLA的應(yīng)用第五節(jié) 通用陣列邏輯(GAL)1、GAL器件的基本邏輯結(jié)構(gòu)2、輸出邏輯宏單元的結(jié)構(gòu)3、輸出邏輯宏單元的工作模式（三）教學(xué)方法與形式課堂講授。（四）教學(xué)時數(shù)2課時。第十一章 數(shù)字系統(tǒng)設(shè)計概述（一）教學(xué)目的與要求 通過本章學(xué)習(xí)使學(xué)生了解數(shù)字系統(tǒng)設(shè)計的模型、結(jié)構(gòu)以及設(shè)計方法。（二）教學(xué)內(nèi)容數(shù)字系統(tǒng)設(shè)計的模型、結(jié)構(gòu)以及設(shè)計方法。重點與難點：數(shù)字系統(tǒng)設(shè)計方法。第一節(jié) 數(shù)字系統(tǒng)概述1、數(shù)字系統(tǒng)的基本模型與結(jié)構(gòu)2、數(shù)字系統(tǒng)設(shè)計的方法第二節(jié) 用算法流程圖描述數(shù)字系統(tǒng)1、算法流程圖的符號與規(guī)則2、

15、實例第三節(jié) 數(shù)字系統(tǒng)設(shè)計的基本過程（三）教學(xué)方法與形式課堂講授。（四）教學(xué)時數(shù)2課時。第十二章 數(shù)字系統(tǒng)基本算法與邏輯電路實現(xiàn)（一）教學(xué)目的與要求 通過本章學(xué)習(xí)使學(xué)生了解數(shù)字系統(tǒng)的基本算法設(shè)計及對應(yīng)的邏輯電路的實現(xiàn)方法。（二）教學(xué)內(nèi)容常用的算法設(shè)計及數(shù)字處理單元電路設(shè)計過程和方法。重點與難點：常用的算法設(shè)計及數(shù)字處理單元電路設(shè)計過程和方法。第一節(jié) 算法設(shè)計概述1、算法設(shè)計中主要考慮的因素2、硬件結(jié)構(gòu)對算法設(shè)計的影響第二節(jié) 幾種常用的算法設(shè)計1、跟蹤法2、歸納法3、劃分法4、解析法5、綜合法第三節(jié) 算法結(jié)構(gòu)問題1、順序算法結(jié)構(gòu)2、并行算法結(jié)構(gòu) 3、流水線操作算法結(jié)構(gòu)第四節(jié) 數(shù)據(jù)處理單元電路的設(shè)計

16、1、器件選擇應(yīng)考慮的因素2、設(shè)計數(shù)據(jù)處理單元的基本方法和步驟3、數(shù)據(jù)處理單元設(shè)計實例第五節(jié) 控制器的基本結(jié)構(gòu)與同步問題1、控制單元的基本結(jié)構(gòu)2、系統(tǒng)的同步問題第六節(jié) 算法狀態(tài)機圖第七節(jié) 控制器的邏輯電路設(shè)計1、傳統(tǒng)時序電路設(shè)計方法應(yīng)用于控制器的設(shè)計中2、計數(shù)器應(yīng)用于控制器的設(shè)計（三）教學(xué)方法與形式課堂講授。（四）教學(xué)時數(shù)6課時。第十三章 VHDL語言描述數(shù)字系統(tǒng)（一）教學(xué)目的與要求 通過本章學(xué)習(xí)使學(xué)生了解用VHDL語言描述硬件電路的基本方法。（二）教學(xué)內(nèi)容VHDL的基本結(jié)構(gòu)、基本對象、數(shù)據(jù)類型、運算符、順序語句、并行語句、子程序引用、元器件配置以及用VHDL語言描述硬件電路的基本方法。重點與難

17、點：VHDL的基本結(jié)構(gòu)、基本對象、數(shù)據(jù)類型、運算符、順序語句、并行語句、子程序引用、元器件配置以及用VHDL語言描述硬件電路的基本方法。第一節(jié) VHDL語言的基本結(jié)構(gòu)1、實體描述2、結(jié)構(gòu)體描述第二節(jié) 基本對象、數(shù)據(jù)類型以及運算符1、基本對象2、數(shù)據(jù)類型3、常數(shù)的表示方法4、運算符第三節(jié) 順序語句1、變量與信號賦值語句2、IF語句 3、CASE語句4、LOOP語句第四節(jié) 并行語句1、并行信號賦值語句2、進程語句3、斷言語句4、生成語句5、塊語句第五節(jié) 子程序及其應(yīng)用引用1、函數(shù)語句的定義與應(yīng)用2、過程語句的定義與應(yīng)用第六節(jié) 包集合與庫1、包集合2、庫第七節(jié) 元器件配置1、體內(nèi)配置2、體外配置3、直接例化4、頂層配置第八節(jié) VHDL基本邏輯電路設(shè)計實例1、組合邏輯電路的設(shè)計2、時序邏輯電路描述3、狀態(tài)機的VHDL描述（三）教學(xué)方法與形式課堂講授。（四）教學(xué)時數(shù)10課時。三、考核形式期末閉卷筆試與平時考核相結(jié)合，其中期末閉卷筆試成績占70%，期中成績占20%。作業(yè)和考勤占10%。四、教材選用1、馬義