西安交通大學微電子制造技術(shù)第九章集成電路制造概況ppt課件

1、 電信學院 微電子學系 1 微電子制造技術(shù) 電信學院 微電子學系 2 微電子制造技術(shù)引引 言言 典型的半導體IC制造能夠要破費68周時間，包括450甚至更多的步驟來完成一切的制造工藝，其復查程度是可想而知的。 本章簡要引見0.18m的CMOS集成電路硅工藝的主要步驟，使大家對芯片制造過程有一個較全面的了解。每個工藝的細節(jié)將在后面有關(guān)章節(jié)引見。 芯片制培育是在硅片上執(zhí)行一系列復查的化學或者物理操作。這些操作歸納為四大根本類型：薄膜制備layer、圖形轉(zhuǎn)移、刻蝕和摻雜。 由于是集成電路制造的概述，所以會接觸到大量的術(shù)語和概念，這些將在隨后的章節(jié)中得到詳細論述。 電信學院 微電子學系 3 微電子制造

2、技術(shù)學學 習習 目目 標標1. 熟習典型的亞微米 CMOS IC 制造流程；2. 對6種主要工藝(分散、離子注入、光刻、刻蝕、薄膜生長、拋光)在概念上有一個大體了解；3. 熟習CMOS制造工藝的14個根本步驟。 電信學院 微電子學系 4 微電子制造技術(shù)MOS晶體管工藝流程中的主要制造步驟晶體管工藝流程中的主要制造步驟Figure 9.1 Oxidation(Field oxide)Silicon substrateoxygenPhotoresistDevelopPhotoresistCoatingMask-WaferAlignment and ExposureMaskUV lightExpos

3、ed PhotoresistSDActive RegionsSDNitrideDepositionContact holesSDContactEtchIon ImplantationDGScanning ion beamSMetal Deposition and EtchdrainSDMetal contacts PolysiliconDepositionSilane gasDopant gasOxidation(Gate oxide)oxygenPhotoresistStripIonized oxygen gasOxideEtch Ionized CF4 gasPolysiliconMask

4、 and EtchIonized CCl4 gas 電信學院 微電子學系 5 微電子制造技術(shù)CMOS 工藝流程工藝流程 硅片制造廠的分區(qū)概略 分散 光刻 刻蝕 離子注入 薄膜生長 拋光 CMOS 制造步驟 參數(shù)測試 電信學院 微電子學系 6 微電子制造技術(shù)在亞微米在亞微米CMOS制造廠制造廠典型的硅片流程模型典型的硅片流程模型完成的硅片測試/揀選離子注入分散(氧化)刻蝕拋光光刻無圖形的硅片硅片起始薄膜生長硅片制造(前端 ) Figure 9.2 電信學院 微電子學系 7 微電子制造技術(shù)擴擴 散散分散區(qū)普通以為是進展高溫工藝及薄膜淀積的區(qū)域。分散區(qū)的主要設(shè)備是高溫分散爐和濕法清洗設(shè)備。高溫分散爐

5、見圖9.3可以在1200的高溫下任務，并能完成多種工藝流程，包括氧化、分散、淀積、退火及合金。濕法清洗設(shè)備是分散區(qū)中的輔助設(shè)備。硅片放入高溫爐之前必需進展徹底地清洗，以除去硅片外表的沾污以及自然氧化層。 電信學院 微電子學系 8 微電子制造技術(shù)氣流控制器溫度控制器壓力控制器加熱器1加熱器2加熱器3尾氣工藝氣體石英管三區(qū)加熱部件溫度設(shè)定電壓熱電偶丈量Figure 9.3 高溫爐表示圖 電信學院 微電子學系 9 微電子制造技術(shù)光光 刻刻光刻的目的是將掩膜幅員形轉(zhuǎn)移到覆蓋于硅片外表的光刻膠上。光刻膠是一種光敏的化學物質(zhì)，它經(jīng)過深紫外線曝光來印制掩膜版的圖像。涂膠/顯影設(shè)備是用來完成光刻的一系列工具的

6、組合。這一工具首先對硅片進展預處置、涂膠、甩膠、烘干，然后用機械臂將涂膠的硅片送入對準及曝光設(shè)備。步進光刻機用來將硅片與管芯圖形陣列掩膜版對準。在恰當?shù)貙屎途劢购?，步進光刻機進展逐個曝光。光刻工藝的污染控制格外重要，所以清洗安裝以及光刻膠剝離機安排在制造廠的它區(qū)域。經(jīng)過光刻處置的硅片只流入兩個區(qū)：刻蝕區(qū)和離子注入?yún)^(qū)。 電信學院 微電子學系 10 微電子制造技術(shù)Photo 9.1 亞微米制造廠的光刻區(qū) 電信學院 微電子學系 11 微電子制造技術(shù)刻刻 蝕蝕刻蝕工藝是在硅片上沒有光刻膠維護的地方留下永久的圖形。刻蝕區(qū)最常見的工具是等離子體刻蝕機、等離子體去膠機和濕法清洗設(shè)備。目前雖然仍采用一些濕法

7、刻蝕工藝，但大多數(shù)步驟采用的是干法等離子體刻蝕見圖9.5。等離子體刻蝕機是一種采用射頻RF能量在真空腔中離化氣體分子的一種工具。等離子體是一種由電鼓勵氣體發(fā)光的物質(zhì)形狀。等離子體與硅片頂層的物質(zhì)發(fā)生化學反響?？涛g終了后利用一種稱為去膠機的等離子體安裝，用離化的氧氣將硅片外表的光刻膠去掉。 電信學院 微電子學系 12 微電子制造技術(shù)Figure 9.5 干法離子刻蝕機表示圖e-e-R+輝光放電氣體分析隔板高頻能量副產(chǎn)物和工藝氣體氣流陽極電磁場自在電子離子鞘腔臂正離子刻蝕氣體進入口RF 同軸電纜光子硅片陰極根本化學藥品真空管線抽空至真空泵真空規(guī)e- 電信學院 微電子學系 13 微電子制造技術(shù)離子注

8、入離子注入 離子注入的目的是摻雜。離子注入機是亞微米工藝中最常見的摻雜工具。氣體含有要摻入的雜質(zhì)，例如砷(As)、磷(P)、硼(B)等在注入機中離化。采用高電壓和磁場來控制并加速離子。高能雜質(zhì)離子穿透光刻膠進入硅片外表薄層。離子注入完成后，進展去膠合徹底清洗硅片。 電信學院 微電子學系 14 微電子制造技術(shù)薄膜生長薄膜生長 薄膜生長工藝是在薄膜區(qū)完成的。是實現(xiàn)器件中所需的介質(zhì)層和金屬層的淀積。薄膜生長中所采用的溫度低于分散區(qū)中設(shè)備的任務溫度。 薄膜生長區(qū)中有很多不同的設(shè)備。一切薄膜淀積設(shè)備都在中低真空環(huán)境下任務，包括化學氣相淀積CVD和金屬濺射工具物理氣相淀積PVD。 電信學院 微電子學系 1

9、5 微電子制造技術(shù)薄膜金屬化任務區(qū)薄膜金屬化任務區(qū)Photo courtesy of Advanced Micro DevicesPhoto 9.2 電信學院 微電子學系 16 微電子制造技術(shù)拋拋 光光拋光也稱化學機械平坦化CMP，工藝的目的是使硅片外表平坦化，這是經(jīng)過將硅片外表凸出的部分減薄到下凹部分的高度實現(xiàn)的。硅片經(jīng)過光刻工藝后外表變得凹凸不平，給后續(xù)加工帶來了困難，而CMP使這種外表的不平整度降到最小。拋光機是CMP區(qū)的主要設(shè)備，CMP用化學腐蝕與機械研磨相結(jié)合，以去除硅片頂部是其到達希望的厚度。 電信學院 微電子學系 17 微電子制造技術(shù)亞微米制造廠的拋光區(qū)亞微米制造廠的拋光區(qū)Pho

10、to courtesy of Advanced Micro DevicesPhoto 9.3 電信學院 微電子學系 18 微電子制造技術(shù)CMOS CMOS 制造步驟制造步驟 COMS技術(shù)COMS是在同一襯底上制造nMOS和pMOS晶體管的混合，簡單的COMS反相器電路圖如下圖。SGInputD+ VDDDSGOutputpMOSFETnMOSFET- VSS 電信學院 微電子學系 19 微電子制造技術(shù)Passivation layerBonding pad metalp+ Silicon substrateLI oxideSTIn-wellp-wellILD-1ILD-2ILD-3ILD-4I

11、LD-5M-1M-2M-3 M-4Poly gatep- Epitaxial layerILD-6LI metalVian+n+n+2314567891011121314 1.雙井工藝2.淺槽隔離工藝3.多晶硅柵構(gòu)造工藝4.輕摻雜(LDD)漏注入工藝5.側(cè)墻的構(gòu)成6.源/漏(S/D)注入工藝7.接觸孔的構(gòu)成8.部分互連工藝9.通孔1和金屬塞1的構(gòu)成10.金屬1互連的構(gòu)成11.通孔2和金屬塞2的構(gòu)成12.金屬2互連的構(gòu)成13.制造金屬3直到制造壓點 及合金14.參數(shù)測試 電信學院 微電子學系 20 微電子制造技術(shù)一、雙井工藝一、雙井工藝 n-well Formation 1外延生長外延生長2厚氧

12、化生長厚氧化生長 維護外延層免受污染維護外延層免受污染；阻止了在注入過程中對硅片的過渡；阻止了在注入過程中對硅片的過渡損傷；作為氧化物屏蔽層，有助于控損傷；作為氧化物屏蔽層，有助于控制注入過程中雜質(zhì)的注入深度。制注入過程中雜質(zhì)的注入深度。3第一層掩膜第一層掩膜4n井注入高能井注入高能5退火退火Figure 9.8 5 umPhotoresistPhosphorus implant312p+ Silicon substratep- Epitaxial layerOxide5n-well4 電信學院 微電子學系 21 微電子制造技術(shù)p-well Formation1第二層掩膜第二層掩膜2 P井注入

13、井注入(高能高能)3退火退火Figure 9.9 p+ Silicon substrateBoron implantPhotoresist1p- Epitaxial layerOxide3n-well2p-well 電信學院 微電子學系 22 微電子制造技術(shù)二、淺曹隔離工藝二、淺曹隔離工藝A STI 槽刻蝕槽刻蝕1隔離氧化隔離氧化2氮化物淀積氮化物淀積3第三層掩膜第三層掩膜4STI槽刻蝕槽刻蝕氮化硅的作用：鞏固的掩膜資料，有助于氮化硅的作用：鞏固的掩膜資料，有助于在在STI氧化物淀積過程中維護有源區(qū)；在氧化物淀積過程中維護有源區(qū)；在CMP中充任拋光的阻撓資料。中充任拋光的阻撓資料。Figure

14、 9.10 +IonsSelective etching opens isolation regions in the epi layer.p+ Silicon substratep- Epitaxial layern-wellp-well3Photoresist2Nitride41OxideSTI trench 電信學院 微電子學系 23 微電子制造技術(shù)B STI Oxide Fill1溝槽襯墊氧化硅溝槽襯墊氧化硅2溝槽溝槽CVD氧化物填充氧化物填充Figure 9.11 p-wellTrench fill by chemical vapor deposition1Liner oxidep+

15、 Silicon substratep- Epitaxial layern-well2NitrideTrench CVD oxideOxide 電信學院 微電子學系 24 微電子制造技術(shù)C STI Formation1淺曹氧化物拋光化學機械拋光淺曹氧化物拋光化學機械拋光2氮化物去除氮化物去除Figure 9.12 p-well12Planarization by chemical-mechanical polishingSTI oxide after polishLiner oxidep+ Silicon substratep- Epitaxial layern-wellNitride str

16、ip 電信學院 微電子學系 25 微電子制造技術(shù)三、三、Poly Gate Structure Process 晶體管中柵構(gòu)造的制造是流程當中最關(guān)鍵晶體管中柵構(gòu)造的制造是流程當中最關(guān)鍵的一步，由于它包含了最薄的柵氧化層的熱的一步，由于它包含了最薄的柵氧化層的熱生長以及多晶硅柵的構(gòu)成，而后者是整個集生長以及多晶硅柵的構(gòu)成，而后者是整個集成電路工藝中物理尺度最小的構(gòu)造。成電路工藝中物理尺度最小的構(gòu)造。1柵氧化層的生長柵氧化層的生長2多晶硅淀積多晶硅淀積3第四層掩膜第四層掩膜4多晶硅柵刻蝕多晶硅柵刻蝕Figure 9.13 p+ Silicon substrateGate oxide12p- Epi

17、taxial layern-wellp-wellPolysilicon depositionPoly gate etch43Photoresist ARC 電信學院 微電子學系 26 微電子制造技術(shù)四、輕摻雜源漏注入工藝四、輕摻雜源漏注入工藝 隨著柵的寬度不斷減小，柵下的溝道隨著柵的寬度不斷減小，柵下的溝道長度也不斷減小。這就添加源漏間電荷穿長度也不斷減小。這就添加源漏間電荷穿通的能夠性，并引起不希望的溝道漏電流通的能夠性，并引起不希望的溝道漏電流。LDD工藝就是為了減少這些溝道漏電流工藝就是為了減少這些溝道漏電流的發(fā)生。的發(fā)生。 A n- LDD Implant1第五層研磨第五層研磨2 n-

18、LDD注入低能量，淺結(jié)注入低能量，淺結(jié)Figure 9.14 p+ Silicon substratep- Epitaxial layern-wellp-welln-n-n-1Photoresist maskArsenic n- LDD implant2 電信學院 微電子學系 27 微電子制造技術(shù)B p- LDD Implant1第六層掩膜第六層掩膜2P- 輕摻雜漏注入低能量，淺結(jié)輕摻雜漏注入低能量，淺結(jié)Figure 9.15 p+ Silicon substratep- Epitaxial layern-wellp-wellPhotoresist Mask1p-p-Photoresist m

19、ask1n-n-2BF p- LDD implant2p-n- 電信學院 微電子學系 28 微電子制造技術(shù)五、側(cè)墻的構(gòu)成五、側(cè)墻的構(gòu)成 側(cè)墻用來環(huán)繞多晶硅柵，防止更大劑側(cè)墻用來環(huán)繞多晶硅柵，防止更大劑量的源漏量的源漏S/D注入過于接近溝道以致注入過于接近溝道以致能夠發(fā)生的源漏穿通。能夠發(fā)生的源漏穿通。1淀積二氧化硅淀積二氧化硅2二氧化硅反刻二氧化硅反刻Figure 9.16 +Ionsp+ Silicon substratep- Epitaxial layern-wellp-wellp-p-1Spacer oxideSide wall spacer2Spacer etchback by ani

20、sotropic plasma etcherp-n-n-n- 電信學院 微電子學系 29 微電子制造技術(shù)六、源六、源/漏注入工藝漏注入工藝A n+ Source/Drain Implant1第七層掩膜第七層掩膜2n+源源/漏注入漏注入Figure 9.17 p+ Silicon substratep- Epitaxial layern-wellp-welln+Arsenic n+ S/D implant2Photoresist mask1n+n+ 電信學院 微電子學系 30 微電子制造技術(shù)B p+ Source/Drain Implant1)第八層掩膜第八層掩膜2P源漏注入中等能量源漏注入中等

21、能量3退火退火Figure 9.18 Boron p+ S/D implant2p+ Silicon substratep- Epitaxial layern-wellp-wellPhotoresist Mask11Photoresist maskn+p+p+n+n+p+ 電信學院 微電子學系 31 微電子制造技術(shù)七、七、Contact Formation鈦金屬接觸的主要步驟鈦金屬接觸的主要步驟1鈦的淀積鈦的淀積2退火退火3刻蝕金屬鈦刻蝕金屬鈦Figure 9.19 2Tisilicide contact formation (anneal)Titanium etch3Titanium dep

22、ostion1n+p+n-wellp+n+p-welln+p+p- Epitaxial layerp+ Silicon substrate 電信學院 微電子學系 32 微電子制造技術(shù)LI metalLI oxideFigure 9.20 作為嵌入LI金屬的介質(zhì)的LI氧化硅 電信學院 微電子學系 33 微電子制造技術(shù)八、部分互連工藝八、部分互連工藝A LI Oxide Dielectric Formation1氮化硅化學氣相淀積氮化硅化學氣相淀積2摻雜氧化物的化學氣相淀積摻雜氧化物的化學氣相淀積3氧化層拋光氧化層拋光CMP4第九層掩膜，部分互連刻蝕第九層掩膜，部分互連刻蝕Figure 9.21

23、1 Nitride CVDp-wellp-wellp- Epitaxial layerp+ Silicon substrateLI oxide2 Doped oxide CVD4 LI oxide etchOxide polish3 電信學院 微電子學系 34 微電子制造技術(shù)B LI Metal Formation1)金屬鈦淀積金屬鈦淀積PVD工藝工藝2氮化鈦淀積氮化鈦淀積3鎢淀積鎢淀積(化學機械氣相淀積工藝平坦化化學機械氣相淀積工藝平坦化)4磨拋鎢磨拋鎢Figure 9.22 n-wellLI tungsten polishTungsten depositionTi/TiN depositi

24、on234LI oxideTi deposition1p-wellp- Epitaxial layerp+ Silicon substrate 電信學院 微電子學系 35 微電子制造技術(shù)九、通孔九、通孔1和鎢塞和鎢塞1的構(gòu)成的構(gòu)成A Via-1 Formation1第一層層間介質(zhì)氧化物淀積第一層層間介質(zhì)氧化物淀積2氧化物磨拋氧化物磨拋3第十層掩膜，第一層層間介質(zhì)刻第十層掩膜，第一層層間介質(zhì)刻蝕蝕Figure 9.23 Oxide polishILD-1 oxide etch(Via-1 formation)23LI oxideILD-1 oxide deposition1ILD-1p-well

25、n-wellp- Epitaxial layerp+ Silicon substrate 電信學院 微電子學系 36 微電子制造技術(shù)B Plug-1 Formation1金屬淀積鈦阻撓層金屬淀積鈦阻撓層PVD2淀積氮化鈦淀積氮化鈦CVD3淀積鎢淀積鎢CVD4磨拋鎢磨拋鎢Figure 9.24 Tungsten polish (Plug-1)TungstendepositionTi/TiN deposition234LI oxideTi dep.1ILD-1p-welln-wellp- Epitaxial layerp+ Silicon substrate 電信學院 微電子學系 37 微電子制造

26、技術(shù)多晶硅鎢 LI鎢塞Mag. 17,000 XPhoto 9.4 多晶硅、鎢 LI 和鎢塞的SEM顯微照片 電信學院 微電子學系 38 微電子制造技術(shù)十、十、Metal-1 Interconnect Formation1金屬鈦阻撓層淀積金屬鈦阻撓層淀積PVD2淀積鋁銅合金淀積鋁銅合金PVD3淀積氮化鈦淀積氮化鈦PVD4第十一層掩膜，金屬刻蝕第十一層掩膜，金屬刻蝕Figure 9.25 2341TiN depositionAl + Cu (1%)depositionTi DepositionLI oxideILD-1Metal-1 etchp-welln-wellp- Epitaxial la

27、yerp+ Silicon substrate 電信學院 微電子學系 39 微電子制造技術(shù)TiN metal capMag. 17,000 XTungsten plugMetal 1, AlPhoto 9.5 第一套鎢通孔上第一層金屬的SEM顯微照片 電信學院 微電子學系 40 微電子制造技術(shù)十一、十一、Via-2 FormationA 制造通孔制造通孔2的主要步驟的主要步驟1ILD-2間隙填充間隙填充2ILD-2氧化物淀積氧化物淀積3ILD-2氧化物平坦化氧化物平坦化4第十二層掩膜，第十二層掩膜，ILD-2刻蝕刻蝕Figure 9.26 4p+ Silicon substratep- Epi

28、taxial layern-wellp-wellLI oxideILD-1Oxide polishILD-2 gap fill132ILD-2 oxide depositionILD-2 oxide etch(Via-2 formation) 電信學院 微電子學系 41 微電子制造技術(shù)B Plug-2 Formation1金屬淀積鈦阻撓層金屬淀積鈦阻撓層(PVD)2淀積氮化鈦淀積氮化鈦(CVD)3淀積鎢淀積鎢CVD4磨拋鎢磨拋鎢Figure 9.27 LI oxideTungsten deposition (Plug-2)Ti/TiN deposition23Ti deposition1ILD

29、-1ILD-2p+ Silicon substratep- Epitaxial layern-wellp-wellTungstenpolish4 電信學院 微電子學系 42 微電子制造技術(shù)十二、十二、Metal-2 Interconnect Formation1淀積、刻蝕金屬淀積、刻蝕金屬22填充第三層層間介質(zhì)間隙填充第三層層間介質(zhì)間隙3淀積、平坦化淀積、平坦化ILD-3氧化物氧化物4刻蝕通孔刻蝕通孔3，淀積鈦，淀積鈦/氮化鈦、鎢，平坦化氮化鈦、鎢，平坦化p+ Silicon substratep- Epitaxial layern-wellp-wellGap fill3Via-3/Plug-

30、3 formationMetal-2 depositionto etchILD-3 oxidepolish214LI oxideILD-1ILD-2ILD-3Figure 9.28 電信學院 微電子學系 43 微電子制造技術(shù) 十三、制造第三層金屬直到制造壓點和合金十三、制造第三層金屬直到制造壓點和合金 反復工藝制造第三層和第四層金屬后，完成反復工藝制造第三層和第四層金屬后，完成第四層金屬的刻蝕，緊接著利用薄膜工藝淀積第第四層金屬的刻蝕，緊接著利用薄膜工藝淀積第五層層間介質(zhì)氧化物五層層間介質(zhì)氧化物ILD-5(見以下圖見以下圖)。由于。由于所刻印的構(gòu)造比先前工藝中構(gòu)成的所刻印的構(gòu)造比先前工藝中構(gòu)成

31、的0.25m尺寸要尺寸要大很多，所以這一層介質(zhì)不需求化學機械拋光。大很多，所以這一層介質(zhì)不需求化學機械拋光。 工藝的最后一步包括再次生長二氧化硅層工藝的最后一步包括再次生長二氧化硅層第六層層間介質(zhì)以及隨后生長頂層氮化硅。這第六層層間介質(zhì)以及隨后生長頂層氮化硅。這一層氮化硅稱為鈍化層。其目的是維護產(chǎn)品免受一層氮化硅稱為鈍化層。其目的是維護產(chǎn)品免受潮氣、劃傷以及沾污的影響。潮氣、劃傷以及沾污的影響。 電信學院 微電子學系 44 微電子制造技術(shù)Figure 9.29 整個 0.18 mm的CMOS 部分剖面 Passivation layerBonding pad metalp+ Silicon s

32、ubstrateLI oxideSTIn-wellp-wellILD-1ILD-2ILD-3ILD-4ILD-5M-1M-2M-3 M-4Poly gatep- Epitaxial layern+ILD-6LI metalVian+n+ 電信學院 微電子學系 45 微電子制造技術(shù)微處置器剖面的微處置器剖面的SEM 顯微照片顯微照片Micrograph courtesy of Integrated Circuit EngineeringMag. 18,250 XPhoto 9.6 電信學院 微電子學系 46 微電子制造技術(shù)十四、參數(shù)測試十四、參數(shù)測試 硅片要進展兩次測試以確定產(chǎn)品的功硅片要進展兩次測試以確