汽車尾燈控制器的設(shè)計

1、 . . . 計算機組成原理課程設(shè)計報告汽車尾燈控制器的設(shè)計汽車尾燈控制器的設(shè)計摘 要 本課程設(shè)計根據(jù)計算機中狀態(tài)機原理，采用EDA技術(shù)設(shè)計了簡易的汽車尾燈控制器。系統(tǒng)設(shè)計采用自頂向下的設(shè)計方法，頂層設(shè)計采用原理圖設(shè)計方式，它由時鐘分頻模塊、汽車尾燈主控模塊，左邊燈控制模塊和右邊燈控制模塊四部分組成。系統(tǒng)實現(xiàn)采用硬件描述語言VHDL把系統(tǒng)電路按模塊化方式進行設(shè)計，然后進行編譯、時序仿真等。本文詳細地介紹了整個設(shè)計流程。關(guān)鍵字 EDA；汽車尾燈控制器；時鐘分頻目 錄1引 言11.1 設(shè)計的目的11.2 設(shè)計的基本容12 EDA、VHDL簡介12.1 EDA技術(shù)12.1.1 EDA技術(shù)的概念12.

2、1.2EDA技術(shù)的特點22.1.3 EDA設(shè)計流程22.2 硬件描述語言（VHDL）22.2.1 VHDL簡介22.2.2 VHDL語言的特點33汽車尾燈控制器的設(shè)計過程33.1系統(tǒng)需求分析33.2汽車尾燈控制器的工作原理33.3各組成模塊原理與程序43.3.1時鐘分頻模塊53.3.2 汽車尾燈主控模塊53.3.3左邊燈控制模塊63.3.4右邊燈控制模塊64系統(tǒng)仿真74.1分頻模塊仿真與分析74.2汽車尾燈主控模塊仿真與分析84.3左邊燈控制模塊仿真與分析84.4右邊燈控制模塊仿真與分析94.5整個系統(tǒng)仿真與分析9結(jié)束語11致12參考文獻13附錄1413 / 151引 言隨著社會的發(fā)展，科學(xué)技

3、術(shù)也在不斷的進步，狀態(tài)機的應(yīng)用越來越廣泛?，F(xiàn)代交通越來越擁擠，安全問題日益突出，在這種情況下汽車尾燈控制器的設(shè)計成為解決交通安全問題一種好的途徑。在本課程設(shè)計根據(jù)狀態(tài)機原理1實現(xiàn)了汽車尾燈常用控制。1.1 設(shè)計的目的本次設(shè)計的目的就是通過實踐深入理解計算機組成原理，了解EDA技術(shù)2并掌握VHDL硬件描述語言的設(shè)計方法和思想。以計算機組成原理為指導(dǎo)，通過學(xué)習(xí)的VHDL語言結(jié)合電子電路的設(shè)計知識理論聯(lián)系實際，掌握所學(xué)的課程知識和基本單元電路的綜合設(shè)計應(yīng)用。通過對實用汽車尾燈控制器3的設(shè)計，鞏固和綜合運用所學(xué)知識，提高IC設(shè)計能力，提高分析、解決計算機技術(shù)實際問題的獨立工作能力。1.2設(shè)計的基本容根

4、據(jù)計算機中狀態(tài)機原理，利用VHDL設(shè)計汽車尾燈控制器的各個模塊，并使用EDA 工具對各模塊進行仿真驗證。汽車尾燈控制器的設(shè)計分為4個模塊：時鐘分頻模塊、汽車尾燈主控模塊，左邊燈控制模塊和右邊燈控制模塊。把各個模塊整合后就形成了汽車尾燈控制器。通過輸入系統(tǒng)時鐘信號和相關(guān)的汽車控制信號，汽車尾燈將正確顯示當(dāng)前汽車的控制狀態(tài)。2 EDA、VHDL簡介2.1 EDA技術(shù)2.1.1 EDA技術(shù)的概念EDA是電子設(shè)計自動化（Electronic Design Automation）的縮寫，在20世紀90年代初從計算機輔助設(shè)計（CAD）、計算機輔助制造（CAM）、計算機輔助測試（CAT）和計算機輔助工程（C

5、AE）的概念發(fā)展而來的。EDA技術(shù)就是以計算機為工具，設(shè)計者在EDA軟件平臺上，用硬件描述語言HDL完成設(shè)計文件，然后由計算機自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。2.1.2EDA技術(shù)的特點利用EDA技術(shù)進行電子系統(tǒng)的設(shè)計，具有以下幾個特點： 用軟件的方式設(shè)計硬件； 用軟件方式設(shè)計的系統(tǒng)到硬件系統(tǒng)的轉(zhuǎn)換是由有關(guān)的開發(fā)軟件自動完成的； 設(shè)計過程中可用有關(guān)軟件進行各種仿真； 系統(tǒng)可現(xiàn)場編程，在線升級； 整個系統(tǒng)可集成在一個芯片上，體積小、功耗低、可靠性高。因此，EDA技術(shù)是現(xiàn)代電子設(shè)計的發(fā)展趨勢。2.1.3 EDA設(shè)

6、計流程典型的EDA設(shè)計流程如下:1、文本/原理圖編輯與修改。首先利用EDA工具的文本或圖形編輯器將設(shè)計者的設(shè)計意圖用文本或圖形方式表達出來。 2、編譯。完成設(shè)計描述后即可通過編譯器進行排錯編譯，變成特定的文本格式，為下一步的綜合做準備。 3、 綜合。將軟件設(shè)計與硬件的可實現(xiàn)性掛鉤，是將軟件轉(zhuǎn)化為硬件電路的關(guān)鍵步驟。4、 行為仿真和功能仿真。利用產(chǎn)生的網(wǎng)表文件進行功能仿真，以便了解設(shè)計描述與設(shè)計意圖的一致性。5、適配。利用FPGA/CPLD布局布線適配器將綜合后的網(wǎng)表文件針對某一具體的目標(biāo)器件進行邏輯映射操作，其中包括底層器件配置、邏輯分割、邏輯優(yōu)化、布局布線。適配報告指明了芯片資源的分配與利用

7、、引腳鎖定、設(shè)計的布爾方程描述情況。 6、 功能仿真和時序仿真。7、 下載。如果以上的所有過程都沒有發(fā)現(xiàn)問題，就可以將適配器產(chǎn)生的下載文件通過FPGA/CPLD下載電纜載入目標(biāo)芯片中。 8、 硬件仿真與測試。2.2 硬件描述語言（VHDL）2.2.1 VHDL簡介VHDL(Very-High-Speed Integrated Circuit Hardware Description Language)主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語句外，VHDL的語言形式和描述風(fēng)格與句法是十分類似于一般的計算機高級語言。VHDL的程序結(jié)構(gòu)特點是將一項工程設(shè)計，或稱設(shè)計

8、實體（可以是一個元件，一個電路模塊或一個系統(tǒng)）分成外部（或稱可是部分,與端口)和部（或稱不可視部分），既涉與實體的部功能和算法完成部分。在對一個設(shè)計實體定義了外部界面后，一旦其部開發(fā)完成后，其他的設(shè)計就可以直接調(diào)用這個實體。這種將設(shè)計實體分成外部分的概念是VHDL系統(tǒng)設(shè)計的基本點。2.2.2VHDL語言的特點1.用VHDL代碼而不是用原理圖進行設(shè)計，意味著整個電路板的模型與性能可用計算機模擬進行驗證。2.VHDL元件的設(shè)計與工藝無關(guān)，與工藝獨立，方便工藝轉(zhuǎn)換。3.VHDL支持各種設(shè)計方法，自頂向下、自底向上或者混合的都可以。4.可以進行從系統(tǒng)級到邏輯級的描述，即混合描述。5.VHDL區(qū)別于其他

9、的HDL，已形成標(biāo)準，其代碼在不同的系統(tǒng)中可交換建模。3汽車尾燈控制器的設(shè)計過程3.1系統(tǒng)需求分析 根據(jù)現(xiàn)代交通規(guī)則，汽車尾燈控制器應(yīng)滿足以下基本要求：1. 汽車正常使用是指示燈不亮2. 汽車右轉(zhuǎn)時，右側(cè)的一盞燈亮3. 汽車左轉(zhuǎn)時，左側(cè)的一盞燈亮4. 汽車剎車時，左右兩側(cè)的指示燈同時亮5. 汽車夜間行駛時，左右兩側(cè)的指示燈同時一直亮，供照明使用3.2汽車尾燈控制器的工作原理汽車尾燈控制器就是一個狀態(tài)機的實例。當(dāng)汽車正常行駛時所有指示燈都不亮；當(dāng)汽車向右轉(zhuǎn)彎時，汽車右側(cè)的指示燈RD1亮；當(dāng)汽車向左側(cè)轉(zhuǎn)彎時，汽車左側(cè)的指示燈LD1亮；當(dāng)汽車剎車時，汽車右側(cè)的指示燈RD2和汽車左側(cè)的指示燈LD2同時

10、亮；當(dāng)汽車在夜間行駛時，汽車右側(cè)的指示燈RD3和汽車左側(cè)的指示燈LD3同時一直亮。通過設(shè)置系統(tǒng)的輸入信號：系統(tǒng)時鐘信號CLK，汽車左轉(zhuǎn)彎控制信號LEFT，汽車右轉(zhuǎn)彎控制信號RIGHT，剎車信號BRAKE，夜間行駛信號NIGHT和系統(tǒng)的輸出信號：汽車左側(cè)3盞指示燈LD1、LD2、LD3和汽車右側(cè)3盞指示燈RD1、RD2、RD3實現(xiàn)以上功能。系統(tǒng)的整體組裝設(shè)計原理如圖3.1所示。圖3.1 系統(tǒng)的整體組裝設(shè)計原理3.3各組成模塊原理與程序汽車尾燈控制器有4個模塊組成，分別為：時鐘分頻模塊、汽車尾燈主控模塊，左邊燈控制模塊和右邊燈控制模塊，以下介紹各模塊的詳細設(shè)計。3.3.1時鐘分頻模塊整個時鐘分頻模

11、塊的工作框圖如圖3.2所示。CLK CPSZ圖3.2時鐘分頻模塊工作框圖時鐘分頻模塊由VHDL程序來實現(xiàn)，下面是其中的一段VHDL代碼：ARCHITECTURE ART OF SZ ISSIGNAL COUNT:STD_LOGIC_VECTOR(7 DOWNTO 0);BEGINPROCESS(CLK) BEGIN IF CLK'EVENT AND CLK = '1'THEN COUNT <= COUNT + 1; END IF; END PROCESS; CP<= COUNT(3);END ART;3.3.2 汽車尾燈主控模塊汽車尾燈主控模塊工作框圖如圖3

12、.3所示。LEFT LPRIGHT RPBRAKE LRNIGHT BRAKE_LED NIGHT_LEDCTRL.圖3.3主控模塊工作框圖汽車尾燈主控模塊由VHDL程序來實現(xiàn)，下面是其中的一段VHDL代碼：ARCHITECTURE ART OF CTRL ISBEGIN NIGHT_LED<=NIGHT; BRAKE_LED<=BAKE; PROCESS(LEFT,RIGHT) VARIABLE TEMP:STD_LOGIC_VECTOR(1 DOWNTO 0); BEGIN TEMP:=LEFT & RIGHT; CASE TEMP IS WHEN "00&q

13、uot; =>LP<='0'RP<='0'LR<='0' WHEN "01" =>LP<='0'RP<='1'LR<='0' WHEN "10" =>LP<='1'RP<='0'LR<='0' WHEN OTHERS=>LP<='0'RP<='0'LR<='1' END

14、CASE; END PROCESS;END ART;3.3.3左邊燈控制模塊左邊燈控制模塊的工作框圖如圖3.4所示。CLK LP LEDLLR LEDBBRRAKE LEDNNIGHT LC圖3.4左邊燈控制模塊的工作框圖左邊燈控制模塊由VHDL程序來實現(xiàn)，下面是其中的一段VHDL代碼：ARCHITECTURE ART OF LC ISBEGIN LEDB<=BRAKE; LEDN<=NIGHT;PROCESS(CLK,LP,LR)BEGIN IF CLK'EVENT AND CLK = '1' THEN IF(LR ='0')THEN IF

15、(LP = '0')THEN LEDL<='0' ELSE LEDL<='1' END IF; ELSE LEDL <='0' END IF; END IF;END PROCESS;END ART;3.3.4右邊燈控制模塊右邊燈控制模塊的工作框圖如圖3.5所示。CLK RP LEDRLR LEDBBRRAKE LEDNNIGHT RC圖3.5 右邊燈控制模塊的工作框圖右邊燈控制模塊由VHDL程序來實現(xiàn)，下面是其中的一段VHDL代碼：ARCHITECTURE ART OF RC ISBEGIN LEDB<=B

16、RAKE; LEDN<=NIGHT; PROCESS(CLK,RP,LR) BEGIN IF CLK'EVENT AND CLK = '1' THEN IF(LR = '0')THEN IF(RP = '0')THEN LEDR <='0' ELSE LEDR <= '1' END IF; ELSE LEDR <='0' END IF; END IF; END PROCESS;END ART;4系統(tǒng)仿真4.1分頻模塊仿真與分析分頻模塊由VHDL程序?qū)崿F(xiàn)后，其仿真圖如圖

17、4.1所示。圖4.1 分頻模塊仿真圖對其仿真圖進行仿真分析：如圖所示,首先生成一個600ns的時鐘脈沖，通過時鐘分頻把600ns的脈沖分成一個40ns的脈沖，實現(xiàn)了信號同步。4.2汽車尾燈主控模塊仿真與分析汽車尾燈主控模塊由VHDL程序?qū)崿F(xiàn)后，其仿真圖如圖4.2所示。圖4.2主控模塊時序仿真圖對時序仿真圖進行分析：RIGHT，LEFT,NIGHT,BRAKE 為輸入信號，RIGHT為1表示右轉(zhuǎn)，LEFT為1表示左轉(zhuǎn)，NIGHT為1表示夜間行路，BRAKE為1表示剎車。RP,LP,NIGHT_LED,BRAKE_LED為輸出信號。如圖所示：當(dāng)RIGHT為1時，產(chǎn)生一個RP為1的信號脈沖輸出，當(dāng)L

18、EFT為1時，產(chǎn)生一個LP為1的信號脈沖輸出，當(dāng)NIGHT為1時，產(chǎn)生一個NIGHT_LED為1的信號脈沖輸出。當(dāng)BRAKE為1時，產(chǎn)生一個BRAKE_LED為1的信號脈沖輸出。4.3左邊燈控制模塊仿真與分析左邊燈控制模塊由VHDL程序?qū)崿F(xiàn)后，其仿真圖如圖4.3所示。圖4.3左邊燈控制模塊時序仿真圖對時序仿真圖進行分析：LP，LR,NIGHT,BRAKE 為輸入信號，LP為1表示左轉(zhuǎn)，LR為1表示右轉(zhuǎn)，NIGHT為1表示夜間行路，BRAKE為1表示剎車。LEDL,LEDB,LEDN為輸出信號,表示汽車左側(cè)的三盞燈。如圖所示：當(dāng)LP為1時，LEDL輸出為1表示左側(cè)燈亮，當(dāng)BRAKE為1時，LED

19、B輸出為1表示左側(cè)燈亮，當(dāng)NIGHT為1時，LEDN輸出為1表示左側(cè)燈亮。當(dāng)LR為1時，左側(cè)三盞燈輸出均為0。即沒有燈亮。4.4右邊燈控制模塊仿真與分析右邊燈控制模塊由VHDL程序?qū)崿F(xiàn)后，其仿真圖如圖4.4所示。圖4.4右邊燈控制模塊時序仿真圖對時序仿真圖進行分析：RP，LR,NIGHT,BRAKE 為輸入信號，LR為1表示左轉(zhuǎn)，RP為1表示右轉(zhuǎn)，NIGHT為1表示夜間行路，BRAKE為1表示剎車。LEDR,LEDB,LEDN為輸出信號,表示汽車右側(cè)的三盞燈。如圖所示：當(dāng)RP為1時，LEDR輸出為1表示右側(cè)燈亮，當(dāng)BRAKE為1時，LEDB輸出為1表示右側(cè)燈亮，當(dāng)NIGHT為1時，LEDN輸出

20、為1表示右側(cè)燈亮。當(dāng)LR為1時，右側(cè)三盞燈輸出均為0。即沒有燈亮。 4.5整個系統(tǒng)仿真與分析按圖3.1組裝系統(tǒng)后的仿真圖如圖4.5所示。圖4.5 整個系統(tǒng)仿真圖對時序仿真圖進行分析：RIGHT，LEFT,NIGHT,BRAKE 為輸入信號，RIGHT為1表示右轉(zhuǎn)，LEFT為1表示左轉(zhuǎn)，NIGHT為1表示夜間行路，BRAKE為1表示剎車。RD1,RD2,RD3為輸出信號，表示汽車右側(cè)的三盞燈。LD1,LD2,LD3為輸出信號，表示汽車左側(cè)的三盞燈。如圖所示：當(dāng)RIGHT為1時，RD1輸出為1表示右側(cè)燈亮，當(dāng)LEFT為1時，LD1為輸出為1表示左側(cè)燈亮，當(dāng)NIGHT為1時，LD2,RD2輸出均為1

21、，表示左，右兩側(cè)各有一盞燈亮。當(dāng)BRAKE為1時，LD3,RD3輸出均為1，表示左，右兩側(cè)各有一盞燈亮。結(jié)束語通過兩星期的緊工作，最后完成了我的設(shè)計任務(wù)汽車尾燈控制器的設(shè)計。通過本次課程設(shè)計的學(xué)習(xí)，我深深的體會到設(shè)計課的重要性和目的性。本次設(shè)計課不僅僅培養(yǎng)了我們實際操作能力，也培養(yǎng)了我們靈活運用課本知識，理論聯(lián)系實際，獨立自主的進行設(shè)計的能力。它不僅僅是一個學(xué)習(xí)新知識新方法的好機會，同時也是對我所學(xué)知識的一次綜合的檢驗和復(fù)習(xí)，使我明白了自己的缺陷所在，從而查漏補缺。希望學(xué)校以后多安排一些類似的實踐環(huán)節(jié)，讓同學(xué)們學(xué)以致用。在設(shè)計中要求我要有耐心和毅力，還要細心，稍有不慎，一個小小的錯誤就會導(dǎo)致結(jié)

22、果的不正確，而對錯誤的檢查要求我要有足夠的耐心，通過這次設(shè)計和設(shè)計中遇到的問題，也積累了一定的經(jīng)驗，對以后從事集成電路設(shè)計工作會有一定的幫助。在應(yīng)用VHDL的過程中讓我真正領(lǐng)會到了其并行運行與其他軟件順序執(zhí)行的差別與其在電路設(shè)計上的優(yōu)越性。用VHDL硬件描述語言的形式來進行數(shù)字系統(tǒng)的設(shè)計方便靈活，利用EDA軟件進行編譯優(yōu)化仿真極減少了電路設(shè)計時間和可能發(fā)生的錯誤，降低了開發(fā)成本，這種設(shè)計方法必將在未來的數(shù)字系統(tǒng)設(shè)計中發(fā)揮越來越重要的作用。致本課程設(shè)計是在肖曉麗老師精心指導(dǎo)和大力支持下完成的。本課題在選題與設(shè)計過程中得到肖老師的悉心指導(dǎo)。她多次為我指點迷津，幫助我開拓設(shè)計思路，精心點撥、熱忱鼓勵

23、。她淵博的知識、開闊的視野和敏銳的思維給了我深深的啟迪。通過這次課程設(shè)計我從肖老師那學(xué)到不少有用的知識，也積累了一定的項目開發(fā)經(jīng)驗。本課程設(shè)計通過兩周的設(shè)計與開發(fā)已基本完成，實現(xiàn)了汽車尾燈控制器的基本功能。但是由于課程設(shè)計時間較短以與水平有限，所以該控制器還有許多不盡如人意的地方。參考文獻1 王愛英.計算機組成與結(jié)構(gòu).:清華大學(xué),2001.22黃仁欣.EDA技術(shù)實用教程.:清華大學(xué),20063 昕燕，周鳳臣，聶春燕.EDA技術(shù)實驗與課程設(shè)計.:清華大學(xué),2006.54 亦華,延明.數(shù)字電路EDA入門.:郵電大學(xué),2003附錄1主控模塊LIBRARY IEEE;USE IEEE.STD_LOGI

24、C_1164.ALL;ENTITY CTRL IS PORT (LEFT,RIGHT,BRAKE,NIGHT: IN STD_LOGIC; LP,RP,LR,BRAKE_LED,NIGHT_LED:OUT STD_LOGIC);END;ARCHITECTURE ART OF CTRL ISBEGIN NIGHT_LED<=NIGHT; BRAKE_LED<=BAKE; PROCESS(LEFT,RIGHT) VARIABLE TEMP:STD_LOGIC_VECTOR(1 DOWNTO 0); BEGIN TEMP:=LEFT & RIGHT; CASE TEMP IS W

25、HEN "00" =>LP<='0'RP<='0'LR<='0' WHEN "01" =>LP<='0'RP<='1'LR<='0' WHEN "10" =>LP<='1'RP<='0'LR<='0' WHEN OTHERS=>LP<='0'RP<='0'LR<=&#

26、39;1' END CASE; END PROCESS;END ART;2時鐘分頻模塊LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY SZ IS PORT(CLK:IN STD_LOGIC; CP:OUT STD_LOGIC);END;ARCHITECTURE ART OF SZ ISSIGNAL COUNT:STD_LOGIC_VECTOR(7 DOWNTO 0);BEGINPROCESS(CLK) BEGIN IF CLK'EVENT AND CLK = '1'THEN COUNT <= COUNT + 1; END IF; END PROCESS; CP<= COUNT(3);END ART;3