基本門電路實驗報告處理

1、.實驗三：基本門電路及觸發(fā)器實 驗 室：實驗臺號：日期： 2016.10.7專業(yè)班級：姓名：學號：一、實驗目的1.了解 TTL 門電路的原理，性能好使用方法，驗證基本門電路邏輯功能。2.掌握門電路的設(shè)計方法。3.驗證 J-K 觸發(fā)器的邏輯功能。4.掌握觸發(fā)器轉(zhuǎn)換的設(shè)計方法。Sn'An B nA n BnAnBn二、實驗內(nèi)容Cn'AnBn（一）驗證以下門電路的邏輯關(guān)系1. 用與非門（ 00）實現(xiàn)與門邏輯關(guān)系： F=ABFABABAB2. 異或門（ 86）：(二):門電路的設(shè)計 (二選一 )1.用 74LS00和 74LS86 設(shè)計半加器 .2.用 TTL 與非門設(shè)計一個三人表決電

2、路。A B C 三個裁判，當表決某個提案時，多數(shù)人同意提案為通過。（ 1 為同意， 0 為不同意）要求：用 74LS00和 74LS10芯片。（三）驗證 JK 觸發(fā)器的邏輯關(guān)系精品.1 J-K 觸發(fā)器置位端、復位端及功能測試。4SD4SD3JQ5Q51CP2D3CP2KQ6Q615RD1RD圖 3-1 JK 觸發(fā)器 (74LS112)和 D 觸發(fā)器 (74LS74)2、設(shè)計 J-K 觸發(fā)器轉(zhuǎn)化成D 觸發(fā)器的電路利用與非門和 J-K 觸發(fā)器設(shè)計并測試邏輯功能。三、實驗原理圖AAF=1&FB&B圖 3-2 與門電路圖 3-3 異或門電路圖 3-4 半加器四、實驗結(jié)果及數(shù)據(jù)處理1 直

3、接在實驗原理圖上標記芯片的引腳。2 寫出實驗結(jié)果。精品.（ 1）與門、異或門實驗結(jié)果表（用數(shù)字萬用表測量高低電平1、0 的電壓值。）輸入與門異或門ABFUo（V ）F0000.13200100.13211000.13211113.5190（ 2）半加器實驗結(jié)果AnBnS nCn000001101010(3) 表決電路結(jié)果1101ABCF000001010011精品.100101110（ 4）表111決電路圖（可以拍照圖）：（ 5） J-K 觸發(fā)器的功能測試輸入端輸出原態(tài)輸出次態(tài)RDSDJKQnQn+101*110*0110000110100111001111101110011110110精品.

4、111011111110（ 6）設(shè)計 J-K 觸發(fā)器轉(zhuǎn)化成 D 觸發(fā)器的電路（可以拍照圖） ，驗證電路的正確性。五、思考題1實驗用的與非門和或門中不用的輸入端如何處理?答: 與非門：（1）可直接接 Vcc；（2）可以通過一個用用的電阻接 Vcc；（3）將不用的輸入端與使用端并聯(lián) .。或非門：（1）接地；（2）接到不使用的與門輸入端2如果與非門的一個輸入端接時鐘，其余輸入端應(yīng)是什么狀態(tài)時才允許脈沖通過 ?答 :其余輸入端應(yīng)處于高電平狀態(tài)，置 1。3J-K 觸發(fā)器 Qn=0 時，如果時鐘脈沖CP 到來后，觸發(fā)器處于“1”態(tài)J-，K兩端應(yīng)預先分別是什么狀態(tài)？答: J處于 1 態(tài)，K 處于 0 態(tài)?；?JK 均處于 1 態(tài)。精品.4J-K 觸發(fā)器與 D