北郵數(shù)據(jù)采集技術(shù)期末重點(diǎn)

1、第四章1.快閃型（Flash）AD轉(zhuǎn)換器：電阻分壓器、比較器、緩沖器、編碼器優(yōu)點(diǎn)：輸入信號(hào)是同時(shí)輸入到所有比較器中，輸入輸出之間時(shí)延只有一個(gè)比較器的時(shí)延，轉(zhuǎn)換速度快。缺點(diǎn)：使用大量電阻和比較器， 造成功耗大，成本高2. 雙斜積分型AD轉(zhuǎn)換器工作原理： 利用兩次積分將輸入的模擬電壓轉(zhuǎn)換成脈沖寬度， 然后再以數(shù)字測時(shí)的方法， 將此脈沖寬度轉(zhuǎn)換成數(shù)碼輸出。抑制隨機(jī)噪聲，轉(zhuǎn)換速度慢，參考電壓的精度和穩(wěn)定性對(duì)轉(zhuǎn)換結(jié)果有影響，R、C無影響。3. 流水線型AD轉(zhuǎn)換器模擬信號(hào)的轉(zhuǎn)換過程分布在一條流水線上進(jìn)行。優(yōu)點(diǎn)：各個(gè)電路處于并行工作狀態(tài)， 每個(gè)時(shí)鐘周期完成一次轉(zhuǎn)換， 提高了轉(zhuǎn)換速度只需要增加電路的級(jí)數(shù)就能增

2、加ADC的分辨率。缺點(diǎn)：每一級(jí)的量化誤差都會(huì)影響到隨后各級(jí)的量化結(jié)果， 對(duì)內(nèi)部電路的精度要求很高當(dāng)系統(tǒng)要求的分辨率高于12比特時(shí)， 高速流水線ADC的設(shè)計(jì)非常困難。4. sigma-delta AD轉(zhuǎn)換器過采樣ADC， 通過提高采樣頻率提高ADC的系統(tǒng)信噪比， 適用于高精度的場合。通過過采樣技術(shù)和噪聲整形技術(shù)來降低信號(hào)頻帶內(nèi)的量化噪聲， 提高信號(hào)頻帶內(nèi)的信噪比。5. DAC： 將數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)的器件6.靜態(tài)指標(biāo)：分辨率： 最小輸出電壓（輸入數(shù)字量只有最低位為1） 與最大輸出電壓的比值（輸入數(shù)字量全為1）精度： 當(dāng)輸入為滿量程數(shù)字量時(shí)， DA轉(zhuǎn)換器實(shí)際輸出值與理論輸出值之間的差值失調(diào)誤差

3、：當(dāng)轉(zhuǎn)換器的輸入信號(hào)為零時(shí)， 仍然存在非零的輸出。增益誤差：在輸入為最大數(shù)字量時(shí)， 實(shí)際模擬輸出電壓與理想模擬輸出電壓之差。線性誤差：在沒有增益誤差、 偏移誤差和量化誤差的情況下， 實(shí)際傳輸特性曲線和理想特性曲線之差。微分非線性誤差DNL： 兩個(gè)相鄰輸入數(shù)碼之間， DAC實(shí)際的模擬步長與理想的模擬步長（即1LSB） 之間的差值。積分非線性誤差I(lǐng)NL： DAC的實(shí)際傳遞函數(shù)曲線與理想傳遞函數(shù)曲線在每個(gè)輸入碼上的差。7.動(dòng)態(tài)指標(biāo)建立時(shí)間：當(dāng)輸入數(shù)字量變化時(shí)， 輸出電壓變化到相應(yīng)穩(wěn)定電壓值所需要的時(shí)間。單調(diào)性：如果DA轉(zhuǎn)換器的輸入數(shù)碼增加， 其輸出模擬量也增加或保持不變， 則稱該轉(zhuǎn)換器的輸出具有單調(diào)

4、性。溫度系數(shù)：指在滿量程輸出條件下， 溫度每升高1攝氏度， 輸出變化的百分?jǐn)?shù)。電源抑制比： 輸入電源電壓變化量與轉(zhuǎn)換器輸出電壓變化量之間的比值。輸入電平： 指輸入數(shù)字電平分別為“ 1” 和“ 0”時(shí)， 所對(duì)應(yīng)的輸入高低電平數(shù)值。輸出電平： DA轉(zhuǎn)換器的輸出信號(hào)電平。 不同型號(hào)的轉(zhuǎn)換器輸出電平相差較大， 一般為5V10V。輸入代碼：DA轉(zhuǎn)換器輸入碼字的編碼方式， 包括有： 二進(jìn)制碼、 BCD碼、 偏移二進(jìn)制碼、 二進(jìn)制補(bǔ)碼等。8. DA轉(zhuǎn)換器：電阻串分壓型DAC、電荷型DAC、二進(jìn)制加權(quán)電阻型DAC、梯型DAC、電流舵DAC9. 二進(jìn)制加權(quán)電阻型DAC優(yōu)點(diǎn)： 當(dāng)數(shù)字量的位數(shù)足夠多時(shí)， 輸出的電壓

5、可以達(dá)到很高的精度。缺點(diǎn)： 由于權(quán)電阻網(wǎng)絡(luò)中各個(gè)電阻的阻值相差太大， 在實(shí)現(xiàn)的時(shí)候較為困難。10. 壓縮感知：新型的采樣技術(shù)，遠(yuǎn)低于奈奎斯特采樣頻率。將對(duì)信號(hào)的采樣轉(zhuǎn)化為對(duì)信息的采樣第五章1.抗干擾技術(shù)干擾： 是指有用信號(hào)以外的“噪聲”硬件抗干擾措施：抑制干擾源：交流：采用隔離變壓器、采用電源低通濾波器、采用交流穩(wěn)壓源直流：單獨(dú)供電印制電路板：合理布線、合理布局、合理接地切斷干擾傳播途徑：隔離：光電隔離、電磁隔離選擇良好的單片機(jī)與元器件。接地問題：接地原則：需要消除各電路電流流經(jīng)個(gè)公共地線阻抗時(shí)所產(chǎn)的噪聲電壓避免形成接地環(huán)路引進(jìn)共模擾點(diǎn)接地原則： 如果數(shù)據(jù)采集系統(tǒng)在兩點(diǎn)接地，由于地各地電位的不

6、致， 造成它們之間會(huì)有電位差，形成地環(huán)路電流，從而對(duì)兩點(diǎn)接地的電路產(chǎn)生干擾。串聯(lián)一點(diǎn)接地：缺點(diǎn)： 存在著各個(gè)接地點(diǎn)電位不同的問題， 這將造成子系統(tǒng)之間的相互干擾。優(yōu)點(diǎn)： 該方式布線簡單， 目前仍在使用。并聯(lián)一點(diǎn)接地：各個(gè)子系統(tǒng)的地電流之間不會(huì)形成耦合， 沒有共接地線阻抗所造成的干擾影響。一點(diǎn)接地：低頻電路多點(diǎn)接地：高頻電路多點(diǎn)接地原則：接地線越短越好， 以降低其阻抗， 因此每個(gè)電路應(yīng)就近接地。阻抗低可以防止高頻時(shí)地線向外輻射噪聲， 并且地線之間互相遠(yuǎn)離可以大大降低噪聲的磁場耦合和電場耦合。不同性質(zhì)接地線的連線原則： 弱信號(hào)模擬電路、 數(shù)字電路和大功率驅(qū)動(dòng)地線分開 模擬地與數(shù)字地分開 高電平數(shù)字

7、地與低電平信號(hào)分開 各個(gè)子系統(tǒng)的地只在電源供電處才相接成一點(diǎn)入地 交流電源地線應(yīng)和保護(hù)地線相連。接地線應(yīng)盡量加粗原則：接地線越細(xì)， 其阻抗越高， 接地電位隨電流的變化越大， 會(huì)導(dǎo)致系統(tǒng)的抗干擾能力下降2.數(shù)據(jù)預(yù)處理標(biāo)度變換：將無單位的數(shù)字量轉(zhuǎn)換成有單位的物理量數(shù)字濾波：用計(jì)算機(jī)程序?qū)Σ蓸訑?shù)據(jù)進(jìn)行計(jì)算處理，減少干擾信號(hào)在有用信號(hào)中所占的比例。 優(yōu)點(diǎn)：用程序?qū)崿F(xiàn)， 不需硬件、可靠性高， 穩(wěn)定性好、容易更換濾波方法 中值濾波法、算術(shù)平均值濾波法、加權(quán)平均濾波法、 一階滯后濾波法（慣性濾波法）、防脈沖干擾復(fù)合濾波法剔除奇異項(xiàng) 奇異項(xiàng)： 采樣數(shù)據(jù)中有明顯錯(cuò)誤的個(gè)別數(shù)據(jù) 方法：一階差分法、多項(xiàng)式逼近法、最

8、小二乘法趨勢(shì)項(xiàng)去除和提?。涸谠S多應(yīng)用場合， 只對(duì)交變分量感興趣。 通過去除或提取趨勢(shì)項(xiàng)， 能夠消除數(shù)據(jù)處理中有可能出現(xiàn)的畸變。方法：平均斜率法、最小二乘法平滑處理：為消弱干擾影響， 提高曲線光滑度， 需要進(jìn)行平滑處理 方法： 平均法、 五點(diǎn)三次平滑法、 樣條函數(shù)法3. 數(shù)據(jù)存儲(chǔ)概念：數(shù)據(jù)存儲(chǔ)是針對(duì)所采集的數(shù)據(jù)進(jìn)行科學(xué)有序的存放、 保管， 以便有效使用的過程。三層含義:將所采集的數(shù)據(jù)， 按照一定規(guī)則， 記錄在相應(yīng)的載體上；將這些數(shù)據(jù)載體， 按照一定的特征和內(nèi)容性質(zhì)組成系統(tǒng)有序的、 可供自己或他人檢索的集合體；應(yīng)用計(jì)算機(jī)等先進(jìn)的技術(shù)和手段， 提高數(shù)據(jù)存儲(chǔ)的效率和利用水平。4.靜態(tài)RAM和動(dòng)態(tài)RAM

9、5.存儲(chǔ)器分層結(jié)構(gòu)1) 由多種不同的存儲(chǔ)器構(gòu)成2) 由硬件、 軟件或者硬件+軟件相結(jié)合完成程序定位，使之成為個(gè)整體。第六章1.處理芯片分類處理器 GPP： 通用處理器 (General Purpose Processor) GPU： 圖形處理器(Graphics Processing Unit) DSP： 數(shù)字信號(hào)處理器(Digital Signal Processors) ARM：高級(jí)RISC微處理器（Advanced RISC Machines） MCU：單片機(jī)（Micro Controller Unit）邏輯器件 可編程邏輯器件（PLD，Programmable Logic Device

10、） FPGA： 現(xiàn)場可編程門陣列（Field programmable gate array） CPLD： 復(fù)雜可編程邏輯器件(Complex programmable logic device) ASIC： 專用集成電路(Application specific integrated circuits)2. DSP芯片的結(jié)構(gòu)特征：哈佛結(jié)構(gòu)、 流水線技術(shù)、 硬件乘法器、特殊DSP指令等。哈佛結(jié)構(gòu)：哈佛結(jié)構(gòu)是一種并行體系結(jié)構(gòu)， 主要特點(diǎn)是將程序和數(shù)據(jù)存儲(chǔ)在不同的存儲(chǔ)器空間， 對(duì)程序和數(shù)據(jù)獨(dú)立編址， 獨(dú)立訪問。 而且在DSP中設(shè)置了數(shù)據(jù)和程序兩套總線， 使得取指令和執(zhí)行能完全重疊運(yùn)行， 提高數(shù)據(jù)吞

11、吐量。第七章1. 數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)的基本原則硬件設(shè)計(jì)的基本原則：經(jīng)濟(jì)合理、安全可靠、有足夠的抗干擾能力軟件設(shè)計(jì)的基本原則：結(jié)構(gòu)合理、操作性能好、具有一定的保護(hù)措施、提高程序的執(zhí)行速度、給出必要的程序說明2. 系統(tǒng)設(shè)計(jì)的一般步驟分析問題和確定任務(wù)確定采樣周期Ts具有一定的保護(hù)措施系統(tǒng)總體設(shè)計(jì)硬件和軟件的設(shè)計(jì)系統(tǒng)聯(lián)調(diào)期末考試重點(diǎn)內(nèi)容第二章 傳感器傳感器的靜態(tài)特性和動(dòng)態(tài)特性指標(biāo)電容傳感器光電傳感器壓電傳感器第三章 模擬信號(hào)的調(diào)理模擬多路開關(guān)的漏電流與串?dāng)_模擬信號(hào)調(diào)理電路中放大器前置的原因程控放大器、測量放大器和隔離放大器的基本概念第四章 模擬信號(hào)的數(shù)字化量化方式：舍入法和截?cái)喾ㄕ`差統(tǒng)計(jì)特性量化信噪比采樣保持器的基本概