基于AD9238的高速高精度ADC采集系統(tǒng)AD9238高速高精度FIFO

1、    基于AD9238的高速高精度ADC采集系統(tǒng)，AD9238，高速，高精度，F(xiàn)IFO0引言在電子測量系統(tǒng)中，常常需要對高速信號進行采集與處理，且在很多領域?qū)?shù)據(jù)采集與處理系統(tǒng)的精度要求還非常高。因此，設計一個好的高速高精度采集系統(tǒng)尤為重要。對于高速數(shù)據(jù)采集系統(tǒng)，人們通常選擇用FPGA、DSP等高速器件來實現(xiàn)的方法和MCU比起來，其成本較高。其實，在有些系統(tǒng)中，并不要求對數(shù)據(jù)進行實時采集，這時，用價格低廉的MCU即可實現(xiàn)。本文給出了一個由MCU控制、利用FIFO作為緩沖器的高速AD采樣電路，巧妙的實現(xiàn)了0 引言在電子測量系統(tǒng)中，常常需要對高速信號進行采

2、集與處理，且在很多領域?qū)?shù)據(jù)采集與處理系統(tǒng)的精度要求還非常高。因此，設計一個好的高速高精度采集系統(tǒng)尤為重要。對于高速數(shù)據(jù)采集系統(tǒng)，人們通常選擇用FPGA、DSP等高速器件來實現(xiàn)的方法和MCU比起來，其成本較高。其實，在有些系統(tǒng)中，并不要求對數(shù)據(jù)進行實時采集，這時，用價格低廉的MCU即可實現(xiàn)。本文給出了一個由MCU控制、利用FIFO作為緩沖器的高速AD采樣電路，巧妙的實現(xiàn)了高速AD采樣與較慢速的MCU數(shù)據(jù)處理間的鏈接。1 系統(tǒng)基本原理對于高速數(shù)據(jù)的采集，若將AD采樣數(shù)據(jù)同步讀出，對于MCU來說，其速度遠遠不夠。因此，本系統(tǒng)利用高速FIFO作為緩沖器，由FIFO先將高速AD采樣數(shù)據(jù)存儲起來，再由M

3、CU將數(shù)據(jù)從FIFO中低速讀出。然后經(jīng)過前端調(diào)理電路將輸入的單端模擬信號轉(zhuǎn)換成適合AD輸入范圍的差分信號。本系統(tǒng)的MCU采用EZ-USB芯片AN2131Q來實現(xiàn)。AN2131Q是Cypress公司的EZ-USB系列USB總線控制器，有8K字節(jié)的程序RAM，外部存儲容量可達64KB，有24個通用IO口。AN2123Q芯片可把USB總線接口所需的信息打包，然后將USB總線收發(fā)器與USB總線的引腳D+和D-相連，再用串行接口引擎來對串行數(shù)據(jù)進行解碼和譯碼、錯誤校驗、位填充并完成USB總線所需的其它信號，最終實現(xiàn)總線接口的數(shù)據(jù)傳輸。AN213lQ內(nèi)嵌的增強型8051內(nèi)核可使用標準的8051指令進行設置

4、，速度較標準型8051更快。AN2131Q可通過USB口并采用塊傳輸方式將從FIFO中讀出的數(shù)據(jù)傳給PC機。本系統(tǒng)主要由AD采樣模塊、數(shù)據(jù)緩沖模塊和MCU控制模塊組成。系統(tǒng)的基本原理框圖如圖1所示。2 主要硬件器件2.1 AD9238的主要特性和功能AD9238是ADI公司推出的12位雙通道數(shù)模轉(zhuǎn)換器芯片。該芯片采用3.3 v供電，速度可選20MSs、40 MSs和65 MSs。它可以提供與單通道AD轉(zhuǎn)換器同樣優(yōu)異的動態(tài)性能，但是比使用2個單通道AD轉(zhuǎn)換器具有更好的抗串擾性能。AD9238的2個ADC通道除了共用內(nèi)部的電壓參考源VREF外，其它基本都是獨立的。AD9238采用流水線工作方式，在

5、每個時鐘信號的上升沿進行采樣，經(jīng)過7個時鐘周期后，數(shù)據(jù)出現(xiàn)在數(shù)據(jù)線上。AD9238的輸出數(shù)據(jù)為TTLCMOS兼容電平。AD9238的主要引腳功能如下：VIN+、VIN-：模擬差分信號輸入端。REFT、REFB：外部基準電壓的輸入端。Q0Q11：12個數(shù)據(jù)輸出位。OEA、OEB：分別為兩通道數(shù)據(jù)輸出使能位。該引腳為低電平時，使能數(shù)據(jù)總線；該引腳為高電平時，輸出為高阻。PDWNA、PDWNB：分別為兩通道的通道關閉功能使能位。該管腳為低電平時，使能通道；該管腳為高電平時，關閉通道。DFS：輸出數(shù)據(jù)格式選擇位。該腳為低電平時，數(shù)據(jù)輸出格式為偏移二進制；該管腳為高電平時，數(shù)據(jù)輸出格式為二進制補碼。OT

6、R_A、OTR_B：分別為兩通道的溢出標志位。有溢出時，該管腳輸出高電平。MUX_SELECT：數(shù)據(jù)復用模式選擇位。該管腳為高電平時，兩通道數(shù)據(jù)分別從各自通道輸出；該管腳為低電平時，A通道數(shù)據(jù)從通道B輸出，B通道數(shù)據(jù)從通道A輸出；該管腳接時鐘時，兩通道數(shù)據(jù)將復用輸出數(shù)據(jù)端口，此時采樣速率比前兩種提高一倍。SENSE：基準模式選擇位。該管腳接地時，VREF設置成1 V。該管腳直接與VREF管腳連接時，VREF被設置成0.5 V。在該管腳、VREF管腳和模擬地三者之間串接2個電阻R1和R2時，VREF=0.15(1+R1R2)。上述兩種情況都屬于內(nèi)部電壓參考。該管腳接到AVDD時，采用外部電壓參考

7、。信號輸入分為單端輸入和差分輸入兩種情況。單端輸入時，VIN-引腳直接與VREF引腳相連，輸入信號與VIN+引腳相連，此時模擬輸入電壓的范圍為；差分輸入時，差分信號的兩端分別與VIN+和VIN-引腳相連，此時模擬輸入電壓的范圍為2VREFVPP。2.2 前端調(diào)理電路為了減少AD轉(zhuǎn)換結果的二次諧波，提高信噪比(SNR)，幾乎所有的高速AD芯片都要求模擬信號為差分輸入，因此需要用前端調(diào)理電路來將單端信號轉(zhuǎn)換成差分信號。本系統(tǒng)調(diào)理電路采用的是ADI公司的AD8138，該放大器具有較寬的模擬帶寬(320 MHz，-3 dB，增益為1)，可用于驅(qū)動12位ADC，非常適用于要求低成本和低功耗的系統(tǒng)。AD8

8、138采用ADI公司的新一代XFCB雙極型制造工藝。內(nèi)部的共模反饋結構使之可以通過施加于一個引腳上的電壓來控制其輸出共模電壓。AD8138內(nèi)部的反饋環(huán)可實現(xiàn)平衡輸出，同時可以抑制偶次諧波失真。它的輸入阻抗高達6M，可以直接與輸入信號相連從而省略隔離放大器，因而可大大精簡了電路結構。2.3 FIFO的主要特性本設計選用的FIFO是TI公司的SN74V245。SN74V245是一種高速大容量先進先出存儲器件。其最高工作頻率為133 MHz，容量為4096×18 bit；SN74V245可以設置成標準工作模式或者FWFT工作模式，可提供全滿、半滿、全空、將滿以及將空等五種標志信號。寫FIF

9、O可由寫使能WEN控制，當WEN為低時，可在每個寫時鐘(WCLK)的上升沿將數(shù)據(jù)寫入。讀FIFO則由讀使能REN控制，當REN為低時，可在每個讀時鐘(RCLK)的上升沿將數(shù)據(jù)讀出。讀、寫相互獨立，也可同時進行。FIFO中沒有地址指針，可在讀、寫過程中用相應的狀態(tài)標志位置位來指示FIFO的狀態(tài)。為避免數(shù)據(jù)讀空，空標志(EF)置位將禁止讀操作；而為了避免數(shù)據(jù)寫入溢出，滿標志(FF)置位將禁止寫操作。3 系統(tǒng)的具體實現(xiàn)運行時，若AD9238的SENSE接地，系統(tǒng)將采用內(nèi)部基準(VREF=1 V)，此時的輸入差分模擬信號范圍為VPP。如將DFS接高，則AD輸出數(shù)據(jù)的格式為二進制補碼。MUX_SESEC

10、T接高電平，則可保證A通道數(shù)據(jù)從通道A輸出，B通道數(shù)據(jù)從通道B輸出。AD9238的OEBA、OEBB由MCU控制。為了使兩個通道AD同時工作，提高系統(tǒng)效率。設計時可采用兩個FIFO來獨立地將兩路AD輸出數(shù)據(jù)進行存儲。由于AD的數(shù)據(jù)輸出為12位，F(xiàn)IFO存儲寬度為18位，故可將FIFO輸入端的空腳接地，輸出端空腳懸空。將AD時鐘(本設計采用40 MHz)直接與FIFO的WCLK相連，可使FIFO同步將AD采樣數(shù)據(jù)寫入，實際上FIFO的RCLK由MCU控制，F(xiàn)IFO的WEN、REN也由MCU控制。FIFO的滿標志(FF)應接到MCU的外部中斷引腳。同時，F(xiàn)F與MCU的控制信號(CONTROL)會通

11、過與非門共同作用于AD的PDWN引腳。MCU通過CONTROL來控制AD的啟動。當CONTROL為1時，若FF為1(FIFO不為寫滿狀態(tài))且與非門輸出PDWN為0，則啟動AD轉(zhuǎn)換；若FF為0且PDWN為0，則關閉AD轉(zhuǎn)換。而如CONTROL為0，無論FF狀態(tài)如何，PDWN均為0，即不啟動AD轉(zhuǎn)換。AD轉(zhuǎn)換啟動后，若FIFO寫滿，則為0，這樣，PDWN也為0，此時硬件將AD通道關閉。同時，MCU進人中斷服務程序并讀FIFO，然后通過USB總線將讀得的數(shù)據(jù)傳給PC機。將FIFO12位輸出數(shù)據(jù)的高4位和低8位分別接到鎖存芯片74HC574，并將74HC574的輸出端接到AN2131Q的數(shù)據(jù)總線上，A

12、N2131Q便可通過片選信號選通要讀的FIFO和74HC574，然后分兩字節(jié)將12位數(shù)據(jù)讀入。AN2131Q的數(shù)據(jù)總線和地址總線是獨立的，訪問外部數(shù)據(jù)存儲器可直接通過一條MOVX指令來實現(xiàn)。USB傳輸采用塊傳輸，一次傳輸?shù)淖畲笞止?jié)數(shù)為64。進入中斷程序的源代碼如下：4 系統(tǒng)PCB設計注意事項4.1 電源和地線的處理為了降低并抑制整個系統(tǒng)的噪聲，其系統(tǒng)電源和地的處理尤為重要。采用的方法是在電源、地線之間加去耦電容。設計時應在每個電源引腳都就近接上去耦電容，并盡量加寬電源、地線寬度，最好是地線比電源線寬。數(shù)字電路部分可用大面積銅層做地線，并在板上把沒有用上的地方都與地相連接，以作為地線使用。4.2

13、 模擬電路和數(shù)字電路的共地處理本系統(tǒng)是由數(shù)字電路和模擬電路混合構成的，因此，在PCB設計時要考慮他們之間的互相干擾問題。對信號線來說，高頻信號線要盡可能遠離敏感的模擬電路器件，而且走線要盡可能短而等長。對地線來說，板內(nèi)數(shù)字地和模擬地是分開的，應采用單點接地的方式，并通過一個磁珠將兩者連接起來。事實上，整個PCB對外界應只有一個結點。4.3 過孔的處理高速數(shù)字電路中，過孔的寄生電感往往會給電路帶來較大的負面影響。因此，在PCB設計中盡量做到以下幾點：(1) PCB板上的信號走線盡量不換層，也就是說，盡量不要使用不必要的過孔。(2) 電源和地要就近打過孔，過孔和管腳之間的引線越短越好，因為它們會導

14、致電感的增加。(3) 在信號換層的過孔附近放置一些接地的過孔，以便為信號提供最近的回路。5 系統(tǒng)性能分析高速數(shù)據(jù)采集系統(tǒng)的動態(tài)性能指標主要包括INL、DNL、SNR、SINAD和有效位數(shù)(ENOB)等。在本系統(tǒng)的測試過程中，AD采樣時鐘為40MHz且輸入信號為20 kHz的正弦信號時，其實際測試功率譜的密度如圖2所示。圖2中，主頻率集中在20 kHz處，同時還有一些噪聲頻率，最大能量值為73.95。利用Matlab軟件可以計算出SINAD為63.2 dB。根據(jù)ENOB=(SINAD-1.76)6.02，可得出：ENOB為10.5。當輸入為0 V時，理論上的AD輸出值應為7FF，而實際測得的輸出數(shù)據(jù)的平均值為7FB，由此可求出其偏移誤差為04H；同樣，輸人為1 V時，測得系統(tǒng)的增益誤差為03H。AD轉(zhuǎn)換位數(shù)為12位。而被設置為1 V，則轉(zhuǎn)換精度為1 V212=0.024 m