計算機組成原理期末復(fù)習(xí)+內(nèi)容總結(jié)

1、第一章 計算機系統(tǒng)概論1、基本概念硬件：是指可以看得見、摸得著的物理設(shè)備（部件）實體，一般講硬件還應(yīng)包括將各種硬件設(shè)備有機組織起來的體系結(jié)構(gòu)。軟件：程序（代碼）+ 數(shù)據(jù) + 文檔。由兩部分組成，一是使計算機硬件能完成運算和控制功能的有關(guān)計算機指令和數(shù)據(jù)定義的組合，即機器可執(zhí)行的程序及有關(guān)數(shù)據(jù)；二是機器不可執(zhí)行的，與軟件開發(fā)、過程管理、運行、維護、使用和培訓(xùn)等有關(guān)的文檔資料。固件：將軟件寫入只讀存儲器ROM中，稱為固化。只讀存儲器及其寫入的軟件稱為固件。固件是介于硬件和軟件之間的一種形態(tài)，從物理形態(tài)上看是硬件，而從運行機制上看是軟件。計算機系統(tǒng)的層次結(jié)構(gòu)：現(xiàn)代計算機系統(tǒng)是由硬件、軟件有機結(jié)合的十

2、分復(fù)雜的整體。在了解、分析、設(shè)計計算機系統(tǒng)時，人們往往采用分層（分級）的方法，即將一個復(fù)雜的系統(tǒng)劃分為若干個層次，即計算機系統(tǒng)的層次結(jié)構(gòu)。最常見的是從計算機編程語言的角度劃分的計算機系統(tǒng)層次結(jié)構(gòu)。虛擬計算機：是指通過配置軟件擴充物理機（硬件/固件實現(xiàn)）功能以后所形成的一臺計算機，而物理機并不具備這種功能。虛擬機概念是計算機分析設(shè)計中的一個重要策略，它將提供給用戶的功能抽象出來，使用戶擺脫具體物理機細(xì)節(jié)的束縛。2、計算機的性能指標(biāo)。1 吞吐量：表征一臺計算機在某一時間間隔內(nèi)能夠處理的信息量，用bps度量。2 響應(yīng)時間：表征從輸入有效到系統(tǒng)產(chǎn)生響應(yīng)之間的時間度量，用時間單位來度量。3 利用率：在給

3、定的時間間隔內(nèi)，系統(tǒng)被實際使用的時間所在的比率，用百分比表示。4 處理機字長：常稱機器字長，指處理機運算中一次能夠完成二進制運算的位數(shù)，如32位機、64位機。5 總線寬度：一般指CPU從運算器與存儲器之間進行互連的內(nèi)部總線一次操作可傳輸?shù)亩M制位數(shù)。6 存儲器容量：存儲器中所有存儲單元（通常是字節(jié)）的總數(shù)目，通常用KB、MB、GB、TB來表示。7 存儲器帶寬：單位時間內(nèi)從存儲器讀出的二進制數(shù)信息量，一般用B/s（字節(jié)/秒）表示。8 主頻/時鐘周期：CPU的工作節(jié)拍受主時鐘控制，按照規(guī)定在某個時間段做什么（從什么時候開始、多長時間完成），主時鐘不斷產(chǎn)生固定頻率的時鐘信號。主頻（主時鐘的頻率）度量

4、單位是MHZ、GHZ；時鐘周期（主頻的倒數(shù)）度量單位是微秒、納秒。9 CPU執(zhí)行時間：表示CPU執(zhí)行一段程序所占用的CPU時間，可用下式計算 CPU時間=CPU時鐘周期數(shù) X CPU時鐘周期長。10 CPI：執(zhí)行一條指令所需要的平均時鐘周期數(shù)，可用下式計算 CPI=執(zhí)行某段程序所需的CPU時鐘周期數(shù)/該程序包含的指令條數(shù)。11 MIPS：平均每秒執(zhí)行多少百萬條定點指令數(shù)，用下式計算 MIPS=指令條數(shù) /（程序執(zhí)行時間 × 106）12 FLOPS：平均每秒執(zhí)行浮點操作的次數(shù)，用來衡量機器浮點操作的性能，用下式計算 FLOPS=程序中的浮點操作次數(shù)/程序執(zhí)行時間（秒）3、計算機硬件系

5、統(tǒng)的概念性結(jié)構(gòu)，各個部分的作用。（1）計算機硬件系統(tǒng)由運算器、控制器、內(nèi)存儲器、輸入設(shè)備、輸出設(shè)備五大部分構(gòu)成，一般還要包括它們之間的連接結(jié)構(gòu)（總線結(jié)構(gòu)）；（2）將運算器、控制器、若干的寄存器集成在一個硅片上，稱為中央處理器CPU；（3）由于輸入設(shè)備、輸出設(shè)備與CPU、內(nèi)存的處理速度差異，所以輸入、輸出設(shè)備通過適配器與總線、CPU、內(nèi)存連接；（4）概念性結(jié)構(gòu)如下圖所示；CPU存儲器適配器適配器適配器運算器控制器寄存器組輸入設(shè)備輸出設(shè)備（5）控制器的作用有三個方面：存儲程序控制方式（指令控制）、操作控制、時間（時序）控制?；救蝿?wù)如下：從內(nèi)存儲器中按一定順序取指令譯碼（翻譯）、產(chǎn)生控制信號控制取

6、操作數(shù)（源操作數(shù)、目的操作數(shù)）控制執(zhí)行（運算）控制保存結(jié)果形成下條指令地址（順序、轉(zhuǎn)移）（6）運算器的作用：由算術(shù)邏輯運算部件ALU、寄存器、數(shù)據(jù)通路組成。實現(xiàn)數(shù)據(jù)的加工和處理（算術(shù)運算、邏輯運算、移位運算、關(guān)系（比較）運算、位運算）；（7）存儲器的作用：存儲程序和數(shù)據(jù)，記憶部件；（8）適配器的作用：在主機與I/O設(shè)備之間起數(shù)據(jù)緩沖、地址識別、信號轉(zhuǎn)換等；（9）總線的作用：多個部件分時共享的信息傳送通路，用來連接多個部件并為之提供信息傳輸交換服務(wù)。（注：后續(xù)章節(jié)還會逐步擴充）4、指令流、數(shù)據(jù)流？計算機如何區(qū)分指令和數(shù)據(jù)？指令流：在取指周期中從內(nèi)存中讀出的信息流稱為指令流，它通過總線、CPU內(nèi)部

7、數(shù)據(jù)通路流向控制器。數(shù)據(jù)流：在執(zhí)行周期中從內(nèi)存中讀出的信息流稱為數(shù)據(jù)流，它通過總線、CPU內(nèi)部數(shù)據(jù)通路流向運算器。 從時間上來說，取指令事件發(fā)生在取指周期（取指令階段），取數(shù)據(jù)事件發(fā)生在執(zhí)行周期（執(zhí)行指令階段）；從空間（處理部件）上來說，指令一定送給控制器，數(shù)據(jù)一定送給運算器。5、馮·諾依曼計算機的技術(shù)特點由運算器、控制器、存儲器、輸入設(shè)備、輸出設(shè)備五大部分構(gòu)成計算機硬件系統(tǒng)概念結(jié)構(gòu)；采用二進制代碼表示數(shù)據(jù)和指令；采用存儲程序控制方式（指令驅(qū)動）。第二章運算方法和運算器1、原碼、補碼、反碼、移碼的求法及表示范圍。（1）首先應(yīng)明確機器字長；（2）原碼、補碼、反碼、移碼的求法；（3）表示

8、范圍；機器字長=8機器字長=16定點小數(shù)定點整數(shù)定點小數(shù)定點整數(shù)原碼-（1-2-7）至+（1-2-7）-127至+127-（1-2-15）至+（1-2-15）-32767至+32767補碼-1至+（1-2-7）-128至+127-1至+（1-2-15）-32768至+32767反碼-（1-2-7）至+（1-2-7）-127至+127-（1-2-15）至+（1-2-15）-32767至+32767移碼-1至+（1-2-7）-128至+127-1至+（1-2-15）-32768至+327672、補碼加減法運算，加法運算溢出檢測。（1）補碼加法運算規(guī)則（2）補碼減法運算規(guī)則（3）變形補碼表示法00

9、表示正數(shù)11 表示負(fù)數(shù)（4）變形補碼運算：規(guī)則同補碼加減法運算規(guī)則，雙符號位數(shù)值化、參加運算。（5）加法運算溢出檢測1）單符號位法2）雙符號位法參見例題、習(xí)題3、并行加法器的進位方法及邏輯表達(dá)式（1）直接從全加器的進位公式推導(dǎo)。FA3FA2FA1FA0A0 B0 A1 B1 C1A2 B2 C2C4A3 B3 C3F3 F2 F1 F0C0（2）串行進位：某位的運算必須等到下一位的進位傳遞來以后，才能開始。也就是進位從最低位向最高位逐級傳遞，速度慢。C1=G0+P0C0C2=G1+P1C1C3=G2+P2C2C4=G3+P3C3（3）并行進位：所有進位可以同時產(chǎn)生，實際上只依賴于數(shù)位本身、來自

10、最低位的進位C0。C1=G0+P0C0C2=G1+P1G0+P1P0C0C3=G2+P1G1+P2P1G0+P2P1P0C0C4=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0C0其中：G0=A0B0 P0=A0+B0G1=A1B1 P1=A1+B1G2=A2B2 P2=A2+B2G3=A3B3 P3=A3+B3Gi：進位產(chǎn)生函數(shù)，表示兩個數(shù)位都為1Pi：進位傳遞函數(shù)，表示某位上的兩個數(shù)位有一個為1，如果來自低位的進位為1，則肯定會產(chǎn)生進位。4、浮點加減法運算方法。l 比較階碼大小、對階l 尾數(shù)加減法運算l 規(guī)格化處理l 尾數(shù)舍入處理l 溢出判斷參見例題、習(xí)題5、流水線原理、

11、時鐘周期確定、時間公式、加速比、時空圖（1）把一個任務(wù)分割為一系列的子任務(wù)，使各子任務(wù)在流水線中時間重疊、并行執(zhí)行。過程段Si之間重疊執(zhí)行。（2）時鐘周期的確定所有Si中執(zhí)行時間最大者，參見例2.32。（3）時間公式（理想）(K+(n-1)T（4）加速比l Ck = TL / Tk = （n·k）/（k(n1)）l 當(dāng)任務(wù)數(shù)很大時，采用一個任務(wù)的完成時間相比，參見例2.32。（5）流水線時空圖第三章存儲系統(tǒng)1、基本概念存儲容量：指一個存儲器中可以容納的存儲單元總數(shù)。典型的存儲單元存放一個字節(jié)，因此通常用字節(jié)數(shù)來表示，KB、MB、GB、TB。 存取時間：讀操作時間指一次讀操作命令發(fā)出到

12、該操作完成、數(shù)據(jù)讀出到數(shù)據(jù)總線上所經(jīng)歷的時間。通常寫操作時間等于讀操作時間，故稱為存取時間。存取周期：也稱讀寫周期，指連續(xù)啟動兩次讀/寫操作所需間隔的最小時間。通常存儲周期略大于存取時間，因為數(shù)據(jù)讀出到總線上，還需要經(jīng)過數(shù)據(jù)總線、CPU內(nèi)部數(shù)據(jù)通路傳遞給控制器/運算器。存儲器帶寬：單位時間里存儲器可以存取的信息量，通常用位/秒、字節(jié)/秒表示。2、存儲器的分級結(jié)構(gòu)。對存儲器的要求是容量大、速度快、成本低，但是在一個存儲器中要求同時兼顧這三個方面的要求是困難的。為了解決這方面的矛盾，目前在計算機系統(tǒng)中通常采用多級存儲器體系結(jié)構(gòu)，即高速緩沖存儲器、主存儲器和外存儲器。CPU能直接訪問高速緩沖存儲器c

13、ache和內(nèi)存；外存信息必須調(diào)入內(nèi)存后才能為CPU進行處理。（1）高速緩沖存儲器：高速小容量半導(dǎo)體存儲器，強調(diào)快速存取指令和數(shù)據(jù)；（2）主存儲器：介于cache與外存儲器之間，用來存放計算機運行期間的大量程序和數(shù)據(jù)。要求選取適當(dāng)?shù)拇鎯θ萘亢痛嫒≈芷冢顾苋菁{系統(tǒng)的核心軟件和較多的用戶程序；（3）外存儲器：大容量輔助存儲器，強調(diào)大的存儲容量，以滿足計算機的大容量存儲要求，用來存放系統(tǒng)程序、應(yīng)用程序、數(shù)據(jù)文件、數(shù)據(jù)庫等。3、主存儲器的邏輯設(shè)計。第一步：根據(jù)設(shè)計容量、提供的芯片容量構(gòu)建地址空間分布圖（類似搭積木），可能需要字、位擴展；第二步：用二進制寫出連續(xù)的地址空間范圍；第三步：寫出各片組的片選

14、邏輯表達(dá)式。第四步：按三總線分析CPU和選用存儲器芯片的數(shù)據(jù)線、地址線、控制線，以便設(shè)計CPU與存儲器的連接。第五步：設(shè)計CPU與存儲器連接的邏輯結(jié)構(gòu)圖。參見例題、習(xí)題4、順序存儲器和交叉存儲器的定量分析。順序存儲器：mT交叉存儲器：可以使用流水線存取，T+(m-1)參見例題、習(xí)題5、高速緩沖存儲器cache的基本原理，cache命中率相關(guān)計算Cache的基本原理：cache是一種高速緩沖存儲器，為了解決CPU和主存之間速度不匹配而采用的一項重要技術(shù)。主存和cache均按照約定長度劃分為若干塊；主存中一個數(shù)據(jù)塊調(diào)入到cache中，則將數(shù)據(jù)塊地址（塊編號）存放到相聯(lián)存儲器CAM中，將數(shù)據(jù)塊內(nèi)容存

15、放在cache中；當(dāng)CPU訪問主存時，同時輸出物理地址給主存、相聯(lián)存儲器CAM，控制邏輯判斷所訪問的塊是否在cache中：若在，則命中，CPU直接訪問cache。若不在，則未命中，CPU直接訪問主存，并將該單元所在數(shù)據(jù)塊交換到cache中?；诔绦蚝蛿?shù)據(jù)的局部性訪問原理，通過cache和主存之間的動態(tài)數(shù)據(jù)塊交換，盡量爭取CPU訪存操作在cache命中，從而總體提高訪存速度。cache命中率相關(guān)計算：命中率主存/cache系統(tǒng)平均訪問時間訪問效率參加例題、習(xí)題。第四章指令系統(tǒng)1、基本概念指令系統(tǒng)：一臺計算機中所有機器指令的集合，稱為這臺計算機的指令系統(tǒng)。指令系統(tǒng)是表征一臺計算機性能的重要因素，其

16、格式與功能直接影響機器的硬件結(jié)構(gòu)、軟件、適用范圍等。尋址方式：告訴計算機如何獲取指令和運算所需要的操作數(shù)。即如何提供將要執(zhí)行的指令所在存儲單元的物理地址；如何提供運算所需要的操作數(shù)所在存儲單元的物理地址、或者操作數(shù)所在內(nèi)部寄存器的編號。CISC：指令條數(shù)多、結(jié)構(gòu)形式復(fù)雜多樣、尋址方式種類繁多、功能復(fù)雜多樣、翻譯執(zhí)行效率低、很多指令難得用到。CISC使計算機的研制周期長，難以保證正確性，不易調(diào)試、維護，大量使用頻率很低的復(fù)雜指令浪費了系統(tǒng)硬件資源。RISC：選取使用頻率最高的一些簡單指令，指令條數(shù)少，復(fù)雜功能通過宏指令實現(xiàn)；指令長度、格式、結(jié)構(gòu)形式、尋址方式種類少，翻譯執(zhí)行效率高；只有取數(shù)/存數(shù)

17、指令訪問存儲器，其余指令的操作均在CPU內(nèi)部寄存器之間進行。RISC可縮短計算機的研制周期、易于保證正確性、調(diào)試、維護，系統(tǒng)硬件資源使用效率高。2、指令格式及尋址方式辨析參見例題、習(xí)題第五章中央處理器1、基本概念指令周期：取出一條指令并執(zhí)行這條指令所需要的時間。微指令周期：從控制存儲器中讀出一條微指令的時間加上執(zhí)行該條微指令的時間。微命令：控制部件通過控制線向執(zhí)行部件發(fā)送的各種控制信號/操作命令。微操作：執(zhí)行部件接收微命令以后所完成的操作，微操作是執(zhí)行部件中最基本的、不可再分解的操作。微指令：一組實現(xiàn)一定操作功能的微命令的組合形式，稱為微指令。由操作控制和順序控制兩大部分組成。指令流水線：指指

18、令執(zhí)行步驟的并行。將指令流的處理過程劃分為取指令、指令譯碼、執(zhí)行、寫結(jié)果等幾個并行處理的過程段。2、CPU的功能。（1）指令控制控制程序的執(zhí)行順序；由于程序是一個指令序列，這些指令的相互順序不能任意顛倒，必須嚴(yán)格按照程序規(guī)定的順序進行。（2）操作控制 控制器產(chǎn)生取指令、執(zhí)行指令的所需要的全部操作控制信號，并依序送往相應(yīng)的部件，從而控制這些部件按指令的要求完成規(guī)定的動作。 （3）時間控制 對各種操作實施時間上的定時；在計算機中，各種指令的操作信號和整個執(zhí)行過程均受到時間的嚴(yán)格定時和事件先后順序控制（應(yīng)在規(guī)定的時間點開始，在規(guī)定的時間內(nèi)結(jié)束） ，以保證計算機有條不紊地自動工作。（4）數(shù)據(jù)加工 完成

19、指令規(guī)定的運算操作。3、根據(jù)給定的模型機和數(shù)據(jù)通路結(jié)構(gòu)，畫出指令周期流程（1）根據(jù)模型機和數(shù)據(jù)通路結(jié)構(gòu)，分析指令周期流程。（2）指令周期流程實際上是一個指令流、數(shù)據(jù)流在數(shù)據(jù)通路上的流動過程。參見例題、習(xí)題。4、微程序控制器的原理及組成框圖。（1）基本原理設(shè)計階段：首先，根據(jù)CPU的數(shù)據(jù)通路結(jié)構(gòu)、指令操作定義等，畫出每條指令的指令周期流程圖（具體到每個時鐘周期、微操作、微命令）。然后，根據(jù)微指令格式、指令周期流程圖編寫每條指令的微程序。最后，把整個指令系統(tǒng)的微程序（其中取指令的微程序段是公用的）固化到控制存儲器中。 運行階段：首先，逐條執(zhí)行取指令公用微程序段，控制取指令操作。然后，根據(jù)指令的操作

20、碼字段，經(jīng)過變換，找到該指令所對應(yīng)的特定微程序段，從控制存儲器中逐條取出微指令，根據(jù)微操作控制字段，直接或經(jīng)過譯碼產(chǎn)生微命令（控制信號），控制相關(guān)部件完成指定的微操作。一條微指令執(zhí)行以后，根據(jù)微地址字段取下一條微指令（2）構(gòu)成框圖控制存儲器ROM：存放全部指令系統(tǒng)的微程序；微地址寄存器uPC：具有自動增量功能，給出順序執(zhí)行的下條微指令地址；微命令寄存器uIR：存放由控制存儲器讀出的一條微指令。地址轉(zhuǎn)移邏輯： 根據(jù)指令寄存器IR的操作碼，定位到該指令對應(yīng)的微程序段，uPC 初值；如果判斷條件P/狀態(tài)條件=FALSE，則 uPC=uPC +1，順序執(zhí)行；如果判斷條件P/狀態(tài)條件=TRUE，則uPC

21、=根據(jù)策略形成新的微指令地址，程序轉(zhuǎn)移。5、流水線中資源相關(guān)、數(shù)據(jù)相關(guān)、控制相關(guān)問題。資源相關(guān)：是指多條指令進入流水線后，在同一機器時鐘周期內(nèi)爭用同一個功能部件所發(fā)生的沖突。數(shù)據(jù)相關(guān)：在一個程序中，如果必須等前一條指令執(zhí)行完畢以后，才能執(zhí)行后一條指令，那么這兩條指令就是數(shù)據(jù)相關(guān)的?？刂葡嚓P(guān)：控制相關(guān)沖突是由轉(zhuǎn)移類指令引起的。當(dāng)執(zhí)行轉(zhuǎn)移類指令時，可能為順序取下條指令；也可能轉(zhuǎn)移到新的目標(biāo)地址取指令。如果流水線順序取指令，而程序卻需要轉(zhuǎn)移時，進入流水線的指令并不是將要執(zhí)行的指令，或者轉(zhuǎn)移的目標(biāo)指令可能還沒有進入流水線，從而使流水線發(fā)生斷流。第六章總線系統(tǒng)1、基本概念。總線：總線是一組能為多個部件分

22、時共享的信息傳送線，用來連接多個部件并為之提供信息交換通路。總線仲裁：當(dāng)總線上的多個主設(shè)備（主方）同時競爭使用總線時，必須通過總線仲裁部件，以某種方式和策略選擇其中一個主設(shè)備（主方），接管總線的控制權(quán)，傳送信息?？偩€同步定時：在同步定時協(xié)議中，事件出現(xiàn)在總線上的時刻由公共的統(tǒng)一的總線同步時鐘信號來確定，所以總線中包含時鐘信號線。每個事件都必須在規(guī)定的時間點開始，并在規(guī)定的時間范圍內(nèi)結(jié)束。每個事件的持續(xù)時間、一次總線操作的時間是確定的?？偩€異步定時：在異步定時協(xié)議中，后一事件出現(xiàn)在總線上的時刻取決于前一事件什么時候結(jié)束，即建立在應(yīng)答式或互鎖機制基礎(chǔ)上。在這種系統(tǒng)中，不需要統(tǒng)一的公共同步時鐘信號。

23、一個事件持續(xù)的時間、一次總線操作的時間是不確定的。2、總線接口的功能（1）控制接口依據(jù)CPU的指令信息控制外圍設(shè)備的動作，如啟動、關(guān)閉設(shè)備等。（2）緩沖在為部設(shè)備和計算機系統(tǒng)其它部件之間用作為一個緩沖器，以補償各種設(shè)備在速度上的差異 。（3）狀態(tài)接口監(jiān)視外部設(shè)備的工作狀態(tài)并保存狀態(tài)信息，狀態(tài)信息包括“準(zhǔn)備就緒”、“忙”、“錯誤”等，供CPU詢問外部設(shè)備時進行分析之用。（4）轉(zhuǎn)換可以完成任何要求的數(shù)據(jù)轉(zhuǎn)換，以確保數(shù)據(jù)能在為部設(shè)備和CPU之間正確地傳送，如數(shù)據(jù)格式轉(zhuǎn)換、并-串轉(zhuǎn)換等。（5）整理可以完成一些特別的功能，如在批量數(shù)據(jù)傳輸時自動修改字計數(shù)器、當(dāng)前內(nèi)存地址寄存器。（6）程序中斷每當(dāng)外圍設(shè)備

24、向CPU請求某種動作時，接口即發(fā)送中斷請求信號給CPU，申請中斷。3、多總線結(jié)構(gòu)辨析HOST總線：宿主總線，連接多CPU、cache、主存、北橋。64位數(shù)據(jù)線、32位數(shù)據(jù)線、同步定時總線。PCI總線：與處理器無關(guān)的高速外圍總線，連接高速的PCI設(shè)備，32/64位數(shù)據(jù)線、32位地址線、同步定時、集中仲裁、猝發(fā)傳送。LAGACY總線：遺留總線，可以是ISA、EISA、MCA等傳統(tǒng)總線，連接中、低速設(shè)備，保護用戶以前的投資。橋的分類：HOST橋（北橋）、PCI/LAGACY橋（南橋）、PCI/PCI橋。橋的作用：（1）連接兩條總線，使彼此相互通信；（2）總線轉(zhuǎn)換部件，可以把一條總線上的地址空間映射到

25、另一條總線的地址空間上，從而使系統(tǒng)中任意一個總線上的主設(shè)備都能看到同樣的一份地址表；（3）信號緩沖、電平轉(zhuǎn)換、控制邏輯轉(zhuǎn)換等。第八章輸入輸出系統(tǒng)1、基本概念。DMA周期挪用：也稱周期竊取，當(dāng)CPU響應(yīng)DMA請求、初始化DMA控制器之后，I/O設(shè)備去做準(zhǔn)備，DMA控制器并不立即獲得總線控制權(quán)，CPU繼續(xù)獲得總線控制權(quán)。I/O設(shè)備每準(zhǔn)備好發(fā)送/接收一個數(shù)據(jù)后，由DMA控制器向CPU申請獲得一個總線周期的控制權(quán)，傳輸一個字?jǐn)?shù)據(jù)，然后釋放總線控制權(quán)交給CPU，I/O設(shè)備繼續(xù)準(zhǔn)備。在整個DMA數(shù)據(jù)傳送過程中，CPU和DMA控制器交替控制總線，可以充分發(fā)揮CPU和內(nèi)存的效率，是DMA廣泛采用的方式。通道：

26、通道是一個特殊功能的處理器（基于微處理器CPU、單片機實現(xiàn)的），它有自己的指令和程序（通道指令、通道程序）專門負(fù)責(zé)數(shù)據(jù)輸入/輸出的傳輸控制，而CPU將“傳輸控制”的功能下放給通道后只負(fù)責(zé)“數(shù)據(jù)處理”功能。CPU和通道分時使用系統(tǒng)總線和存儲器，實現(xiàn)了CPU內(nèi)部運算與I/O設(shè)備的并行工作。外圍處理機方式PPU：PPU基本上是獨立于主機工作的，它有自己的指令系統(tǒng)，完成算術(shù)/邏輯運算，讀/寫主存儲器，與外設(shè)交換信息等。PPU的結(jié)構(gòu)更接近一臺計算機、或者就是一臺通用計算機，一般稱為前置機。在一些大型高效率的計算機系統(tǒng)中，可以設(shè)置多臺PPU，分別承擔(dān)I/O控制、通信、維護診斷等任務(wù)。2、多級中斷處理過程。

27、（1）中斷請求獲取CPU在一條指令執(zhí)行完畢后，即轉(zhuǎn)入公操作，查詢是否有中斷請求。（2）決定是否響應(yīng)中斷請求優(yōu)先級排隊：中斷優(yōu)先級排隊電路決定是否響應(yīng)該級中斷請求。尋找中斷源：中斷響應(yīng)，沿著指定優(yōu)先級的菊花鏈，尋找中斷源，并獲取中斷向量。（3）中斷周期斷點地址進入堆棧；狀態(tài)寄存器進入堆棧；關(guān)中斷，即修改中斷屏蔽寄存器IM（本級及以下的中斷請求不予響應(yīng)，開放本級以上的中斷請求）；形成中斷服務(wù)子程序入口地址，改變PC。（4）中斷處理：保護現(xiàn)場；中斷處理（設(shè)備服務(wù)）；恢復(fù)現(xiàn)場；開中斷，即修改中斷屏蔽寄存器IM；中斷返回，即狀態(tài)寄存器、斷點地址從堆棧中出棧，斷點地址送PC。3、Pentium采用向量中斷

28、法，中斷源、中斷向量表、中斷服務(wù)子程序入口地址的形成過程。（1）支持256種中斷源可屏蔽中斷INTR非屏蔽中斷NMI執(zhí)行異常中斷指令（2）中斷向量（中斷類型號）每個中斷源都定義的一個唯一的編號。中斷向量的獲?。褐噶罱o出：如軟件中斷指令I(lǐng)NT n 中的n即為中斷向量號。接口提供：可屏蔽中斷是CPU接收外部中斷控制器由數(shù)據(jù)總線送來的中斷向量號；非屏蔽中斷的向量號是固定的。CPU自動指定：識別錯誤、故障現(xiàn)象、中斷產(chǎn)生條件自動在CPU內(nèi)部形成。（3）中斷向量表將256個中斷源的中斷服務(wù)子程序入口地址集中保存在00000H-003FFH的1K區(qū)域中，稱為中斷向量表IVT。（4）中斷服務(wù)子程序入口地址的形

29、成1）獲取中斷向量號N；2）根據(jù)N，查中斷向量表IVT；3）(4N+1，4N)(IP)、(4N+3，4N+2)(CS)；4）中斷服務(wù)子程序入口地址為：24*(CS)+(IP)。4、DMA基本操作過程。（1）外圍設(shè)備發(fā)出DMA請求；（2）CPU在指令執(zhí)行公操作期間，查詢是否有DMA請求，決定是否響應(yīng)設(shè)備的DMA請求；若響應(yīng)請求，把CPU工作改成DMA操作方式，CPU初始化DMA控制器（內(nèi)存起始地址、字個數(shù)）， DMA控制器從CPU接管總線控制權(quán)；（3）DMA控制器負(fù)責(zé)執(zhí)行一個個數(shù)據(jù)傳送操作；修改內(nèi)存地址指針、計數(shù)；數(shù)據(jù)塊傳送結(jié)束時以中斷方式向CPU報告；（4）CPU響應(yīng)DMA傳送結(jié)束的中斷請求，善后處理，收回總線控制權(quán)，一次DMA傳送操作結(jié)束。5、通道的功能。(1)CPU執(zhí)行I/O指令，通道接收來自CPU輸出的地址信息、控制信息，按指令要求與指定的外圍設(shè)備進行通信。(2)從內(nèi)存選取屬于指定設(shè)備的通道程序，逐條執(zhí)行通道指令，向設(shè)備控制器發(fā)送各種命令。