MAX的簡介與安裝方法

1、一、實驗系統(tǒng)概述：CPLD/FPGA芯片及其設(shè)計技術(shù)，由于其體積小、容量大、I/O口豐富、可靠性高、功耗小、開發(fā)方便、價格低、風險小、周期短、節(jié)省物力，且芯片編程容易（在線可編程）等優(yōu)點而被數(shù)字電路設(shè)計界廣泛采用，現(xiàn)已成為設(shè)計界最流行的設(shè)計芯片之一。本實驗系統(tǒng)針對數(shù)字電路的設(shè)計及CPLD/FPGA技術(shù)有一總體上的概念。對于程度較高的同學，本系統(tǒng)極其豐富的功能單元和組成，搭接的靈活性，使他們能夠做出超出大綱要求的具有復雜性和創(chuàng)造性的綜合實驗。同時該系統(tǒng)也是從事教學及科研的廣大教師和電子工程師的理想開發(fā)工具。希望您能從中得到裨益，并提出寶貴的改進意見。二、CPLD設(shè)計過程框圖：圖 1.1.1三、軟

2、件的簡介及安裝 Max+plus II部分：（一）Max+plus II開放版是免費的，您需要到ALTERA公司的網(wǎng)頁去申請一個授權(quán)號或一個license.dat文件。其正式版需要到ALTERA 公司的中國代理購買。（二）軟件的安裝以運行在Windows95/98操作系統(tǒng)環(huán)境為例，該軟件的安裝步驟為：（1）將光盤插入PC機光驅(qū)，假定你的光驅(qū)為E：（2）運行E：運行后如圖1.1.2示：（3）按Next,并選擇Yes接受協(xié)議,出現(xiàn)圖1.1.3（4）選擇適當?shù)陌惭b方式(custom Installation或FLEXlm server Installation或Full Installation)并

3、按下Next,出現(xiàn)圖1.14;（5）按Browse確定安裝目錄,按下Next,直到安裝完成。（6）點擊Max+plus II圖標打開軟件，選擇OptionsAuthorization code菜單，記下軟件ID號，先使用DOS狀態(tài)下的Dir c:/p命令，查新安裝硬盤的編號，然后訪問Altera網(wǎng)頁（），申請一個license.dat,并按license.dat中所介紹的方法或步驟安裝好license文件，此后才可以使用MAX+PLUS II 軟件。圖1.1.2圖 1.1.3圖 1.1.4Altera公司的Max+Plus軟件操作指南1、 打開軟件2、 在Fileprojectname，取名后

4、建立設(shè)計的項目文件。3、 在Filenew，選擇相應的編輯器，選擇Device中Auto編譯后的管腳不能重新定義。4、 繪制原理圖，或用硬件描敘語言進行文本編輯，并存盤，若直接調(diào)用實驗程序需將程序文件的“只讀”屬性改掉。5、 Max+PlusComplier編譯（可關(guān)閉）。6、 Max+PlusWareform editor 進行波形編輯，并在空白區(qū)點擊鼠右鍵，選擇“Enter Node From SNF”,再點擊“List”按鈕，點擊“=”再“OK”添加相應的激勵波形,并存盤。7、 Max+PlusSimulater進行仿真，查看仿真波形圖。8、 在Max+PlusFloorplan Edi

5、tor，觀看管腳分配圖，如需修改，拖動相應管腳到理想位置，在運行編譯后，修改的管腳才有效。9、 下載，連線，觀察結(jié)果。10、在Max+PlusProgrommer選擇下載菜單，在“JTAG”菜單下選“Muti-Dervice JTAG Chain Setup”再對話框添加所需下載的文件（后綴為POF）“OK”后點取Program即可。注：本公司的所有實驗原理圖在一個TEST目錄下，即（test1test10）ALTERA公司的軟件授權(quán)碼申請先進入到計算機的MS-DOS狀態(tài)下，用DIR/W查看當前所在驅(qū)動器的硬盤卷標號（除光盤驅(qū)動器和軟盤驅(qū)動器）所查到的卷標號如：1678-345f。軟件在光盤中

6、：Max+Plus目錄下。ALTER公司的網(wǎng)址：1、 進入ALTERA的主頁。2、 點?。骸癚uartus & Max+plus Licenses or Authorization Codes”。3、 點取：“Max+plus for students and universities”。4、 再對話框中選中Max+Plus Student Edition software下：Version 9.23，點“continue”。5、 輸入硬盤卷標號.6、 填寫相應表格，并提交信息。7、 到“收件箱”中查收郵件。8、 復制郵件中“Your License File”下面的從“FEATURE

7、”開始的九行內(nèi)容以卷標號傳來”。9、 在“File-new-text editor”將復制的內(nèi)容在該文本編輯器中粘貼（PAST）。10、將文件另存為安裝目錄中的“License.dat”。11、在“options license setup”進入一個對話框。12、在“Browse”中送取剛才生成的“l(fā)icense.dat”再“OK”。例如收到的郵件內(nèi)容為：Thank you for using the MAX+PLUS II Version 10.1 and 9.23 Student Edition Software.Hard disk serial number: 354111E6To en

8、able your software, you must create a license.dat file as instructed in this e-mail. Your license file is provided below.YOUR LICENSE FILEFEATURE maxplus2web alterad 2005.08 permanent uncounted CD8A33FE6E17 HOSTID=DISK_SERIAL_NUM=354111e6FEATURE maxplus2vhdl alterad 2005.08 permanent uncounted AC872

9、F56DA23 HOSTID=DISK_SERIAL_NUM=354111e6FEATURE maxplus2verilog alterad 2005.08 permanent uncounted 3C31F9B4FBC2 HOSTID=DISK_SERIAL_NUM=354111e6 實驗一：maxplus2軟件熟悉（38譯碼器）2課時一、實驗目的：通過一個簡單的38譯碼器的設(shè)計,讓學生掌握步了解CPLD設(shè)計的全過程和相關(guān)軟件的使用。二、內(nèi)容要求：三個輸入接撥位開關(guān)，八個輸出接發(fā)光二極管，設(shè)計部分采用VHDL語言完成輸入輸出0000000000100100000010010000001000

10、110000100010000010000101001000001100100000011110000000三、實驗步驟：（以下各個實驗步驟均相同，省略） 1.輸入 2.編譯 3.仿真 4.下載 5.連線實驗二 七段數(shù)碼管顯示器設(shè)計 2課時一、實驗目的：1、 通過一個七段數(shù)碼管顯示器的設(shè)計,讓學生掌握組合邏輯電路的設(shè)計方法。2、 掌握組合邏輯電路的靜態(tài)測試方法。3、 進一步了解CPLD設(shè)計的全過程和相關(guān)軟件的使用。二、內(nèi)容要求：用七段數(shù)碼顯示器顯示0F 16個數(shù)字。設(shè)計部分采用VHDL語言完成輸入輸出00001111110000101100000010110110100111111001010

11、001100110101101101101101011111011111100001000111111110011111011101011101111011001111111001001110110101111011110100111111111000111四、硬件連接： 四個輸入接撥位開關(guān)，七個輸出接七段數(shù)碼顯示器。實驗三 24進制/60進制計數(shù)器設(shè)計 2課時一、實驗目的：1、 了解時序電路的經(jīng)典設(shè)計方法了解通用同步計數(shù)器，異步計數(shù)器的使用方法。2、 了解用同步計數(shù)器通過清零阻塞法和預顯數(shù)法得到循環(huán)任意進制計數(shù)器的方法。3、 理解時序電路和同步計數(shù)器加譯碼電路的聯(lián)系，設(shè)計任意編碼計數(shù)器。4、

12、 了解同步芯片和異步芯片的區(qū)別。二、硬件需求：主芯片：EPM7128SLC84-15（注：該實驗只采用了ALTERA公司的適配板設(shè)計）二、 實驗內(nèi)容：用VHDL語言實現(xiàn)24進制或者60進制計數(shù)器循環(huán)計數(shù)，同時要具有清零及復位功能，可以對其功能進行擴展。輸出采用七段譯碼器輸出，同時顯示計數(shù)的各位數(shù)字和十位數(shù)字。四、 硬件連接：輸入采用時鐘輸入，清零以及復位信號采用撥位開關(guān)， CLK和掃描時鐘信號CKDSP的管腳分別同1HZ（把JPCK設(shè)置成250HZ檔，將時鐘源連接到CLK/CLK3處的連接孔上，改變CLK3頻率段上的跳線，直到達到要求為止）時鐘源和32HZ（或更高，將時鐘源連接在CLK/CLK

13、1處即可）時鐘源相連。課程設(shè)計 ： 數(shù)字系統(tǒng)設(shè)計實踐 （一周）一、設(shè)計要求（數(shù)字鐘的功能）1、具有時、分、秒計數(shù)顯示功能，以24小時循環(huán)計時。2、具有清零，調(diào)節(jié)小時、分鐘功能。3、具有整點報時功能，整點報時的同時LED燈花樣顯示。二、實驗目的：1、 掌握多位計數(shù)器相連的設(shè)計方法。2、 掌握十進制、六十進制、二十四進制計數(shù)器的設(shè)計方法。3、 繼續(xù)鞏固多位共陰極掃描顯示數(shù)碼管的驅(qū)動及編碼。4、 掌握揚聲器的驅(qū)動。5、 LED 燈的花樣顯示。6、 掌握CPLD技術(shù)的層次化設(shè)計方法。三、硬件要求：1、 主芯片：EPM7128SLC84-152、 8個LED燈。3、 揚聲器。4、 8個七段掃描共陰極數(shù)碼

14、顯示管。5、 三個按鍵開關(guān)（清零，調(diào)小時，調(diào)分鐘）。四、實驗原理： MAX+plus II 部分：在同一塊CPLD芯片EPM7128SLC84-15上集成了如下電路模塊：1、 時鐘計數(shù)： 秒60進制BCD碼計數(shù)； 分60進制BCD碼計數(shù)；時24進制BCD碼計數(shù)；同時整個計數(shù)器有清零，調(diào)分，調(diào)時功能。在接近整數(shù)時間能提供報時信號。2、 有驅(qū)動8位七段共陰極掃描數(shù)碼管的片選驅(qū)動信號輸出和七段字行譯碼輸出。編碼和掃描可參照“實驗四”。3、 揚聲器在整點時有報時驅(qū)動信號產(chǎn)生。4、 LED燈按個人口味在整點時有花樣顯示信號產(chǎn)生。 五、實驗內(nèi)容及步驟：1、 根據(jù)電路特點，可在教師指導下用層次設(shè)計概念，將此

15、設(shè)計任務(wù)分成若干模塊，規(guī)定每一模塊的功能和各模塊之間的接口。讓幾個學生分做和調(diào)試其中之一，然后再將各模塊合起來聯(lián)試。以培養(yǎng)學生間的合作精神，同時加深層次化設(shè)計概念。2、 了解軟件的元件管理深層含義，以及模塊元件之間的連接概念，對于不同目錄下的同一設(shè)計，如何熔合。原理圖示2.6.1模塊說明：各種進制的計數(shù)及時鐘控制模塊；掃描分時顯示，譯碼模塊；彩燈，揚聲器編碼模塊；六、實驗連線： © 輸入接口：1、 代表清零，調(diào)時，調(diào)分信號RESET，SETHOUR，SETMIN的管腳分別連接按鍵開關(guān)或者撥位開關(guān)。2、 代表計數(shù)時鐘信號CLK和掃描時鐘信號CKDSP的管腳分別同1HZ（把JPCK設(shè)置成250HZ檔，將時鐘源連接到CLK/CLK3處的連接孔上，改變CLK3頻率段上的跳線，直到達到要求為止）時鐘源和32HZ（