電子設(shè)計(jì)自動(dòng)化EDA技術(shù)實(shí)驗(yàn)1

1、哈爾濱工業(yè)大學(xué)（威海）模擬電子技術(shù)實(shí)驗(yàn)報(bào)告電子設(shè)計(jì)自動(dòng)化EDA技術(shù)實(shí)驗(yàn)1一、實(shí)驗(yàn)?zāi)康某醪秸莆宅F(xiàn)代大規(guī)?？删幊虜?shù)字邏輯器件的開(kāi)發(fā)應(yīng)用方法。二、提供的實(shí)驗(yàn)條件1 軟件：MAX-plus。2 儀器和設(shè)備：計(jì)算機(jī)、EDA實(shí)驗(yàn)箱。三、實(shí)驗(yàn)內(nèi)容1初步掌握大規(guī)?？删幊虜?shù)字邏輯器件開(kāi)發(fā)軟件MAX-plus的最基本操作和使用方法。2設(shè)計(jì)一個(gè)三輸入表決邏輯功能電路。3用GDF原理圖輸入法、TDF邏輯表達(dá)式輸入法、TDF真值表輸入法建立該電路功能，并且需要進(jìn)行邏輯仿真。4編譯和仿真正確后下載到實(shí)驗(yàn)箱，證明設(shè)計(jì)的正確性。四、預(yù)習(xí)要求和實(shí)驗(yàn)報(bào)告要求1必須提前預(yù)習(xí)基礎(chǔ)電子電路設(shè)計(jì)與實(shí)踐書(shū)的第十一章(264頁(yè)282頁(yè))11

2、.1.2節(jié)11.2.4節(jié)內(nèi)容，否則無(wú)法進(jìn)行實(shí)驗(yàn)！2把所完成的各項(xiàng)工作逐一在計(jì)算機(jī)上復(fù)制或者屏幕拷貝下來(lái)，粘貼在本報(bào)告電子文檔中（見(jiàn)后附說(shuō)明），最后上交打印文稿（用16K紙打印）。注意！報(bào)告頭中人名、班級(jí)等要求打印后手工填寫(xiě)！3必須詳細(xì)撰寫(xiě)通過(guò)做實(shí)驗(yàn)而獲取的收獲、感想、體會(huì)以及建議等。五、實(shí)驗(yàn)報(bào)告具體內(nèi)容(報(bào)告頁(yè)數(shù)不限，自行排版)附：參考示例（以下僅為參考，在寫(xiě)報(bào)告時(shí)，要把以下內(nèi)容刪除掉！粘貼自己的設(shè)計(jì)）舉重裁判電路設(shè)計(jì)結(jié)果如下（本介紹忽略了設(shè)計(jì)過(guò)程！同學(xué)們?cè)谧珜?xiě)報(bào)告時(shí)，應(yīng)撰寫(xiě)詳細(xì)的設(shè)計(jì)過(guò)程?。?。1GDF輸入法A：主裁判，B、C：副裁判。輸入為高電平有效，輸出為低電平有效（發(fā)光二極管為共陽(yáng)極低電平才能亮）。GDF輸入法的電路為：2TDF邏輯表達(dá)式輸入法SUBDESIGN JZTDF(A, B, C: INPUT; Z : OUTPUT;)BEGINZ=!(A&B#A&C);END;3TDF真值表輸入法SUBDESIGN ZHENZHIBIAO(A, B,C: INPUT ;Z : OUTPUT;)BEGINTABLEA,B,C => Z;0,0,0 => 1;0,0,1 => 1;0,1,0 => 1;0,1,1 => 1;1,0,0 => 1;1,0,1 => 0;1,1,0 =&