基于FPGA的高速可變周期脈沖發(fā)生器的設(shè)計(jì)

1、基于fpga的高速可變周期脈沖發(fā)生器的設(shè)計(jì) 要求轉(zhuǎn)變脈沖周期和輸出脈沖個(gè)數(shù)的脈沖輸出模塊在許多工業(yè)領(lǐng)域都有運(yùn)用。采納數(shù)字器件設(shè)計(jì)周期和輸出個(gè)數(shù)可調(diào)整的脈沖發(fā)生模塊是便利可行的。為了使之具有高速、靈便的優(yōu)點(diǎn)，本文采納atelra公司的可編程芯片設(shè)計(jì)了一款周期和輸出個(gè)數(shù)可變的脈沖發(fā)生器。經(jīng)過(guò)板級(jí)調(diào)試獲得良好的運(yùn)行效果。2 總體設(shè)計(jì)思路脈沖的周期由高電平持續(xù)時(shí)光與低電平持續(xù)時(shí)光共同構(gòu)成，為了轉(zhuǎn)變周期，采納兩個(gè)計(jì)數(shù)器來(lái)分離控制高電平持續(xù)時(shí)光和低電平持續(xù)時(shí)光。計(jì)數(shù)器采納可并行加載初始值的n位減法計(jì)數(shù)器。設(shè)定：當(dāng)要求的高電平常間以初始值加載到第一個(gè)減法器中后，減法器開(kāi)頭減計(jì)數(shù)，計(jì)數(shù)到零時(shí)自動(dòng)停止，同時(shí)啟動(dòng)

2、其次個(gè)記錄低電平持續(xù)時(shí)光的計(jì)數(shù)器計(jì)時(shí)。當(dāng)其次個(gè)減法計(jì)數(shù)器也減計(jì)到零時(shí)，計(jì)數(shù)器自動(dòng)停止。這樣就完成一個(gè)脈沖的輸出，而這個(gè)脈沖的周期控制徹低可以在計(jì)數(shù)器的初始值中舉行有效的設(shè)定以達(dá)到脈沖周期可調(diào)的目的。為了控制脈沖個(gè)數(shù)的輸出，在脈沖輸出通道上設(shè)計(jì)一個(gè)數(shù)量控制計(jì)數(shù)器，對(duì)脈沖個(gè)數(shù)舉行計(jì)數(shù)，當(dāng)計(jì)到要求輸出的個(gè)數(shù)時(shí)完成輸出并給出一個(gè)done信號(hào)作為該模塊工作完成的標(biāo)記信號(hào)。封裝好的脈沖發(fā)生器設(shè)計(jì)框圖1所示。引腳信號(hào)解釋：start信號(hào)：?jiǎn)?dòng)信號(hào)。reset，信號(hào)：系統(tǒng)復(fù)位信號(hào)。clock信號(hào)：系統(tǒng)時(shí)鐘信號(hào)。high信號(hào)：高電平持續(xù)時(shí)光初值。low信號(hào)：低電平持續(xù)時(shí)光初值。num信號(hào)：個(gè)數(shù)控制寄存器初始值。

3、output信號(hào)：脈沖輸出信號(hào)。初始化時(shí)為低。done信號(hào)：脈沖輸出完的標(biāo)記信號(hào)。3 凹凸電平計(jì)時(shí)器設(shè)計(jì)3.1 設(shè)計(jì)辦法為了產(chǎn)生所需要時(shí)光的高電平，可以利用一個(gè)可預(yù)置數(shù)的減法計(jì)數(shù)器來(lái)達(dá)到目的，計(jì)數(shù)器設(shè)計(jì)分為兩個(gè)部分，一部分是可預(yù)置數(shù)的自控制減法計(jì)數(shù)器：另一部分是減法計(jì)數(shù)器工作完成后的檢測(cè)系統(tǒng)，檢測(cè)到計(jì)數(shù)器工作完成后輸出一個(gè)時(shí)鐘周期寬的脈沖作為該計(jì)數(shù)器工作完成信號(hào)，并可作為下一個(gè)計(jì)數(shù)器工作的啟動(dòng)信號(hào)。原理框圖2所示。3.2 工作原理首先外部的復(fù)位信號(hào)reset給出一個(gè)時(shí)鐘周期寬的脈沖，復(fù)位內(nèi)部各個(gè)信號(hào)及觸發(fā)器。然后，在下一個(gè)有效時(shí)鐘時(shí)刻，外部start信號(hào)給出一個(gè)時(shí)鐘周期寬度的脈沖，用來(lái)啟動(dòng)計(jì)數(shù)

4、器的工作。在設(shè)計(jì)中，當(dāng)start信號(hào)有效時(shí)(設(shè)計(jì)為高有效)，外部數(shù)據(jù)high加載到q，當(dāng)q不為零時(shí)，輸出信號(hào)pulse將跳變?yōu)楦唠娖?，?dāng)q減到零的時(shí)候，pulse信號(hào)再跳變回低電平。這個(gè)脈沖信號(hào)的后沿將被后面的由兩個(gè)d觸發(fā)器構(gòu)成的檢測(cè)單元捕捉，并在pulse信號(hào)的下降沿后產(chǎn)生一個(gè)時(shí)鐘周期寬的脈沖，定義為done信號(hào)，表示該信號(hào)完成輸出。低電平計(jì)時(shí)器的設(shè)計(jì)與高電平計(jì)時(shí)器徹低一樣。3.3 時(shí)序在4.1開(kāi)發(fā)平臺(tái)上模擬該模塊兩個(gè)輸出信號(hào)，時(shí)序仿真3所示。從圖中可以看出，done信號(hào)在pulse信號(hào)輸出完成后輸出一個(gè)時(shí)鐘周期寬度。把這個(gè)完成信號(hào)done加到下一級(jí)類似的減法計(jì)數(shù)器的start信號(hào)上。將會(huì)啟

5、動(dòng)下一級(jí)計(jì)數(shù)器的工作。假如將下一級(jí)的完成信號(hào)done加載給本級(jí)的start信號(hào)。將會(huì)重啟一個(gè)脈沖的生成。如此將會(huì)自動(dòng)循環(huán)以達(dá)到不間斷輸出一定周期脈沖的目的。4 數(shù)量控制計(jì)數(shù)器設(shè)計(jì)4.1 設(shè)計(jì)辦法數(shù)量控制計(jì)數(shù)器設(shè)計(jì)與凹凸電平計(jì)數(shù)器類似不同之處在于，減法計(jì)數(shù)器的時(shí)鐘輸入端接脈沖的輸出信號(hào)，當(dāng)要求輸出脈沖的個(gè)數(shù)到達(dá)時(shí)，輸出一個(gè)門(mén)控信號(hào)door，后面的兩個(gè)d觸發(fā)器仍然用來(lái)捕捉門(mén)控信號(hào)door的后沿。一旦輸出個(gè)數(shù)到達(dá)，done信號(hào)立刻輸出一個(gè)時(shí)鐘周期寬度的脈沖作為標(biāo)記。詳細(xì)設(shè)計(jì)框圖4所示。4.2 時(shí)序仿真在quartus4.1開(kāi)發(fā)平臺(tái)上軟仿真，把脈沖發(fā)生器中產(chǎn)生的每個(gè)脈沖的start信號(hào)作為數(shù)量控制器的

6、輸入信號(hào)，仿真結(jié)果5所示。每次輸出任務(wù)完成后。由總體模塊輸出一個(gè)ov信號(hào)標(biāo)記該批次任務(wù)結(jié)束。ov信號(hào)可再次加載到總的reset信號(hào)上，即該批次輸出完成可復(fù)位進(jìn)入下一批次任務(wù)的輸出。圖5中的door信號(hào)浮現(xiàn)了很窄的毛刺，這是因?yàn)閮?nèi)部計(jì)數(shù)器的翻轉(zhuǎn)不同步造成的。加同步電路可以消退，但會(huì)影響電路的工作頻率。因?yàn)槊毯苷?，?duì)囫圇電路工作無(wú)任何影響。所以，該模塊設(shè)計(jì)中并未處理。5 內(nèi)部信號(hào)銜接及工作方式按照各個(gè)模塊的功能和規(guī)律關(guān)系，由高電平計(jì)時(shí)器、低電平計(jì)時(shí)器和數(shù)量控制計(jì)數(shù)器可以搭建囫圇周期脈沖發(fā)生器其內(nèi)部電路根據(jù)圖6的方式銜接。首先，在時(shí)鐘信號(hào)升高沿給出一個(gè)時(shí)鐘周期寬度的reset信號(hào)以復(fù)位囫圇電路的觸

7、發(fā)器和各個(gè)輸出信號(hào)。當(dāng)一個(gè)啟動(dòng)信號(hào)start在時(shí)鐘的升高沿被檢測(cè)到時(shí)，高電平開(kāi)頭計(jì)時(shí)，計(jì)時(shí)長(zhǎng)度等于high數(shù)值與時(shí)鐘周期之積。當(dāng)計(jì)時(shí)到達(dá)時(shí)，高電平計(jì)時(shí)器停止工作，高電平計(jì)時(shí)器輸出一個(gè)完成信號(hào)，該信號(hào)接在低電平計(jì)時(shí)器的start信號(hào)腳上，以啟動(dòng)低電平計(jì)時(shí)器，低電平計(jì)時(shí)器計(jì)時(shí)完成時(shí)，低電平計(jì)時(shí)器停止工作，并輸出一個(gè)完成信號(hào)，該信號(hào)通過(guò)或門(mén)接在高電平計(jì)時(shí)器的start信號(hào)腳，再次啟動(dòng)高電平計(jì)時(shí)器，開(kāi)頭其次個(gè)脈沖高電平的輸出。因?yàn)榈碗娖接?jì)時(shí)器的完成信號(hào)也銜接在數(shù)量控制計(jì)數(shù)器的start引腳上所以，與此同時(shí)，數(shù)量控制計(jì)數(shù)器開(kāi)頭對(duì)其輸入脈沖s_input舉行數(shù)量監(jiān)測(cè)。在脈沖輸出數(shù)量未達(dá)到預(yù)定個(gè)數(shù)(數(shù)量控制計(jì)數(shù)器中的初始值)時(shí)，門(mén)控信號(hào)door向來(lái)輸出"高"，以允許脈沖通過(guò)。一旦脈沖輸出的數(shù)量達(dá)到預(yù)定個(gè)數(shù)時(shí)，門(mén)控信號(hào)door輸出變?yōu)?quot;低"，關(guān)閉輸出通道，并輸出一個(gè)任務(wù)完成的標(biāo)記信號(hào)done。done又通過(guò)或門(mén)銜接在全局復(fù)位信號(hào)reset上，所以，系統(tǒng)完成后即可復(fù)位到原狀以等待下一次啟動(dòng)信號(hào)來(lái)臨。周期脈沖發(fā)生器模塊整體時(shí)序仿真7所示。圖7模擬了兩路脈沖的輸出，第一路輸出兩個(gè)脈沖，其次路輸出一個(gè)脈沖，當(dāng)兩路脈沖都輸出完成時(shí)，系統(tǒng)復(fù)原到初始狀態(tài)。而當(dāng)start信號(hào)再次給出一個(gè)啟動(dòng)脈沖后，將再執(zhí)行一次任務(wù)。6 結(jié)束語(yǔ)從模擬結(jié)果看出，本文給出