教你認(rèn)識(shí)半導(dǎo)體與測(cè)試設(shè)備

1、更多企業(yè)學(xué)院：中小企業(yè)管理全能版183套講座+89700份資料總經(jīng)理、高層管理49套講座+16388份資料中層管理學(xué)院46套講座+6020份資料國(guó)學(xué)智慧、易經(jīng)46套講座人力資源學(xué)院56套講座+27123份資料各階段員工培訓(xùn)學(xué)院77套講座+ 324份資料員工管理企業(yè)學(xué)院67套講座+ 8720份資料工廠生產(chǎn)管理學(xué)院52套講座+ 13920份資料財(cái)務(wù)管理學(xué)院53套講座+ 17945份資料銷售經(jīng)理學(xué)院56套講座+ 14350份資料銷售人員培訓(xùn)學(xué)院72套講座+ 4879份資料第一章.認(rèn)識(shí)半導(dǎo)體和測(cè)試設(shè)備（1）本章節(jié)包括以下內(nèi)容，晶圓（Wafers）、晶片（Dice）和封裝（Packages） 自動(dòng)測(cè)試設(shè)

2、備（ATE的總體認(rèn)識(shí)模擬、數(shù)字和存儲(chǔ)器測(cè)試等系統(tǒng)的介紹負(fù)載板（Loadboards）、探測(cè)機(jī)（Probers）、機(jī)械手（Handlers ） 和溫度控制單元（Temperature units ）一、晶圓、晶片和封裝1947年，第一只晶體管的誕生標(biāo)志著半導(dǎo)體工業(yè)的開始，從那時(shí)起，半導(dǎo)體生 產(chǎn)和制造技術(shù)變得越來(lái)越重要。以前許多單個(gè)的晶體管現(xiàn)在可以互聯(lián)加工成一種復(fù)雜的集成 的電路形式，這就是半導(dǎo)體工業(yè)目前正在制造的稱之為"超大規(guī)模"（VLSI, Very Large ScaleIntegration ）的集成電路，通常包含上百萬(wàn)甚至上千萬(wàn)門晶體管。半導(dǎo)體電路最初是以晶圓形式制造

3、出來(lái)的。晶圓是一個(gè)圓形的硅片，在這個(gè)半 導(dǎo)體的基礎(chǔ)之上，建立了許多獨(dú)立的單個(gè)的電路；一片晶圓上這種單個(gè)的電路被稱為 die （我前面翻譯成“晶片"，不一定準(zhǔn)確，大家還是稱之為die好了），它的復(fù)數(shù)形式是 dice.每個(gè)die都是一個(gè)完整的電路，和其他的dice沒(méi)有電路上的聯(lián)系。當(dāng)制造過(guò)程完成，每個(gè) die都必須經(jīng)過(guò)測(cè)試。測(cè)試一片晶圓稱為"Circuitprobing"（即我們常說(shuō)的 CP測(cè)試）、"Wafer porbing"或者"Die sort"。在這個(gè)過(guò)程中，每 個(gè)die都被測(cè)試以確保它能基本滿足器件的特征或設(shè)計(jì)規(guī)格書（

4、 Specification ）,通常包 括電壓、電流、時(shí)序和功能的驗(yàn)證。如果某個(gè)die不符合規(guī)格書，那么它會(huì)被測(cè)試過(guò)程判為失效（fail ）,通常會(huì)用墨點(diǎn)將其標(biāo)示出來(lái)（當(dāng)然現(xiàn)在也可以通過(guò)Maping圖來(lái)區(qū)分）。在所有的die都被探測(cè)（Probed）之后，晶圓被切割成獨(dú)立的dice ,這就是常說(shuō)的晶圓鋸解，所有被標(biāo)示為失效的 die都報(bào)廢（扔掉）。圖2顯示的是一個(gè)從晶圓上鋸 解下來(lái)沒(méi)有被標(biāo)黑點(diǎn)的die ,它即將被封裝成我們通?？吹降男酒问健Ｗⅲ罕緲?biāo)題系列連載內(nèi)容及圖片均出自The Fundamentals Of Digital SemiconductorTesting 第一章 . 認(rèn)識(shí)半導(dǎo)體

5、和測(cè)試設(shè)備（2）在一個(gè) Die 封裝之后，需要經(jīng)過(guò)生產(chǎn)流程中的再次測(cè)試。這次測(cè)試稱為“ Finaltest " （即我們常說(shuō)的FT測(cè)試）或“ Package test ”。在電路的特性要求界限方面，F(xiàn)T測(cè)試通常執(zhí)行比CP測(cè)試更為嚴(yán)格的標(biāo)準(zhǔn)。芯片也許會(huì)在多組溫度條件下進(jìn)行多次測(cè)試以確保那些對(duì)溫度敏感的特征參數(shù)。商業(yè)用途（民品）芯片通常會(huì)經(jīng)過(guò)0、25和75條件下的測(cè)試，而軍事用途（軍品）芯片則需要經(jīng)過(guò)-55 、25和125。芯片可以封裝成不同的封裝形式，圖4 顯示了其中的一些樣例。一些常用的封裝形式如下表：DIP：Dual Inline Package (dual indicates t

6、he package has pins on two sides)雙列直插式CerDIP： Ceramic Dual Inline Package 陶瓷PDIP：Plastic Dual Inline Package 塑料PGA：Pin Grid Array 管腳陣列BGA：Ball Grid Array 球柵陣列SOP：Small Outline Package 小型外殼TSOP：Thin Small Outline PackageTSSOP： Thin Shrink Small Outline Package (this one is really getting small!)SIP：S

7、ingle Inline Package 單列直插SIMM： Single Inline Memory Modules (like the memory inside of a computer)QFP：Quad Flat Pack (quad indicates the package has pins on four sides)TQFP：Thin version of the QFPMQFP： Metric Quad Flat PackMCM：Multi Chip Modules (packages with more than 1 die (formerly called hybrid

8、s)第一章 . 認(rèn)識(shí)半導(dǎo)體和測(cè)試設(shè)備(3)二、自動(dòng)測(cè)試設(shè)備隨著集成電路復(fù)雜度的提高，其測(cè)試的復(fù)雜度也隨之水漲船高，一些器件的測(cè)試成本甚至占到了芯片成本的大部分。大規(guī)模集成電路會(huì)要求幾百次的電壓、電流和時(shí)序的測(cè)試，以及百萬(wàn)次的功能測(cè)試步驟以保證器件的完全正確。要實(shí)現(xiàn)如此復(fù)雜的測(cè)試，靠手工是無(wú)法完成的，因此要用到自動(dòng)測(cè)試設(shè)備(ATE， Automated Test Equipment )。ATE 是一種由高性能計(jì)算機(jī)控制的測(cè)試儀器的集合體，是由測(cè)試儀和計(jì)算機(jī)組合而成的測(cè)試系統(tǒng)，計(jì)算機(jī)通過(guò)運(yùn)行測(cè)試程序的指令來(lái)控制測(cè)試硬件。測(cè)試系統(tǒng)最基本的要求是可以快速且可靠地重復(fù)一致的測(cè)試結(jié)果，即速度、可靠性和穩(wěn)定

9、性。為保持正確性和一致性，測(cè)試系統(tǒng)需要進(jìn)行定期校驗(yàn)，用以保證信號(hào)源和測(cè)量單元的精度。當(dāng)一個(gè)測(cè)試系統(tǒng)用來(lái)驗(yàn)證一片晶圓上的某個(gè)獨(dú)立的Die 的正確與否，需要用ProbeCard 來(lái)實(shí)現(xiàn)測(cè)試系統(tǒng)和Die 之間物理的和電氣的連接，而 ProbeCard 和測(cè)試系統(tǒng)內(nèi)部的測(cè)試儀之間的連接則通過(guò)一種叫做“Load board ”或“ Performance board ”的接口電路板來(lái)實(shí)現(xiàn)。在CP#M試中，Performance board和Probe card 一起使用構(gòu)成回路使電信號(hào)得以在測(cè)試系統(tǒng)和 Die 之間傳輸。當(dāng)Die封裝出來(lái)后，它們還要經(jīng)過(guò)FT測(cè)試，這種封裝后的測(cè)試需要手工將一個(gè)個(gè)這些獨(dú)立的

10、電路放入負(fù)載板( Load board ) 上的插座 ( Socket ) 里， 這叫手工測(cè)試( hand test )一種快速進(jìn)行FT測(cè)試的方法是使用自動(dòng)化的機(jī)械手( Handler),機(jī)械手上有一種接觸裝置實(shí)現(xiàn)封裝引腳到負(fù)載板的連接，這可以在測(cè)試機(jī)和封裝內(nèi)的Die 之間提供完整的電路。機(jī)械手可以快速的抓起待測(cè)的芯片放入測(cè)試點(diǎn)(插座)，然后拿走測(cè)試過(guò)的芯片并根據(jù)測(cè)試pass/fail的結(jié)果放入事先定義好的相應(yīng)的Bin 區(qū)。三、半導(dǎo)體技術(shù)有一系列的方法被用來(lái)生產(chǎn)和制造數(shù)字半導(dǎo)體電路，這些方法稱為半導(dǎo)體技術(shù)或工藝，常用的技術(shù)或工藝包括：TTL (Transistor-Transistor Log

11、ic a.k.a. bipolar logic),ECL (Emitter Coupled Logic), SOS (Silicon on Sapphire), and CMOS (Complimentary Metal-Oxide Semiconductor) 。不管什么技術(shù)或工藝，出來(lái)的產(chǎn)品都要經(jīng)過(guò)測(cè)試，這里我們關(guān) 注數(shù)字TTL和CMO跑路。第一章 . 認(rèn)識(shí)半導(dǎo)體和測(cè)試設(shè)備(4)四、數(shù)字和模擬電路過(guò)去，在模擬和數(shù)字電路設(shè)計(jì)之間，有著顯著的不同。數(shù)字電路控制電子信號(hào)，表現(xiàn)為邏輯電平“0”和“1”，它們被分別定義成一種特殊的電壓分量，所有有效的數(shù)字電路數(shù)據(jù)都用它們來(lái)表示，每一個(gè)“0”或“1”表

12、示數(shù)據(jù)的一個(gè)比特( bit )位，任何數(shù)值都可以由按照一定順序排列的“0”“1”比特位組成的二進(jìn)制數(shù)據(jù)來(lái)表示，數(shù)值越大，需要的比特位越多。每8個(gè)比特一組構(gòu)成一個(gè) Byte,數(shù)字電路中的數(shù)據(jù)經(jīng)常以 Byte為單位進(jìn)行處理。不同于數(shù)字信號(hào)的“0”“1”界限分明(離散)，模擬電路時(shí)連續(xù)的在任何兩個(gè)信號(hào)電平之間有著無(wú)窮的數(shù)值。模擬電路可以使用電壓或電流來(lái)表示數(shù)值，我們常見(jiàn)的也 是最常用的模擬電路實(shí)例就是運(yùn)算放大器，簡(jiǎn)稱運(yùn)放。為幫助理解模擬和數(shù)字電路數(shù)值的基本差別，我們可以拿時(shí)鐘來(lái)比方?！澳M”時(shí)鐘上的指針連續(xù)地移動(dòng)，因此所有的任一時(shí)間值可以被觀察者直接讀出，但是所得數(shù)值的準(zhǔn) 確度或者說(shuō)精度取決于觀察者

13、認(rèn)知的程度。而在“數(shù)字”時(shí)鐘上，只有最小增量以上的值才能被顯示，而比最小增量小的值則無(wú)法顯示。如果有更高的精度需求，則需要增加數(shù)據(jù)位，每個(gè)新增的數(shù)據(jù)位表示最小的 時(shí)間增量。有的電路里既有數(shù)字部分也有模擬部分，如 AD轉(zhuǎn)換器(AD。將模擬信號(hào)轉(zhuǎn)換成 數(shù)字信號(hào)，DA轉(zhuǎn)換器(DAC則相反，我們稱之為“混合信號(hào)電路” ( Mixed Signal Devices) 另一種描述這種混合電路的方法則基于數(shù)字部分和模擬部分占到電路的多少：數(shù)字部分占大部 分而模擬部分所占比例較少歸于數(shù)字電路，反之則歸于模擬電路。第一章 . 認(rèn)識(shí)半導(dǎo)體和測(cè)試設(shè)備(5)五、測(cè)試系統(tǒng)的種類一般認(rèn)為測(cè)試系統(tǒng)都是通用的，其實(shí)大部分測(cè)試

14、系統(tǒng)的設(shè)計(jì)都是面向?qū)ｉT類型的集成電路， 這些專門的電路包括：存儲(chǔ)器、數(shù)字電路、模擬電路和混合信號(hào)電路；每種類型下還可以細(xì)分 成更多種類，我們這里只考慮這四種類型。5.1 存儲(chǔ)器件類我們一般認(rèn)為存儲(chǔ)器是數(shù)字的，而且很多DC測(cè)試參數(shù)對(duì)于存儲(chǔ)類和非存儲(chǔ)類的數(shù)字器件是通用的，雖然如此，存儲(chǔ)器的測(cè)試還是用到了一些獨(dú)特的功能測(cè)試過(guò)程。帶內(nèi)存的自動(dòng)測(cè)試系統(tǒng)使用一種算法模式生成器(APG， algorithmic pattern generator )去生成功能測(cè)試模型，使得從硬件上生成復(fù)雜的功能測(cè)試序列成為可能，這樣我們就不用把它們當(dāng)作測(cè)試向量來(lái)保存。存儲(chǔ)器測(cè)試的一些典型模型包括：棋盤法、反棋盤法、走0、走

15、1、蝶形法，等等 APG在器件的每次測(cè)試時(shí)生成測(cè)試模型，而不帶內(nèi)存的測(cè)試系統(tǒng)將預(yù)先生成的模型保存到向量存儲(chǔ)區(qū)，然后每次測(cè)試時(shí)從中取出數(shù)據(jù)。存儲(chǔ)器測(cè)試通常需要很長(zhǎng)的測(cè)試時(shí)間去運(yùn)行所要求的測(cè)試模型，為了減少測(cè)試成本，測(cè)試儀通常同時(shí)并行測(cè)試多顆器件。5.2 模擬或線形器件類模擬器件測(cè)試需要精確地生成與測(cè)量電信號(hào)，經(jīng)常會(huì)要求生成和測(cè)量微伏級(jí)的電壓和納安級(jí)的電流。相比于數(shù)字電路，模擬電路對(duì)很小的信號(hào)波動(dòng)都很敏感，DC測(cè)試參數(shù)的要求也和數(shù)字電路不一樣，需要更專業(yè)的測(cè)試儀器設(shè)備，通常會(huì)按照客戶的選擇在設(shè)計(jì)中使用特殊的測(cè)試儀器甚至機(jī)架。模擬器件需要測(cè)試的一些參數(shù)或特性包括：增益、輸入偏移量的電壓和電流、線性度

16、、通用模式、供電、動(dòng)態(tài)響應(yīng)、頻率響應(yīng)、建立時(shí)間、過(guò)沖、諧波失真、信噪比、響應(yīng)時(shí)間、竄擾、鄰近通道干擾、精度和噪聲。5.3 混合信號(hào)器件類混合信號(hào)器件包括數(shù)字電路和模擬電路，因此需要測(cè)試系統(tǒng)包含這兩部分的測(cè)試儀器或結(jié)構(gòu)?；旌闲盘?hào)測(cè)試系統(tǒng)發(fā)展為兩個(gè)系列：大部分?jǐn)?shù)字電路測(cè)試結(jié)構(gòu)、少量模擬測(cè)試結(jié)構(gòu)的系列，被設(shè)計(jì)成用于測(cè)試以數(shù)字電路為主的混合信號(hào)器件，它能有效地進(jìn)行DC參數(shù)測(cè)試和功能測(cè)試，但是僅支持少量的模擬測(cè)試；大部分模擬電路測(cè)試結(jié)構(gòu)、少量數(shù)字測(cè)試結(jié)構(gòu)的系列，相反，能夠精確地測(cè)試模擬參數(shù)而在功能測(cè)試上稍遜風(fēng)騷。5.4 數(shù)字電路器件類僅含有數(shù)字邏輯的電路器件可使用數(shù)字電路測(cè)試系統(tǒng)來(lái)完成測(cè)試，這些測(cè)試系統(tǒng)

17、之間在價(jià)格、性能、尺寸、可選項(xiàng)上有著明顯的不同。低端的測(cè)試機(jī)被用來(lái)測(cè)試低價(jià)格或者低性能的低端產(chǎn)品，通常是些管腳少、復(fù)雜度低的器件；一般運(yùn)行于低于 20MHz的時(shí)鐘頻率，且只能存儲(chǔ)少量的測(cè)試向量；用于小規(guī)模（ SSI）或 中規(guī)模（MSI）集成電路的測(cè)試。高端的測(cè)試機(jī)則是速度非?？欤〞r(shí)鐘頻率高）、測(cè)試通道非常多的測(cè)試系統(tǒng)；時(shí)鐘頻率通常會(huì)達(dá)到400MHz， 并能提供1024個(gè)測(cè)試通道；擁有高精度的時(shí)鐘源和百萬(wàn)bit 位的向量存儲(chǔ)器。它們被用于驗(yàn)證新的超大規(guī)模（VLSI）集成電路，但是昂貴的成本阻礙了他們用于生產(chǎn)測(cè)試。而半導(dǎo)體測(cè)試工業(yè)普遍使用的是中高端的測(cè)試設(shè)備，它們擁有較好的性價(jià)比，在對(duì)測(cè)試成本非常

18、敏感的半導(dǎo)體測(cè)試行業(yè)，這無(wú)疑是非常重要的。這類測(cè)試設(shè)備多運(yùn)行在50-100MHZ,提供256個(gè)測(cè)試通道，通常帶有一些可選的配置。為了控制測(cè)試成本，謹(jǐn)慎地選擇能滿足器件測(cè)試需求的測(cè)試設(shè)備是非常重要的，選擇功能相對(duì)于我們器件的測(cè)試要求過(guò)于強(qiáng)大的測(cè)試系統(tǒng)會(huì)使得我們的測(cè)試成本居高不下，而相反的選擇會(huì)造成測(cè)試覆蓋率不夠；找到設(shè)備功能和成本之間的平衡是測(cè)試成本控制本質(zhì)的要求。第一章 . 認(rèn)識(shí)半導(dǎo)體和測(cè)試設(shè)備（6）六測(cè)試負(fù)載板（LoadBoard）測(cè)試負(fù)載板是一種連接測(cè)試設(shè)備的測(cè)試頭和被測(cè)器件物理和電路接口，被固定在針測(cè)臺(tái)（Probe）、機(jī)械手（Handler）或者其他測(cè)試硬件上，其上的布線連接測(cè)試機(jī)臺(tái)內(nèi)部信 號(hào)測(cè)試卡的探針和被測(cè)器件的管腳。在CP測(cè)試中，負(fù)載板連接 ProbeCard；在手工測(cè)試中，我們將 Socket固定在負(fù) 載板上；而在FT的生產(chǎn)測(cè)試中，我們將其連接到Handler.因?yàn)闇y(cè)試機(jī)在物理和電氣上需要與多種類型的設(shè)備連接、鎖定，因而Loadboar