工藝技術(shù)電介質(zhì)刻蝕面臨材料和工藝的選擇

1、電介質(zhì)刻蝕面臨材料和工藝的選擇半導(dǎo)體加工中，在晶片表面形成光刻膠圖形，然后通過(guò)刻蝕在襯底或者襯底上面的薄膜層中選擇性地除去相關(guān)材料就可以將電路圖形轉(zhuǎn)移到光刻膠下面的材料層上。這一工藝過(guò)程要求非常精確。但是，各 種因素例如不斷縮小的線寬、材料毒性以及不斷變大的晶片尺寸等都 會(huì)使實(shí)際過(guò)程困難得多。Applied Materials公司電介質(zhì)刻蝕部總經(jīng)理 Brian Shieh說(shuō)：前段（FEOL）和后段（BEOL）電介質(zhì)刻蝕的要求各不相同，因此要求反應(yīng)器基本功能具有很大的彈性，對(duì)于不同的要求都能夠表現(xiàn)出很好的性能?！盌ow Chemical 公司新技術(shù)部總監(jiān) Michael Mills 說(shuō)：“從目前

2、和近期的發(fā)展來(lái)看，電介質(zhì)刻蝕設(shè)備還不會(huì)出現(xiàn)很大問(wèn)題。 ” “目前的研究重點(diǎn)是雙嵌入式工藝、低 k 材料和高縱寬比接觸孔 的刻蝕。 "Hitachi High Technologies America 公司高級(jí)工藝經(jīng)理 Jason Ghormley 說(shuō)：“氧化硅刻蝕要求能夠精確控制各向異性刻蝕過(guò)程，盡 量減少側(cè)壁鈍化層，同時(shí)保證整體結(jié)構(gòu)比較完美。這是氧化硅刻蝕的 一個(gè)普遍問(wèn)題， 因?yàn)槠涔に嚳刂婆c化學(xué)反應(yīng)相關(guān)。 對(duì)于氧化硅刻蝕來(lái) 說(shuō)，在反應(yīng)器中使用含硅材料是非常有用的， 因?yàn)樗芸刂品雍?含碳自由基的比例， 有助于在垂直方向的刻蝕反應(yīng)和控制側(cè)壁鈍化層 之間取得平衡。 ”后段和前段面臨

3、的問(wèn)題Shieh 認(rèn)為雙嵌入式工藝是很復(fù)雜的應(yīng)用，因?yàn)樗婕暗礁鞣N各 樣的材料以及相應(yīng)的整合問(wèn)題， 例如光刻膠或 BARC 對(duì)微通孔 （via） 的部分或全部填充、 多層掩膜版的使用、 硬掩膜層或金屬掩膜層的使 用等。他說(shuō)： “我們需要的是一整套解決方案，不管用戶的要求是什 么，它都能很好地達(dá)到要求。 方法之一是使刻蝕具有很寬的工藝窗口， 能夠提供經(jīng)過(guò)優(yōu)化的最佳工藝條件和很好的工藝控制能力， 滿足下一 代材料和技術(shù)的要求。這些新功能可以同時(shí)解決前段（ FEOL ）和后 段（ BEOL ）面臨的各種問(wèn)題。當(dāng)然，對(duì)于 FEOL 和 BEOL 來(lái)說(shuō)，也 許還需要做一些很小的調(diào)整，但是其基本功能應(yīng)該是

4、一樣的。 ”前段（FEOL ）的主要問(wèn)題是刻蝕結(jié)構(gòu)變得越來(lái)越小，縱寬比變 得越來(lái)越大，因此重點(diǎn)是如何確保正確的選擇比以及如何控制刻蝕后 的結(jié)構(gòu)和頂部 /底部 CD， “從硬件角度來(lái)看，為了縮短等離子體存活 時(shí)間，必須提高氣體流量和降低氣體壓力。此外，控制離子密度和能 量分布也是非常重要的?！?Shie說(shuō)，從工藝角度來(lái)看，必須合理控制刻蝕粒子混合物中各組分的比例， 使等離子體化學(xué)反應(yīng)過(guò)程得到優(yōu) 化。”還有一個(gè)比較普遍而且重要的問(wèn)題是如何減小刻蝕工藝對(duì)低 k 材料的破壞?，F(xiàn)在，半導(dǎo)體正在向低 k 工藝發(fā)展。為此，人們?cè)O(shè)計(jì)了 各種BEOL整合方案，希望能夠盡可能減小有效電容。Shieh說(shuō)：眾 所周知

5、，在電介質(zhì)刻蝕過(guò)程中，低k材料會(huì)受到各種物理或電化學(xué)的 傷害。 Applied Materials 等公司為此進(jìn)行了深入研究，發(fā)現(xiàn)通過(guò)刻蝕 設(shè)備各種軟硬件特征結(jié)構(gòu)和功能的設(shè)計(jì)與開(kāi)發(fā)， 可以盡可能提高刻蝕 工藝窗口，在超低壓 /低能環(huán)境中有效地完成光刻膠的原位去除，最 大程度地保持低 k 材料的介電常數(shù)。 潔凈工作模式則可以消除氟記憶 效應(yīng)。 這些新功能可以進(jìn)一步保證 k 值不變， 并且在同一反應(yīng)器中完 成多步工藝，縮短工藝周期。 ”選擇比問(wèn)題Mills 非常清楚選擇比問(wèn)題給電介質(zhì)刻蝕帶來(lái)的困擾。他說(shuō)： “人 們普遍認(rèn)為實(shí)際生產(chǎn)過(guò)程必須能夠達(dá)到 20:1以上的選擇比。 ”也就是 說(shuō)，欲刻蝕材料的

6、刻蝕速度必須比圖形定義層材料的刻蝕速度快 20 倍以上。 “以前，通常用光刻膠作為圖形定義和阻止刻蝕的材料。當(dāng) 欲刻蝕材料為氧化硅或FSG時(shí)，只需使氧化物的刻蝕速度比光刻膠 快 20 倍以上就可以了。這一要求并不太高，因?yàn)楣饪棠z是有機(jī)物， 而氧化硅或FSG是無(wú)機(jī)物，性質(zhì)完全不一樣。但是對(duì)于 SiLK （低k 電介質(zhì)）來(lái)說(shuō)，我們就必須先問(wèn)問(wèn)自己該如何進(jìn)行刻蝕。因此 SiLK 和光刻膠一樣，都是有機(jī)物。目前所采用的方法是在光刻膠和 SiLK 之間增加一層無(wú)機(jī)薄膜層， SiLK 刻蝕之前先通過(guò)刻蝕反應(yīng)將光刻膠 圖形轉(zhuǎn)移到無(wú)機(jī)薄膜層上，然后對(duì) SiLK 進(jìn)行刻蝕。經(jīng)過(guò)圖形轉(zhuǎn)移的 無(wú)機(jī)薄膜層在 SiLK

7、 刻蝕過(guò)程中起到與光刻膠類似的作用。 SiLK 和氧 化硅的刻蝕選擇比可以高達(dá) 40:1。 ”問(wèn)題在于有些材料既不是有機(jī)物也不是無(wú)機(jī)物， 而是介于兩者之 間。 “現(xiàn)在，你需要一些與有機(jī) /無(wú)機(jī)混合物或類 OSG 材料相比，刻 蝕速度更慢的物質(zhì)?！?Mills說(shuō)。解決辦法有三種。第一種方法是在 刻蝕時(shí)采用多層堆疊硬掩膜技術(shù)， 硬掩膜可以是有機(jī)、 無(wú)機(jī)甚至是金 屬層。 因?yàn)榻饘俨牧系幕瘜W(xué)性質(zhì)與無(wú)機(jī)材料和有機(jī)材料完全不同， 所 以可能找到合適的化學(xué)反應(yīng)滿足選擇比的要求。 材料主要有三種： 有 機(jī)、無(wú)機(jī)或金屬。最好不要采用復(fù)合材料或混合物作為掩膜層。 ”“第二種方法是在頂部增加一層、兩層甚至是三層硬掩

8、膜層?？?蝕不同縱寬比結(jié)構(gòu)（例如溝道、 via 等）時(shí)，由于各層材料堆疊在一 起，因此總有與欲刻蝕材料化學(xué)性質(zhì)完全不同的一層材料暴露在外 面?！?UMC， IBM 和一些其它公司采用增加薄金屬層例如鈦或鈦化物 的方法，否則某些刻蝕工藝將缺乏必要的選擇比。第三種方法是NEC為130nm和90nm技術(shù)提出的單嵌入式工藝, 他們采用先刻蝕 via 然后再刻蝕溝道的方法。該技術(shù)可以達(dá)到線寬分 布均勻性的要求。但是，從成本角度來(lái)看，這只是一個(gè)折中方案。當(dāng)電介質(zhì)由有機(jī)和無(wú)機(jī)材料組成（例如 OSG 材料）時(shí)，情況變 得更加復(fù)雜。 盡管碳含量的增加會(huì)降低介電常數(shù)， 但是同時(shí)也會(huì)對(duì)電 介質(zhì)/光刻膠之間的刻蝕選擇

9、比造成嚴(yán)重的影響。令人感興趣的是， 另外一種降低 k 值的辦法（增加孔洞或空氣）卻能改善刻蝕選擇比。 刻蝕多孔氧化硅時(shí)，可以采用光刻膠進(jìn)行圖形定義并作為刻蝕掩膜 層。氧化硅 /光刻膠的刻蝕速度比為 20:1，而多孔氧化硅可以使刻蝕 速度加快 23 倍，因此多孔氧化硅和光刻膠的選擇比可以高達(dá) 40:1 或 60:1。也就是說(shuō)， 只需提高無(wú)機(jī)或有機(jī)材料的多孔程度就可以顯著 提高其相對(duì)于掩膜層的刻蝕速度。當(dāng)然，只有當(dāng)材料組成發(fā)生變化、 性質(zhì)與光刻膠或掩膜層材料接近時(shí)才會(huì)出現(xiàn)以上問(wèn)題。另外一個(gè)嚴(yán)重的問(wèn)題是刻蝕對(duì)材料的損傷， 有時(shí)這種損傷在 SEM 下甚至根本就看不見(jiàn)。 “對(duì)于密度較高的氧化硅、 FSG

10、 來(lái)說(shuō)，刻蝕只 是去除了表面上的材料，不會(huì)對(duì)內(nèi)部結(jié)構(gòu)造成損傷?！?Mills說(shuō)。但是，當(dāng)你對(duì)具有不同化學(xué)性質(zhì)的結(jié)構(gòu)或材料進(jìn)行刻蝕時(shí)， 很難找到合 適的化學(xué)反應(yīng)使所有層的刻蝕速度都保持一致。 對(duì)于同時(shí)具有有機(jī)和 無(wú)機(jī)功能或組成的混合材料來(lái)說(shuō)， 最好能夠找到合適的刻蝕氣體， 使刻蝕過(guò)程中對(duì)Si-鍵和C-鍵的攻擊速度與它們?cè)贗LD材料中的濃度成 比例。不幸的是，實(shí)際上很難使這兩種反應(yīng)按照相同的速度進(jìn)行。更 嚴(yán)重的問(wèn)題是在進(jìn)行下一步濕法清洗或阻障層（barrier）沉積工藝之 前，你不知道會(huì)造成多么嚴(yán)重的損傷。因此，當(dāng)發(fā)現(xiàn)清洗或 barrier 沉積問(wèn)題時(shí)，有時(shí)其原因要追溯到好幾步之前的刻蝕工藝。 ”

11、 有時(shí)，你甚至?xí)l(fā)現(xiàn) OSG 刻蝕結(jié)構(gòu)非常完美，但是清洗后 CD 變化50%的情況。對(duì)于barrier沉積工藝來(lái)說(shuō)，刻蝕工藝形成的側(cè)壁 表面結(jié)構(gòu)可以帶來(lái)兩種截然不同的效果： 也許很幸運(yùn)， 也許是一場(chǎng)惡 夢(mèng)。如果其表面結(jié)構(gòu)平整連續(xù)， 而且沒(méi)有斷痕或倒置的側(cè)壁斜面結(jié)構(gòu)， barrier沉積的工藝窗口就很大。對(duì)于氧化硅或FSG雙嵌入式結(jié)構(gòu)來(lái)說(shuō)，這是非常正常的情況，因?yàn)榭涛g選擇比很高。 “我們正在研究如 何避免側(cè)壁表面結(jié)構(gòu)上所謂 “ veil in g、“ bat win gs和微觀溝道等缺陷。 barrier沉積和ECD工程師非常害怕這些問(wèn)題?！?Mills說(shuō)，低密度結(jié) 構(gòu)的側(cè)壁表面具有1nm、2n

12、m和4nm等差異（不均勻性），這也會(huì) 對(duì) barrier 工藝造成挑戰(zhàn)。 ”“沒(méi)有人能同時(shí)解決所有問(wèn)題。我們必須根據(jù)相應(yīng)材料進(jìn)行特別的選擇和處理?！?Tega公司市場(chǎng)部總監(jiān)John Almerico說(shuō)，我們?cè)阼F 電材料的刻蝕方面具有豐富的經(jīng)驗(yàn)，因此在高k領(lǐng)域我們具有一定的技術(shù)優(yōu)勢(shì)。鈍化層（passivation）刻蝕是我們的另一專長(zhǎng)， 對(duì)這些非關(guān)鍵層電介質(zhì)我們可以采用非常成熟 的技術(shù)進(jìn)行刻蝕，因此具有明顯的成本優(yōu)勢(shì)。此外，我們非常關(guān)注將 電介質(zhì)材料用作硬掩膜層的發(fā)展趨勢(shì)，這是一個(gè)很新的領(lǐng)域。 ” 刻蝕工藝的變化與轉(zhuǎn)折隨著半導(dǎo)體向 193nm 光刻的發(fā)展，電介質(zhì)刻蝕也面臨著新的轉(zhuǎn) 折。Lam R

13、esearch公司電介質(zhì)刻蝕產(chǎn)品部副總裁 Jeff Mark介紹說(shuō)， 這一轉(zhuǎn)折發(fā)生在邏輯器件和存儲(chǔ)器的 90nm 開(kāi)發(fā)和 130nm 大批量生產(chǎn) 階段，并促進(jìn)了存儲(chǔ)器生產(chǎn)向 110nm 技術(shù)的邁進(jìn)。前段（FEOL）的挑戰(zhàn)主要在于刻蝕縱寬比的增大，特別是DRAM 電容器結(jié)構(gòu)。 當(dāng)半導(dǎo)體技術(shù)從 110nm 轉(zhuǎn)移到 90nm 時(shí)，很難刻蝕出那 么深（2.5um）的結(jié)構(gòu)，同時(shí)還保持光刻膠的完整性和選擇比，并獲 得預(yù)期的刻蝕結(jié)構(gòu)和性能。 人們正在尋求各種替代技術(shù)例如犧牲掩膜 層技術(shù)（包括多晶硅或多層抗刻蝕掩膜層）以突破這些限制。后段的 主要挑戰(zhàn)則在于各種低 k 材料的應(yīng)用。半導(dǎo)體正在向碳摻雜氧化硅、 O

14、SG等材料發(fā)展，其中有些使用了有機(jī)低 k材料。193nm光刻膠的工藝窗口和使用條件明顯比 248nm光刻膠更加 苛刻。 193nm 光刻膠必須很薄。 “我們?nèi)绾尾拍茏龅礁哌x擇比，刻蝕 出又深又小的特征結(jié)構(gòu)，同時(shí)保證孔洞或線條邊緣表面的平整性 呢？ ” Mars問(wèn)道。你必須確保線條或孔洞邊緣沒(méi)有皺紋等缺陷。但是你所使用的光刻膠比以前的更加容易受到損傷， 對(duì)離子轟擊也更加 敏感。 ”Lam 對(duì)雙頻率等離子體進(jìn)行了優(yōu)化， 從而可以調(diào)整離子能量和盡 量減小對(duì)光刻膠的損傷。 “我們還對(duì)反應(yīng)器內(nèi)的氣體反應(yīng)和操作方法 進(jìn)行了深入研究，改善了光刻膠的選擇性?！?MarkS說(shuō)。盡量避免多 層光刻膠或多晶硅硬掩膜

15、的使用可以大大節(jié)省成本。 我們可以利用很 薄的193 nm光刻膠刻蝕出很深的結(jié)構(gòu)，在有些情況下甚至可以取消 多層硬掩膜的使用?！钡湫偷亩鄬庸饪棠z（MLR ）結(jié)構(gòu)由很薄一層 193nm光刻膠、OSG或其它電介層以及一層厚光刻膠組成。最上層 的193 nm光刻膠用于定義圖形，然后將圖形轉(zhuǎn)移到下面的氧化硅和 厚光刻膠層作為最終刻蝕用的掩膜層。在后段，為了縮短工藝周期和降低成本，原位（in situ）處理的 概念正被越來(lái)越多的人所接受。 “人們希望能夠在同一反應(yīng)器中對(duì)多 層薄膜進(jìn)行處理， 并且避免記憶效應(yīng)影響下一層材料的刻蝕。 ” Marks 說(shuō)。 “有些 65nm 或 45nm 刻蝕方案非常繁瑣，需

16、要在 10 個(gè)不同的反 應(yīng)器中進(jìn)行 1 0層不同的刻蝕步驟，這不太現(xiàn)實(shí)。我們發(fā)現(xiàn)限制等離 子體的空間分布可以盡量減小記憶效應(yīng)， 雙頻結(jié)構(gòu)則可以對(duì)聚合物進(jìn) 行有效的處理，從而實(shí)現(xiàn)某些薄膜層的原位處理。 ”刻蝕過(guò)程中，會(huì)在低 k 材料表面形成一層保護(hù)性阻隔層。 “我們需要保留這層阻隔層，但是同時(shí)又要盡量降低反應(yīng)器內(nèi)的氟含 量?！?MarkS說(shuō)。有好幾種原位處理方法可供選擇：你可以先對(duì)晶片 進(jìn)行刻蝕，然后清理反應(yīng)器中殘留的聚合物， 最后進(jìn)行光刻膠的去除。 但是，由于晶片仍然在反應(yīng)器中未取出來(lái)， 因此清理反應(yīng)器中殘留聚 合物的同時(shí)也會(huì)去除晶片上的保護(hù)性阻隔層。 另外一種方法是盡可能 減少反應(yīng)器內(nèi)部的聚

17、合物沉積量。 當(dāng)你用氧等離子體或氫等離子體進(jìn) 行光刻膠去除的同時(shí)也就完成了反應(yīng)器中殘留聚合物的清理， 使保護(hù) 性阻隔層可以保持較長(zhǎng)時(shí)間，盡可能減小對(duì)刻蝕材料的損傷程度。 ” 保持生產(chǎn)過(guò)程中的 CD 控制也開(kāi)始成為問(wèn)題。過(guò)去， CD 控制曾 經(jīng)是柵極刻蝕的一個(gè)難題，現(xiàn)在電介質(zhì)刻蝕也開(kāi)始出現(xiàn)同樣的問(wèn)題。 “我們必須仔細(xì)監(jiān)控后段雙嵌入式結(jié)構(gòu)的 CD 控制和前段柵極的 CD 控制。許多器件制造商仍然使用電介質(zhì)刻蝕設(shè)備進(jìn)行柵極硬掩膜層的 刻蝕，此時(shí) CD 控制應(yīng)該更加嚴(yán)格。 只要看一下接觸孔的密度有多高， 你就知道 CD 控制應(yīng)該有多嚴(yán)格，否則一定會(huì)出現(xiàn)問(wèn)題。到90nm和65nm工藝時(shí)，CD變動(dòng)范圍要求

18、必須控制在幾個(gè)納 米之內(nèi)。 “晶片內(nèi)部、晶片之間和不同反應(yīng)器之間的 CD 重復(fù)性必須 小于5nm。” MarkS說(shuō)。保持CD的高度可重現(xiàn)性是非常必要的。為 了做到這一點(diǎn)， 唯一的辦法是我們可以靈活控制工藝條件， 實(shí)現(xiàn)對(duì)晶 片范圍內(nèi) CD 的實(shí)時(shí)調(diào)整。有時(shí)，光刻結(jié)果并不是很好，這就要求我們能夠在刻蝕工藝過(guò)程中對(duì) CD 變動(dòng)進(jìn)行相應(yīng)的補(bǔ)償Tokyo Electron Ltd.公司BEOL產(chǎn)品市場(chǎng)部經(jīng)理 Eric Lee說(shuō)： 刻 蝕是最后一步工藝。 當(dāng)光刻結(jié)果不符合規(guī)格時(shí)， 下面的刻蝕工藝必須 能夠提供解決方案， 使最終的刻蝕結(jié)果能夠達(dá)到設(shè)計(jì)的預(yù)想結(jié)果。 要 做到這一點(diǎn)必須要有扎實(shí)深入的 R&D ，特別是采用浸入式光刻系統(tǒng) 時(shí)?！?Leei認(rèn)為高密度等離子體對(duì)后段刻蝕相當(dāng)有害。目前，幾乎所 有制造商采用的都是中密度等離子體刻蝕設(shè)備。他說(shuō)： “幾乎每個(gè)人 都在嘗試采用至少兩個(gè)