高速電路印刷電路板的可靠性設(shè)計

1、高速電路印刷電路板的可靠性設(shè)計 隨著技術(shù)和計算機控制技術(shù)的進展，電力裝置的功能日益完美，系統(tǒng)設(shè)計越來越復(fù)雜，這就要求其控制器具有優(yōu)良的控制性能和高速的工作頻率，于是電力電子工程師越來越多的瀕臨高速的設(shè)計。而在高速電路系統(tǒng)中，過高的系統(tǒng)工作頻率將產(chǎn)生傳輸線效應(yīng)和信號完整性問題，使得基于傳統(tǒng)辦法設(shè)計的印刷電路板()達不到系統(tǒng)牢靠性要求。此外，電力電子裝置采納的多是功率器件，不僅容量大而且工作頻率高，使得控制器的工作環(huán)境異樣惡劣、干擾問題日益突出。在惡劣的電磁環(huán)境中，很難保證高速電路不產(chǎn)生電磁輻射或不受外界的電磁干擾。因此，控制器pcb的設(shè)計是否合理挺直關(guān)系到囫圇系統(tǒng)的牢靠性和穩(wěn)定性。本文針對采納高

2、速-tms320f2812的電力電子控制器系統(tǒng)，論述了高速電路pcb板的牢靠性設(shè)計辦法。2 高速電路與電磁兼容通常認為，數(shù)字規(guī)律電路的頻率達到或超過45mhz50mhz，而且工作在這個頻率之上的電路已經(jīng)占到了囫圇電子系統(tǒng)一定的重量， 就稱為高速電路。然而，事實上是信號迅速變幻的邊沿引發(fā)了信號傳輸?shù)姆穷A(yù)期效果，通常商定假如線傳揚延時大于數(shù)字信號驅(qū)動端升高時光的一半，則認為此類信號是高速信號，并產(chǎn)生傳輸線效應(yīng)。因此，當脈沖信號邊沿足夠陡時，即使是10khz的頻率也足以產(chǎn)生傳輸線效應(yīng)，同樣屬于高速信號。電磁兼容性是指電氣和電子系統(tǒng)、設(shè)備和裝置，在設(shè)定的電磁環(huán)境中， 在規(guī)定的平安界限內(nèi)以設(shè)計的等級或性

3、能運行，而不會因為電磁干擾引起損壞或不行接受的性能惡化的能力。假如在一個電路系統(tǒng)中各電路模塊之間能和睦、正常的工作而不致互相發(fā)生電磁干擾造成性能轉(zhuǎn)變或無法工作， 稱這個電路系統(tǒng)是互相兼容的。為使系統(tǒng)達到電磁兼容，要求每個電路模塊盡量不產(chǎn)生電磁輻射，同叫又具有一定的抗電磁干擾的能力，以使系統(tǒng)達到相對的徹低兼容。3 高速電路電磁兼容性設(shè)計3.1 高速pcb的疊層設(shè)計高速印刷電路板沒計中，關(guān)鍵是要舉行pcb疊層設(shè)計以對電路板信號線舉行阻抗控制。在疊層設(shè)計中需要考慮的最基本內(nèi)容包括電源層、地層和高速信號層的分布。電路板的層數(shù)越多，高速信號層、地層、電源層的羅列組合的種類也就越多。在選用時需要掌握電源層

4、和地層之間具有良好耦合的原則，以盡可能的降低二者之間的阻抗并增大電源層和地層的諧振頻率。在電力電子控制器dsp系統(tǒng)的pcb設(shè)計中采納的是四層的疊層設(shè)計，下面就以四層為例舉行解釋。對于一塊2mm厚50線路阻抗控制的四層板，其常用的兩種疊層設(shè)計方式31所示(兩方式距離離參數(shù)相同)。為保證電源和地之間具有良好的耦合，假如大部分的高速信號在top 層走線，應(yīng)選用方式一；假如大部分的高速信號在bottom層走線，應(yīng)選用方式二。3.2 pcb走線的拓撲結(jié)構(gòu)設(shè)計解決傳輸線效應(yīng)的辦法之一是正確挑選布線路徑和終端拓撲結(jié)構(gòu)。最基本的拓撲結(jié)構(gòu)有兩種：菊花鏈式結(jié)構(gòu)和星形結(jié)構(gòu)。在實際的設(shè)計的過程中，很難做到徹低的這兩種

5、結(jié)構(gòu)，結(jié)構(gòu)上對稱是拓撲設(shè)計的須要條件。對于菊花鏈布線， 在控制走線的高次諧波干擾方面效果最好， 但是這種走線方式布通率最低，并且不同信號接收端對信號的接收是不同步的。對于星形布線可以有效避開時鐘信號的不同步問題。3.3 高速信號布線技巧(1)控制關(guān)鍵信號線的走線長度在設(shè)計有高速跳變邊沿的信號線時，為避開pcb 板上的傳輸線效應(yīng)，高速信號線的長度應(yīng)盡可能的短。對于采納coms或ttl電路設(shè)計的系統(tǒng)，工作頻率小于10mhz時，布線長度應(yīng)小于700mil，上作頻率在50mhz時，布線長度應(yīng)小于150mil；工作頻率超過75mhz時，布線長度應(yīng)在100mil以內(nèi)。超過這個標準就會存在傳輸線效應(yīng)。(2)

6、挑選合理的導線寬度pcb 導線的最小寬度主要由導線與絕緣基板間的粘附強度和流過它們的值打算。當銅箔厚度為2mil、寬度為4060mil時， 通過2a的電流溫度低于3 因此導線寬度為60mil可滿足要求。對于數(shù)字電路，通常選812mil導線寬度。固然，只要允許還是盡可能用寬線。因為采納了電源層和地層，所以不存存電源線和地線的寬度問題。整板范圍普通可以取10mil左右。導線的最小間距主要由最壞狀況下的線間絕緣和擊穿打算。對于數(shù)字電路，在工藝允許的狀況下，可使間距小至58mil。印制導線拐彎處普通取圓弧形， 而直角或夾角在高頻電路中會影響電氣性能 此外，用大面積銅箔時，選用柵格外形。(3)交錯干擾及

7、傳輸線間串擾的抑制高速信號線近距離平行走線時，會引入“交錯干擾” 在同一層內(nèi)， 若無法避開平行走線，可在平行信號線的鄰層放置大面積的“地” 來削減干擾。設(shè)計中選用疊層設(shè)計方式一，在走線層的鄰層恰是地層。在相鄰層間，走線必需遵循橫平豎垂的走線原則，否則會造成線間的串擾，增強emi輻射。對于采納31所示的疊層設(shè)計的四層電路板，高速信號走線層之間有一個地層隔開并不挺直相鄰，且高速信號層的間距較大，所以設(shè)計時基本上沒有考慮層間干擾，但通常還是會遵循橫平豎垂的原則，該原則不僅可以抑制干擾， 而且可以大大提高手動布線的布通率。3.4 時鐘源的設(shè)計為減小高頻時鐘信號的干擾，盡可能選用滿足系統(tǒng)要求的最低頻率時

8、鐘。新型dsp tms320f2812提供內(nèi)部鎖相環(huán)倍頻技術(shù)，最高可以實現(xiàn)5倍的倍頻頻率。內(nèi)部時鐘最高可達150mhz， 因此，外部最低可以采納30mhz的時鐘源。在布局時，時鐘源盡可能逼近dsp器件，以縮短傳輸線長度走線盡量短，以削減噪聲干擾及分布的影響。當實際難以實現(xiàn)時，可用地線將時鐘信號線舉行“包地”處理。在設(shè)計中，選用30mhz有源晶振，其外殼接地，并采納sn74lvc14g舉行電平轉(zhuǎn)換。同時對于時鐘源還采納了鐵氧體磁環(huán)和構(gòu)成的舉行電源濾波，以及rc濾波電路對輸出時鐘信號舉行濾波。其設(shè)計電路3-2所示。4 電源牢靠性設(shè)計在電路設(shè)計中，通常關(guān)懷的是信號的完整性問題，而把電源和地當成抱負的

9、狀況來處理。這樣做雖然能使問題簡化，但在高速電路中， 電源系統(tǒng)也是影響信號畸變的主要緣由之一。因此，在高速電路的pcb設(shè)計中需要考慮電源系統(tǒng)的牢靠性問題。設(shè)計電源布線過程中通常存在兩個問題：高頻電磁場引入的電源噪聲和線路阻抗帶來的壓降。為解決該問題可以采納兩種計劃：一是采納電源技術(shù)；一是采納單獨的電源層舉行供電。在控制器系統(tǒng)pcb的設(shè)計中，選用了第一種計劃。4.1 跨分割問題因為電力電子控制器控制的都是功率器件，而本身又需要提高工作速度降低功耗， 因此一塊pcb 中就會存在多種電源和地，如24v,+15v,-15v,5v,3.3v,1.8v,gnd(模擬地),dgnd(數(shù)字地)。為了不增強電路

10、板的疊層以大幅降低制作成本， 同時保證電路板的牢靠性， 就需要根據(jù)電路板的特點舉行內(nèi)電層分割。這又會導致電源和地平面的不完整，帶來了跨分割問題?？绶指顔栴}主要由于內(nèi)電的分隔以及密集過孔在內(nèi)電層形成狹長隔離帶而產(chǎn)生，其主要危害有：導致走線阻抗不延續(xù)引起信號的反射；增強電流環(huán)路面積，加大環(huán)路使波形產(chǎn)生振蕩；增強電磁輻射；增強發(fā)生磁場耦合的可能等等。為避開跨分割問題的產(chǎn)生，在設(shè)計時需要注重以下幾個方面：舉行內(nèi)電層分割時要注重會對哪些信號產(chǎn)生影響， 并舉行適當?shù)恼{(diào)節(jié)。過孔設(shè)計不要過于密集， 以免造成電源和地平面的隔離帶。接插件定義時充分考慮對內(nèi)電層的影響，避開造成隔離。走線要避開穿越隔離帶。4.2 考慮電源和地的去耦pcb 設(shè)計的常規(guī)做法之一是在印制板的電源和地等各個關(guān)鍵部位配置適當?shù)娜ヱ铍娙?。去耦電容的配置常遵循如下原則：電源輸入端跨接10100uf的電解電容器。如有可能，接100uf 以上的更好。原則上每個芯片都應(yīng)布置一個001uf的瓷片電容，也可每410個芯片布置一個110uf 的鉭電容。對于存儲器件， 在芯片的電源線和地線之間挺直接入去耦電容。電容引線不能太長，引線越短去耦效果