第6章 時序邏輯電路5

1、1第六章第六章 時序邏輯電路時序邏輯電路Chapter 6 Sequential Logic Circuit第一節(jié)第一節(jié) 概述概述 第二節(jié)第二節(jié) 時序邏輯電路的三種基本描述方法時序邏輯電路的三種基本描述方法第三節(jié)第三節(jié) 同步時序邏輯電路分析同步時序邏輯電路分析第四節(jié)第四節(jié) 異步時序邏輯電路分析異步時序邏輯電路分析第五節(jié)第五節(jié) 時序邏輯電路的設(shè)計方法及設(shè)計實例時序邏輯電路的設(shè)計方法及設(shè)計實例第六節(jié)第六節(jié) 幾種常見的時序邏輯電路幾種常見的時序邏輯電路第七節(jié)第七節(jié) 時序邏輯電路的競爭冒險現(xiàn)象時序邏輯電路的競爭冒險現(xiàn)象2上次課內(nèi)容回顧上次課內(nèi)容回顧u用集成計數(shù)器構(gòu)成用集成計數(shù)器構(gòu)成M進制計數(shù)器的方法進

2、制計數(shù)器的方法反饋復(fù)位法、反饋置數(shù)法反饋復(fù)位法、反饋置數(shù)法; 同步、異步的差別同步、異步的差別1. 同步同步 清零清零(或置數(shù)或置數(shù))端計數(shù)終值為端計數(shù)終值為 SN1 異步異步 清零清零(或置數(shù)或置數(shù))端計數(shù)終值為端計數(shù)終值為 SN2. 用集成用集成 二進制二進制 計數(shù)器擴展容量后，計數(shù)器擴展容量后， 終值終值 SN (或或 SN1 )是是二進制代碼二進制代碼；3. 用集成用集成十進制十進制計數(shù)器擴展容量后，計數(shù)器擴展容量后，終值終值 SN (或或SN1 )的代碼由個位、十位、的代碼由個位、十位、百位的百位的十進制數(shù)十進制數(shù)對應(yīng)的對應(yīng)的 BCD 代碼代碼構(gòu)成。構(gòu)成。進位輸出必須用穩(wěn)態(tài)譯碼，要有

3、至少一個CP周期的寬度3功能表：功能表：1 10 0 0 00 0 0 0R RD D 端端 L LD D 端功能的區(qū)別：端功能的區(qū)別：0 0CPCPR RD DL LD DEP ETEP ET工作狀態(tài)工作狀態(tài)0 0X XX XX XX X置零置零0 01 1X XX X預(yù)置數(shù)預(yù)置數(shù)X X1 11 10 10 1保持保持X X1 11 1X 0X 0 保持（但保持（但C=0C=0）1 11 11 11 1計數(shù)計數(shù)Q Q3 3 Q Q2 2 Q Q1 1 Q Q0 0C CCPCPEPEPETET74LS16174LS161R RD DLDLD D D3 3 D D2 2 D D1 1 D D0

4、 0X X X XX X X X0 01 1Q Q3 3 Q Q2 2 Q Q1 1 Q Q0 0C CCPCPEPEPETET74LS16174LS161R RD DLDLD D D3 3 D D2 2 D D1 1 D D0 0X X X XX X X XX X X XX X X X0 00 0 1 10 0 1 10 0 1 10 0 1 174LS16146.6.4 寄存器和移位寄存器寄存器和移位寄存器(Register and Shift-register)一、寄存器一、寄存器 功能：功能：存儲二進制代碼存儲二進制代碼。 組成：由具有存儲功能的觸發(fā)器構(gòu)成。組成：由具有存儲功能的觸發(fā)器

5、構(gòu)成。另外，寄存器還應(yīng)有執(zhí)行數(shù)據(jù)接收和清除另外，寄存器還應(yīng)有執(zhí)行數(shù)據(jù)接收和清除命令的控制電路，一般由門電路構(gòu)成。命令的控制電路，一般由門電路構(gòu)成。 按接收數(shù)碼的方式不同，寄存器有按接收數(shù)碼的方式不同，寄存器有雙拍雙拍工作方式工作方式和和單拍工作方式單拍工作方式兩種。兩種。5若輸入：若輸入：1 0 0 11 0 0 10 0 0 00 0 0 0 存入：存入： 1 0 0 1 1 0 0 1 存數(shù)存數(shù)指令指令CPQ Q0 0Q Q1 1Q Q2 2Q Q3 3D D0 0D D1 1D D2 2D D3 31D1DR R1D1DR R1D1DR R1D1DR RR RD D工作原理工作原理6寄存

6、器雙拍工作方式示意圖寄存器雙拍工作方式示意圖雙拍工作方式的雙拍工作方式的優(yōu)點優(yōu)點：電路簡單；：電路簡單；缺點缺點：每次接收數(shù)據(jù)必須給兩個控制脈沖，限：每次接收數(shù)據(jù)必須給兩個控制脈沖，限制了電路的工作速度。制了電路的工作速度。 1 1、雙拍工作方式、雙拍工作方式7寄存器單拍工作方式示意圖寄存器單拍工作方式示意圖2、單拍工作方式的寄存器、單拍工作方式的寄存器8 移位寄存器除了具有移位寄存器除了具有存儲代碼存儲代碼的功能，還具的功能，還具有有移位功能移位功能，即將存儲在寄存器中的代碼在，即將存儲在寄存器中的代碼在CP作用下進行左移或右移。作用下進行左移或右移。 應(yīng)用范圍：寄存代碼、實現(xiàn)數(shù)據(jù)的串行并應(yīng)

7、用范圍：寄存代碼、實現(xiàn)數(shù)據(jù)的串行并行轉(zhuǎn)換、數(shù)值運算以及數(shù)據(jù)處理等。行轉(zhuǎn)換、數(shù)值運算以及數(shù)據(jù)處理等。（1）右移移位寄存器）右移移位寄存器（2）左移移位寄存器）左移移位寄存器（3）雙向移位寄存器）雙向移位寄存器二、移位寄存器二、移位寄存器9(1) 右移移位寄存器右移移位寄存器右移移位寄存器電路圖右移移位寄存器電路圖 總效果相當(dāng)于每來一個總效果相當(dāng)于每來一個CP移位寄存器中原有的移位寄存器中原有的代碼依次右移了一位。例：若代碼依次右移了一位。例：若 ，而在而在4個個CP內(nèi)輸入的代碼依次為內(nèi)輸入的代碼依次為1011，試分析右移，試分析右移情況。情況。SRnnNnNDQQQ1011,而01103210n

8、nnnQQQQ1、單向移位寄存器、單向移位寄存器如圖分析可知：如圖分析可知：10(2) 左移移位寄存器左移移位寄存器左移移位寄存器電路圖左移移位寄存器電路圖總效果相當(dāng)于每來一個總效果相當(dāng)于每來一個CP移位寄存器中原有的代移位寄存器中原有的代碼依次左移了一位。例：若碼依次左移了一位。例：若 ，而在而在4各各CP內(nèi)輸入的代碼依次為內(nèi)輸入的代碼依次為0011，試分析左，試分析左移情況。移情況。SLnNnNnNDQQQ111,而10013210nnnnQQQQ如圖分析可知：如圖分析可知：11D觸發(fā)器組成的觸發(fā)器組成的4位雙向移位寄存器位雙向移位寄存器 在單向移位寄存器基礎(chǔ)上，增加由門電路組成在單向移位

9、寄存器基礎(chǔ)上，增加由門電路組成的控制電路，便可構(gòu)成雙向移位寄存器。的控制電路，便可構(gòu)成雙向移位寄存器。 下面即重點介紹多功能寄存器下面即重點介紹多功能寄存器74194。2、雙向移位寄存器、雙向移位寄存器12 根據(jù)移位數(shù)據(jù)的根據(jù)移位數(shù)據(jù)的輸入輸出方式，輸入輸出方式，又可將它分為：又可將它分為：l串串行輸行輸入入串串行輸行輸出出l串串行輸行輸入入并并行輸行輸出出l并并行輸行輸入入串串行輸行輸出出l并并行輸行輸入入并并行輸行輸出出四種電路結(jié)構(gòu)：四種電路結(jié)構(gòu)：FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入串出串入串出串入并出串入并出并入串出并入串出并入并出并入并出移位寄存器的主要

10、應(yīng)用：移位寄存器的主要應(yīng)用：13移位寄存器的主要應(yīng)用：移位寄存器的主要應(yīng)用： (1)串串并轉(zhuǎn)換并轉(zhuǎn)換 outCPfnf14移位寄存器的主要應(yīng)用：移位寄存器的主要應(yīng)用： (2) 并并串轉(zhuǎn)換串轉(zhuǎn)換 DI1DC11DC11DC11DC1CP串出串出Q1Q2Q3Q412341DC15Q5RRRRRRD1&并行取樣并行取樣M&D11D12D13D14D1515移位寄存器的主要應(yīng)用：移位寄存器的主要應(yīng)用：(3) 脈沖節(jié)拍延時脈沖節(jié)拍延時輸輸出出個個脈脈沖沖延延時時輸輸入入n 串入串入串出時：串出時： 延遲時間為：延遲時間為：CPdnTt (4) 計數(shù)分頻電路、序列信號發(fā)生器計數(shù)分頻電路、序

11、列信號發(fā)生器1674194慣用邏輯符號及功能表如下：慣用邏輯符號及功能表如下：74194慣用邏輯符號慣用邏輯符號74194工作方式控制表工作方式控制表6.6.5 多功能集成寄存器多功能集成寄存器1、74194的功能的功能 74194是帶是帶“異步清零異步清零”功能功能CP上升沿觸發(fā)的上升沿觸發(fā)的四位并行雙向移位寄存器。四位并行雙向移位寄存器。一、四位并行雙向移位寄存器一、四位并行雙向移位寄存器741941774194功能表功能表18(1) 74194實現(xiàn)左移、右移和并入置數(shù)的電路實現(xiàn)左移、右移和并入置數(shù)的電路74194分別實現(xiàn)左移、右移和并入功能分別實現(xiàn)左移、右移和并入功能2、74194的應(yīng)用

12、：的應(yīng)用：19該例圖解該例圖解左串出左串出右串出右串出【例】【例】試用兩片試用兩片74194構(gòu)成構(gòu)成8位移位寄存器。位移位寄存器。20【例】【例】試畫出如圖所示邏輯電路的輸出波形試畫出如圖所示邏輯電路的輸出波形（Q0Q3)，并分析該電路的功能。，并分析該電路的功能。S0S1啟動：11(并入)0111 101111011110011121該邏輯電路的輸出波形。該邏輯電路的輸出波形。該例圖解該例圖解功能？功能？模模4計數(shù)器、順序脈沖發(fā)生器計數(shù)器、順序脈沖發(fā)生器22 在某些移位寄存器構(gòu)成的電路中，可以用電路不在某些移位寄存器構(gòu)成的電路中，可以用電路不同的狀態(tài)表示輸入時鐘信號同的狀態(tài)表示輸入時鐘信號C

13、P的數(shù)目，即可對的數(shù)目，即可對CP進進行計數(shù)，這樣的電路叫做行計數(shù)，這樣的電路叫做移位寄存器型計數(shù)器移位寄存器型計數(shù)器。移位寄存器型計數(shù)器的一般結(jié)構(gòu)形式如圖：移位寄存器型計數(shù)器的一般結(jié)構(gòu)形式如圖：移位寄存器型計數(shù)器移位寄存器型計數(shù)器23移位寄存器型計數(shù)器的一般結(jié)構(gòu)形式如圖：移位寄存器型計數(shù)器的一般結(jié)構(gòu)形式如圖：其中反饋電路函數(shù)形式可寫成：其中反饋電路函數(shù)形式可寫成：。時，即為扭環(huán)形計數(shù)器當(dāng)時，即為環(huán)形計數(shù)器；當(dāng)為觸發(fā)器個數(shù)其中10101100)(),(NNNQDQDNQQQFD241）環(huán)形計數(shù)器）環(huán)形計數(shù)器四位環(huán)形計數(shù)器電路圖四位環(huán)形計數(shù)器電路圖若若 ，則狀態(tài)轉(zhuǎn)換圖如下：，則狀態(tài)轉(zhuǎn)換圖如下：四

14、位環(huán)形計數(shù)器狀態(tài)轉(zhuǎn)換圖四位環(huán)形計數(shù)器狀態(tài)轉(zhuǎn)換圖00010123nnnnQQQQ分析四位環(huán)形和扭環(huán)形計數(shù)器。分析四位環(huán)形和扭環(huán)形計數(shù)器。思考：自啟思考：自啟動設(shè)計？動設(shè)計？252) 扭環(huán)形計數(shù)器扭環(huán)形計數(shù)器四位扭環(huán)形計數(shù)器電路圖四位扭環(huán)形計數(shù)器電路圖若若 ，則狀態(tài)轉(zhuǎn)換圖如下：，則狀態(tài)轉(zhuǎn)換圖如下：四位扭環(huán)形計數(shù)四位扭環(huán)形計數(shù)器狀態(tài)轉(zhuǎn)換圖器狀態(tài)轉(zhuǎn)換圖00000123nnnnQQQQ思考：自啟思考：自啟動設(shè)計？動設(shè)計？26環(huán)形計數(shù)器和扭環(huán)形計數(shù)器的共同點是：環(huán)形計數(shù)器和扭環(huán)形計數(shù)器的共同點是： 1、電路結(jié)構(gòu)極其簡單；、電路結(jié)構(gòu)極其簡單； 2、均無法自啟動；、均無法自啟動； 3、狀態(tài)利用率都比較低，有過

15、多浪費，如下表所示：、狀態(tài)利用率都比較低，有過多浪費，如下表所示： 性能計數(shù)器計數(shù)長度有效狀態(tài)個數(shù)狀態(tài)浪費個數(shù)是否會產(chǎn)生競爭冒險現(xiàn)象環(huán)形計數(shù)器N有可能扭環(huán)形計數(shù)器2N不可能NN2NN22環(huán)形計數(shù)器和扭環(huán)形計數(shù)器小結(jié)環(huán)形計數(shù)器和扭環(huán)形計數(shù)器小結(jié)27(1) 74194用作環(huán)形計數(shù)器用作環(huán)形計數(shù)器電路及等效圖電路及等效圖28時序圖時序圖狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖29(2) 74194用作扭環(huán)形計數(shù)器用作扭環(huán)形計數(shù)器(約翰遜計數(shù)器約翰遜計數(shù)器)無效循環(huán)無效循環(huán)30【例【例3】試用試用74194構(gòu)成模構(gòu)成模12的扭環(huán)形計數(shù)器的扭環(huán)形計數(shù)器（令初態(tài)為（令初態(tài)為000000）狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖31二、串二、串/

16、并入串并入串/并出移位寄存器并出移位寄存器7419532二、串二、串/并入串并入串/并出移位寄存器并出移位寄存器74195異步清零異步清零置數(shù)置數(shù)保持保持-右移右移不變不變置置0-右移右移取反取反-右移右移置置1-右移右移74LS195電路功能表33二、二、74LS195的典型應(yīng)用的典型應(yīng)用 串串并轉(zhuǎn)換并轉(zhuǎn)換工作原理：工作原理：u清零，同步置數(shù)為清零，同步置數(shù)為“D00111111”；u片片Q3=1時，移位；時，移位；u6次右移后，片次右移后，片Q3=0 又同步置數(shù)；又同步置數(shù)；u片片Q3作轉(zhuǎn)換結(jié)束作轉(zhuǎn)換結(jié)束標(biāo)志，通知并行輸標(biāo)志，通知并行輸出；出；7位串行并行轉(zhuǎn)換器34二、二、74LS195的

17、典型應(yīng)用的典型應(yīng)用并并串轉(zhuǎn)換串轉(zhuǎn)換工作原理：工作原理：u在啟動信號和在啟動信號和CP的作的作用下，同步置數(shù)為用下，同步置數(shù)為“0DI0DI1DI6”，此時，此時串行輸出第一位串行輸出第一位DI6 ；u在在CP作用下置作用下置1右移右移；u6個個CP后，串行數(shù)據(jù)后，串行數(shù)據(jù)全部輸出，此時全部輸出，此時G1=0 ；u下一下一CP又并行置數(shù)又并行置數(shù)；7位并行串行轉(zhuǎn)換器35二、二、74LS195的典型應(yīng)用的典型應(yīng)用任意模值計數(shù)器任意模值計數(shù)器 【例6-12】用74LS195 4位移位寄存器，實現(xiàn)模12的同步計數(shù)器。取反取反-左移左移保持保持-左移左移取反取反-左移左移保持保持-左移左移取反取反-左移

18、左移保持保持-左移左移同步置數(shù)同步置數(shù)JK功能功能00置置0-左左移移01 保持保持-左左移移10 取反取反-左左移移11置置1-左左移移36二、二、74LS195的典型應(yīng)用的典型應(yīng)用任意模值計數(shù)器任意模值計數(shù)器 【例6-12】用74LS195 4位移位寄存器，實現(xiàn)模12的同步計數(shù)器。JK功能功能00置置0-左左移移01 保持保持-左左移移10 取反取反-左左移移11置置1-左左移移37本次授課內(nèi)容小結(jié)本次授課內(nèi)容小結(jié)寄存器寄存器;單拍單拍/雙拍工作方式雙拍工作方式;移位寄存器移位寄存器;工作原理工作原理;應(yīng)用應(yīng)用:串并串并,并串轉(zhuǎn)換并串轉(zhuǎn)換;移位寄存器型計數(shù)器移位寄存器型計數(shù)器:環(huán)形環(huán)形/扭

19、環(huán)形計數(shù)器扭環(huán)形計數(shù)器;集成移位寄存器集成移位寄存器;74LS194;74LS195;38上次授課內(nèi)容上次授課內(nèi)容 回顧回顧寄存器寄存器;單拍單拍/雙拍工作方式雙拍工作方式;移位寄存器移位寄存器;工作原理工作原理;應(yīng)用應(yīng)用:串并串并,并串轉(zhuǎn)換并串轉(zhuǎn)換;移位寄存器型計數(shù)器移位寄存器型計數(shù)器:環(huán)形環(huán)形/扭環(huán)形計數(shù)器扭環(huán)形計數(shù)器;集成移位寄存器集成移位寄存器;74LS194;74LS195;396.6.6 順序脈沖發(fā)生器順序脈沖發(fā)生器(節(jié)拍脈沖發(fā)生器節(jié)拍脈沖發(fā)生器)(一一) 特點：特點： 在一些數(shù)字系統(tǒng)中，有時要求系統(tǒng)的控制部在一些數(shù)字系統(tǒng)中，有時要求系統(tǒng)的控制部分能給出分能給出一組在時間上有一定先

20、后順序的脈沖信一組在時間上有一定先后順序的脈沖信號號，再用這組脈沖形成所需要的各種控制信號。，再用這組脈沖形成所需要的各種控制信號。順序脈沖發(fā)生器就可用來產(chǎn)生這樣一組順序（節(jié)順序脈沖發(fā)生器就可用來產(chǎn)生這樣一組順序（節(jié)拍）脈沖。拍）脈沖。406.6.6 順序脈沖發(fā)生器順序脈沖發(fā)生器(節(jié)拍脈沖發(fā)生器節(jié)拍脈沖發(fā)生器)(二二) 順序脈沖發(fā)生器的構(gòu)成方法：順序脈沖發(fā)生器的構(gòu)成方法： 1、當(dāng)順序脈沖數(shù)較少時，可以用、當(dāng)順序脈沖數(shù)較少時，可以用移位寄存器移位寄存器構(gòu)成。構(gòu)成。 例如，當(dāng)環(huán)形計數(shù)器工作在每個狀態(tài)只有一個例如，當(dāng)環(huán)形計數(shù)器工作在每個狀態(tài)只有一個1(或或0)的循環(huán)狀態(tài)時，它就是一個順序脈沖發(fā)生器。

21、的循環(huán)狀態(tài)時，它就是一個順序脈沖發(fā)生器。此方案的此方案的 優(yōu)點優(yōu)點：電路結(jié)構(gòu)比較簡單，不必附加譯碼電路。：電路結(jié)構(gòu)比較簡單，不必附加譯碼電路。 缺點缺點：使用觸發(fā)器的數(shù)目比較多，同時還必須采用：使用觸發(fā)器的數(shù)目比較多，同時還必須采用能自啟動的反饋邏輯電路。能自啟動的反饋邏輯電路。41 2、當(dāng)順序脈沖數(shù)較多時，可以用、當(dāng)順序脈沖數(shù)較多時，可以用計數(shù)器計數(shù)器和譯碼器組合和譯碼器組合成順序脈沖發(fā)生器。成順序脈沖發(fā)生器。例：例：用計數(shù)器和譯碼器組成的順序脈沖發(fā)生器電路圖用計數(shù)器和譯碼器組成的順序脈沖發(fā)生器電路圖42 由于使用了異步計數(shù)由于使用了異步計數(shù)器，在電路狀態(tài)轉(zhuǎn)換時三器，在電路狀態(tài)轉(zhuǎn)換時三個觸發(fā)

22、器翻轉(zhuǎn)時有先有后，個觸發(fā)器翻轉(zhuǎn)時有先有后，因此當(dāng)兩個以上觸發(fā)器狀因此當(dāng)兩個以上觸發(fā)器狀態(tài)同時改變時可能會發(fā)生態(tài)同時改變時可能會發(fā)生競爭冒險現(xiàn)象，而有可競爭冒險現(xiàn)象，而有可能在譯碼器的輸出端出現(xiàn)能在譯碼器的輸出端出現(xiàn)尖峰脈沖。如波形圖所示：尖峰脈沖。如波形圖所示：001010: 001000010101110:101100110111000: 110100000用計數(shù)器和譯碼器組成的順序脈沖發(fā)生器波形圖43消除輸出端尖峰脈沖的幾種方法：消除輸出端尖峰脈沖的幾種方法：1）接入濾波電容）接入濾波電容 優(yōu)點：優(yōu)點：簡單易行；簡單易行； 缺點：缺點：增加輸出電壓波形的上升時間和下降增加輸出電壓波形的上升

23、時間和下降時間，使波形變壞。時間，使波形變壞。2）引入選通脈沖）引入選通脈沖 選通脈沖的有效時間應(yīng)與觸發(fā)器的翻轉(zhuǎn)時間選通脈沖的有效時間應(yīng)與觸發(fā)器的翻轉(zhuǎn)時間錯開。錯開。44例：例：用中規(guī)模集成電路加選通脈沖構(gòu)成的順序脈用中規(guī)模集成電路加選通脈沖構(gòu)成的順序脈沖發(fā)生器電路圖及波形圖沖發(fā)生器電路圖及波形圖45（一）特點：（一）特點： 在數(shù)字信號的傳輸和數(shù)字系統(tǒng)的測試中，有在數(shù)字信號的傳輸和數(shù)字系統(tǒng)的測試中，有時需要用到時需要用到一組特定的串行數(shù)字信號一組特定的串行數(shù)字信號。通常把這。通常把這種串行數(shù)字信號叫做序列信號，產(chǎn)生序列信號的種串行數(shù)字信號叫做序列信號，產(chǎn)生序列信號的電路稱為電路稱為序列信號發(fā)生

24、器序列信號發(fā)生器。6.5.7 序列信號發(fā)生器序列信號發(fā)生器46(二二) 序列信號發(fā)生器的構(gòu)成方法：序列信號發(fā)生器的構(gòu)成方法： 1) 用計數(shù)器和數(shù)據(jù)選擇器組成序列信號發(fā)生器。用計數(shù)器和數(shù)據(jù)選擇器組成序列信號發(fā)生器。 例：例：6.5.7 序列信號發(fā)生器序列信號發(fā)生器 輸出是反碼，為：輸出是反碼，為： 00010111(D0D7)47例：例：試用下圖產(chǎn)生試用下圖產(chǎn)生“00010111”8位序列信號。位序列信號。用帶反饋邏輯電路的移位寄存器組成的序列用帶反饋邏輯電路的移位寄存器組成的序列信號發(fā)生器電路圖信號發(fā)生器電路圖2）用帶反饋邏輯電路的移位寄存器組成序）用帶反饋邏輯電路的移位寄存器組成序列信號發(fā)生

25、器。列信號發(fā)生器。48用帶反饋邏輯電路的移位寄存器組成的用帶反饋邏輯電路的移位寄存器組成的序列信號發(fā)生器序列信號發(fā)生器 狀態(tài)轉(zhuǎn)換表狀態(tài)轉(zhuǎn)換表CP順序順序Q2 Q1 Q0D0 設(shè)設(shè)： 0 0 0 0 0 0 0 0 則則：1 10 00 01 12 20 01 10 03 31 10 01 14 40 01 11 15 51 11 11 16 61 11 10 01 10 01 11 11 10 00 07 71 10 00 00 08 80 00 00 01 149用用74LS160(10進制加法計數(shù)器進制加法計數(shù)器)和一片和一片74LS151及必要的門電路，設(shè)計一個序列信號發(fā)生器電路，及必要

26、的門電路，設(shè)計一個序列信號發(fā)生器電路，使之在一系列使之在一系列CP信號作用下能周期性的輸出信號作用下能周期性的輸出“1010110111”的序列信號。的序列信號。0Q3Q2Q1Q0Y00001000100010100110010010101101100011111000110011Y=Q3(Q2Q1Q0)+Q3(Q2Q1Q0)+ Q3(Q2Q1Q0)+Q3(Q2Q1Q0)+Q3(Q2Q1Q0)+Q3(Q2Q1Q0)+Q3(Q2Q1Q0)= 1(Q2Q1Q0)+ Q3(Q2Q1Q0)+Q3 (Q2Q1Q0)+ 0(Q2Q1Q0)+Q3 (Q2Q1Q0)+ Q3(Q2Q1Q0)+ 0(Q2Q1Q0

27、)+ Q3(Q2Q1Q0)故令：D0=1, D1=Q3, D3=D6=0; D2=D4=D5=D7=Q301270126012501240123012201210120AAADAAADAAADAAADAAADAAADAAADAAADY50用用74LS160(10進制加法計數(shù)器進制加法計數(shù)器)和一片和一片74LS151及必要的門電路，設(shè)計一個序列信號發(fā)生器電路，及必要的門電路，設(shè)計一個序列信號發(fā)生器電路，使之在一系列使之在一系列CP信號作用下能周期性的輸出信號作用下能周期性的輸出“1010110111”的序列信號。的序列信號。0 D0=1,D3=D6=0;D1=Q3, D2=D4=D5=D7=Q

28、351用用74LS160(10進制加法計數(shù)器進制加法計數(shù)器)和和74LS151及必及必要的門電路，設(shè)計一個序列信號發(fā)生器電路，使要的門電路，設(shè)計一個序列信號發(fā)生器電路，使之在一系列之在一系列CP信號作用下能周期性的輸出信號作用下能周期性的輸出“1010110111”的序列信號。的序列信號。152用用74LS160(10進制加法計數(shù)器進制加法計數(shù)器)和和74LS151及必及必要的門電路，設(shè)計一個序列信號發(fā)生器電路，使要的門電路，設(shè)計一個序列信號發(fā)生器電路，使之在一系列之在一系列CP信號作用下能周期性的輸出信號作用下能周期性的輸出“1010110111”的序列信號。的序列信號。253用用74LS1

29、61(16進制加法計數(shù)器進制加法計數(shù)器)和數(shù)據(jù)選擇器及和數(shù)據(jù)選擇器及必要的門電路，設(shè)計一個序列信號發(fā)生器電路，必要的門電路，設(shè)計一個序列信號發(fā)生器電路，使之在一系列使之在一系列CP信號作用下能周期性的輸出信號作用下能周期性的輸出“1010110111”的序列信號。的序列信號。74LS161RDD0D1D2D3Q0Q1Q2Q3EPETLDCPCPC11&16選1 MUXYA0A1A2A3D0D1D2D3D4D5D8D9D6D7D10D151不用1010110111354用用74LS161(16進制加法計數(shù)器進制加法計數(shù)器)和和74LS151及必及必要的門電路，設(shè)計一個序列信號發(fā)生器電路，

30、使要的門電路，設(shè)計一個序列信號發(fā)生器電路，使之在一系列之在一系列CP信號作用下能周期性的輸出信號作用下能周期性的輸出“1010110111”的序列信號。的序列信號。4556.7 時序邏輯電路中的競爭時序邏輯電路中的競爭冒險現(xiàn)象冒險現(xiàn)象 因為時序邏輯電路中通常包含因為時序邏輯電路中通常包含組合邏輯電路組合邏輯電路和和存儲電路存儲電路兩個組成部分，所以它的競爭兩個組成部分，所以它的競爭冒險現(xiàn)冒險現(xiàn)象也包含兩個方面：象也包含兩個方面：一方面：一方面： 組合邏輯電路部分可能發(fā)生競爭組合邏輯電路部分可能發(fā)生競爭冒險現(xiàn)象；冒險現(xiàn)象；另一方面：另一方面： 存儲電路部分可能發(fā)生競爭存儲電路部分可能發(fā)生競爭冒險

31、現(xiàn)象；冒險現(xiàn)象；566.7 時序邏輯電路中的競爭時序邏輯電路中的競爭冒險現(xiàn)象冒險現(xiàn)象組合邏輯電路部分可能發(fā)生競爭組合邏輯電路部分可能發(fā)生競爭冒險現(xiàn)象；冒險現(xiàn)象； 原因：第三章已述。原因：第三章已述。 現(xiàn)象：在輸出端產(chǎn)生尖峰脈沖?，F(xiàn)象：在輸出端產(chǎn)生尖峰脈沖。 危害：若它被存儲電路中的觸發(fā)器接收，就可能危害：若它被存儲電路中的觸發(fā)器接收，就可能引起觸發(fā)器的誤翻，引起觸發(fā)器的誤翻， 造成整個時序電路的誤動作。造成整個時序電路的誤動作。 消除方法：消除方法：1、在輸出端并接濾波電容、在輸出端并接濾波電容Cf； 2、加選通脈沖、加選通脈沖P； 3、修改邏輯設(shè)計。、修改邏輯設(shè)計。57原因：當(dāng)原因：當(dāng)輸入信

32、號和時鐘脈沖信號同時改變輸入信號和時鐘脈沖信號同時改變，而且，而且途經(jīng)不同路徑到達同一觸發(fā)器時，便會產(chǎn)生競爭。途經(jīng)不同路徑到達同一觸發(fā)器時，便會產(chǎn)生競爭?，F(xiàn)象：引起觸發(fā)器誤動作。現(xiàn)象：引起觸發(fā)器誤動作。 存儲電路部分存儲電路部分(或觸發(fā)器或觸發(fā)器)可能發(fā)生競爭可能發(fā)生競爭冒險現(xiàn)象；冒險現(xiàn)象；6.7 時序邏輯電路中的競爭時序邏輯電路中的競爭冒險現(xiàn)象冒險現(xiàn)象例：在5.6.6節(jié)中由“異步計數(shù)器”+“譯碼電路”構(gòu)成的順序脈沖發(fā)生器一例中在P0、P4、P6等處可能發(fā)生競爭冒險。58例：例：下圖所示八進制異步計數(shù)器下圖所示八進制異步計數(shù)器主從主從JK觸發(fā)器觸發(fā)器6.7 時序邏輯電路中的競爭時序邏輯電路中的

33、競爭冒險現(xiàn)象冒險現(xiàn)象若CLK3=1時，Q2動作，則可能會有競爭-冒險現(xiàn)象。Q1從0到1時，F(xiàn)F2動作，Q2變化，F(xiàn)F3的主觸發(fā)器也要動作。59 在同步時序邏輯電路中，由于所有的觸發(fā)器都在同步時序邏輯電路中，由于所有的觸發(fā)器都在同一時鐘在同一時鐘CPCP操作下動作，而在此之前每個觸發(fā)器操作下動作，而在此之前每個觸發(fā)器的輸入信號均已處于穩(wěn)定狀態(tài)，因而可以認為不存的輸入信號均已處于穩(wěn)定狀態(tài)，因而可以認為不存在競爭在競爭冒險現(xiàn)象。冒險現(xiàn)象。一般認為競爭一般認為競爭冒險現(xiàn)象冒險現(xiàn)象僅發(fā)生在異步時序電路中僅發(fā)生在異步時序電路中。 而在某些規(guī)模較大的同步時序邏輯電路中，由而在某些規(guī)模較大的同步時序邏輯電路中，由于每個門帶負載能力有限，所以經(jīng)常先用一個時鐘于每個門帶負載能力有限，所以經(jīng)常先用一個時鐘信號同時驅(qū)動幾個門電路，然后再由這幾個門電路信號同時驅(qū)動幾個門電路，然后再由這幾個門電路分別去驅(qū)動若干個觸發(fā)器，故仍