《計(jì)算機(jī)組成與結(jié)構(gòu)》考試綱要

1、計(jì)算機(jī)組成與結(jié)構(gòu)考試綱要第一章 緒論1. 掌握計(jì)算機(jī)系統(tǒng)主要組成結(jié)構(gòu)P7 存儲(chǔ)器 運(yùn)算器 控制器 適配器 輸入設(shè)備或輸出設(shè)備2. 掌握計(jì)算機(jī)系統(tǒng)層次結(jié)構(gòu)P14第1級(jí)：微程序設(shè)計(jì)級(jí)（或邏輯電路級(jí)） 直接由硬件執(zhí)行第2級(jí)：一般機(jī)器級(jí) 微程序第3級(jí)：操作系統(tǒng)級(jí) 操作系統(tǒng)第4級(jí)：匯編語言級(jí) 匯編程序第5級(jí)：高級(jí)語言級(jí) 編譯程序3. 掌握控制器是如何區(qū)分指令字和數(shù)據(jù)字的？P10取指周期中從內(nèi)存讀出的信息流是指令流，它流向控制器；在執(zhí)行器周期中從內(nèi)存讀出的信息流是數(shù)據(jù)流，它由內(nèi)存流向運(yùn)算器。4. 了解馮.諾依曼和哈佛結(jié)構(gòu)P10指令和數(shù)據(jù)放在同一個(gè)存儲(chǔ)器，稱為馮·諾依曼結(jié)構(gòu)；指令和數(shù)據(jù)分別放在兩個(gè)

2、存儲(chǔ)器，稱為哈佛結(jié)構(gòu)。5. 掌握系統(tǒng)總線的作用P11 系統(tǒng)總線是構(gòu)成計(jì)算機(jī)系統(tǒng)的骨架，是多個(gè)系統(tǒng)部件之間進(jìn)行數(shù)據(jù)傳送的公共通路。借助系統(tǒng)總線，計(jì)算機(jī)在各個(gè)系統(tǒng)部件之間實(shí)現(xiàn)傳送地址、數(shù)據(jù)和控制信息的操作。第2章 運(yùn)算方法與運(yùn)算器  IEEE754標(biāo)準(zhǔn)的32位規(guī)格化浮點(diǎn)數(shù)，所能表達(dá)的最大正數(shù)為6. 掌握定點(diǎn)數(shù)（純小數(shù)，純整數(shù)P16），浮點(diǎn)數(shù)的數(shù)據(jù)格式（尾數(shù)、階碼、數(shù)符，階符P17）及數(shù)的機(jī)器碼表示方法(原碼、補(bǔ)碼、移碼、反碼P20-22等)純小數(shù) 0<=|x|<=1-2-n純整數(shù) 0<=|x|<=2n-17. 掌握定點(diǎn)數(shù)P26、浮點(diǎn)數(shù)的運(yùn)算方法P52及溢出檢測方法

3、(雙符號(hào)位法和單符號(hào)位法P29-30相關(guān)異或電路)8. 掌握IEEE754對(duì)浮點(diǎn)數(shù)的規(guī)定（由于階碼用移碼表示，所以沒有階符，指數(shù)e與階碼E的關(guān)系，浮點(diǎn)數(shù)規(guī)格化表示1.M）P17-189. 階碼為什么用移碼表示？P17 移碼方法對(duì)兩個(gè)指數(shù)大小的比較和對(duì)階操作都比較方便，因?yàn)殡A碼域值 大者其指數(shù)值也大。10. 掌握1位全加器FA的邏輯表達(dá)式及相關(guān)電路P3111. 掌握n位行波進(jìn)位的補(bǔ)碼加減器的電路工作機(jī)制P3112. 掌握兩種乘法器（加-移位、并行陣列）的特點(diǎn)P32加-移位：不需要很多器件耗費(fèi)時(shí)間長并行陣列：耗費(fèi)大量門電路13. 掌握帶求補(bǔ)級(jí)的陣列乘法器的工作機(jī)理P35 共使用了三個(gè)求補(bǔ)器，其中兩

4、個(gè)算前求補(bǔ)器的作用是：將兩個(gè)操作數(shù)A和B在被不帶符號(hào)的乘法陣列（核心部件）相乘以前，先變成正整數(shù)，而算后求補(bǔ)器的作用則是：當(dāng)兩個(gè)輸入操作數(shù)的符號(hào)不一致時(shí)，把運(yùn)算結(jié)果變換成帶符號(hào)的數(shù)。14. 掌握定點(diǎn)運(yùn)算器的基本結(jié)構(gòu)P50 單總線結(jié)構(gòu)的運(yùn)算器： 雙總線結(jié)構(gòu)的運(yùn)算器： 三總線結(jié)構(gòu)的運(yùn)算器：第三章 內(nèi)部存儲(chǔ)器15. 存儲(chǔ)器的分級(jí)結(jié)構(gòu)特點(diǎn)，為什么要分級(jí)？P65 為了解決對(duì)存儲(chǔ)器的要求是容量大、速度快、成本低三者間的矛盾，在計(jì)算機(jī)系統(tǒng)中，通常采用多級(jí)存儲(chǔ)器體系結(jié)構(gòu)，即使用高速緩沖存儲(chǔ)器（Cache）、主存儲(chǔ)器和外存儲(chǔ)器。 各級(jí)存儲(chǔ)器承擔(dān)的職能各不相同。其中Cache主要強(qiáng)調(diào)快速存取，以便使存取速度和CP

5、U的運(yùn)算速度相匹配；外存儲(chǔ)器主要強(qiáng)調(diào)大的存儲(chǔ)容量，以滿足計(jì)算機(jī)的大容量存儲(chǔ)要求；主存儲(chǔ)器介于Cache與外存之間，要求選取適當(dāng)?shù)拇鎯?chǔ)容量和存取周期，使它能容納系統(tǒng)的核心軟件和較多的用戶程序。16. 掌握正確的讀寫時(shí)序P71 當(dāng)R/W線加負(fù)脈沖時(shí)，地址線和數(shù)據(jù)線的電平必須是穩(wěn)定的。當(dāng)R/W線達(dá)到低電平時(shí)，數(shù)據(jù)立即被存儲(chǔ)。17. 掌握存儲(chǔ)器與CPU的連接方法P7218. 掌握提高存儲(chǔ)效率的方法? FPM-DRAM 快速頁模式動(dòng)態(tài)存儲(chǔ)器 CDRAM帶高速緩沖存儲(chǔ)器（Cache） SDRAM同步型動(dòng)態(tài)存儲(chǔ)器 雙端口存儲(chǔ)器-空間并行 多模塊交叉存儲(chǔ)器-流水時(shí)間并行19. 掌握Cache的基本原理P90假

6、設(shè)Cache讀出時(shí)間為50ns，主存讀出時(shí)間為250ns。存儲(chǔ)系統(tǒng)是模塊化的，主存中每個(gè)8K模塊和容量16字的Cache相聯(lián)系。Cache分為4行，每行4個(gè)字（W）。分配給Cache的地址存放在一個(gè)相聯(lián)存儲(chǔ)器CAM中，它是按內(nèi)容尋址的存儲(chǔ)器。當(dāng)CPU執(zhí)行訪存指令時(shí)，就把所要訪問的字的地址送到CAM；如果W不在Cache中，則將W從主存?zhèn)魉偷紺PU。與此同時(shí)，把包含W的由前后相繼的4個(gè)字所組成的一行數(shù)據(jù)送入Cache，它替換了原來Cache中最近最少使用（LRU）的一行數(shù)據(jù)。在這里，由始終管理Cache使用情況的硬件邏輯電路來實(shí)現(xiàn)LRU替換算法。20. 掌握Cache的替換策略及寫操作策略P97

7、-9821. 掌握Cache地址映射方式特點(diǎn)(全相聯(lián)、直接映射、組相聯(lián))P91-95第四章 指令系統(tǒng)22. 為什么會(huì)出現(xiàn)從CISC到RISC的轉(zhuǎn)變？P11423. 掌握指令操作碼的作用P116 表示該指令應(yīng)進(jìn)行什么性質(zhì)的操作，如進(jìn)行加法，減法，乘法，除法，取數(shù)，存數(shù)等。24. 掌握指令地址碼的特點(diǎn)：一地址指令字的另一操作數(shù)隱含。三種二地址指令類型：SS,RR,RS特點(diǎn)P117一地址：指定一個(gè)操作數(shù)，另一個(gè)操作數(shù)地址是隱含的。二地址：分別指明參與操作的兩個(gè)數(shù)在內(nèi)存中或運(yùn)算器中通用寄存器的地址；三地址：A1A2A3通常指定為運(yùn)算器中通用寄存器的地址，為了加快指令執(zhí)行速度。SS需多次訪問內(nèi)存RR速度

8、快，不需要訪問內(nèi)存RS25. 指令字長與機(jī)器字長的關(guān)系(單字長，雙字長，半字長指令)P118 指令字長度等于機(jī)器字長度的指令，單字長指令； 指令字長度等于半個(gè)機(jī)器字長度的指令，半字長指令； 指令字長度等于兩個(gè)機(jī)器字長度的指令，雙字長指令。26. 指令的兩種尋址方式：順序?qū)ぶ泛吞S尋址P12327. 尋址指令格式：P124操作碼OP變址X間址I形式地址A28. 基本尋址方式P124表的含義(理解有效地址EA和形式地址的概念)，常見的三種偏移尋址：相對(duì)尋址、基址尋址、變址尋址P125-12729. 掌握操作數(shù)類型P122 地址數(shù)據(jù) 數(shù)值數(shù)據(jù) 字符數(shù)據(jù) 邏輯數(shù)據(jù)30. 典型指令的分類：數(shù)據(jù)處理、數(shù)據(jù)

9、存儲(chǔ)、數(shù)據(jù)傳送、程序控制(轉(zhuǎn)移指令)P130第五章 中央處理機(jī)31. CPU的基本功能：指令控制、操作控制、時(shí)間控制、數(shù)據(jù)加工P13932. 控制器組成及功能P139 程序計(jì)數(shù)器、指令寄存器、指令譯碼器、時(shí)序產(chǎn)生器、操作控制器 （1）從指令Cache中取出一條指令，并指出下一條指令在指令Cache中的位置； （2）對(duì)指令進(jìn)行譯碼或測試，并產(chǎn)生相應(yīng)的操作控制信號(hào)，以便啟動(dòng)規(guī)定的動(dòng)作。 （3）指揮并控制CPU、數(shù)據(jù)Cache和輸入、輸出設(shè)備之間數(shù)據(jù)流動(dòng)的方向。33. 運(yùn)算器組成及功能P140 算術(shù)邏輯單元（ALU）、通用寄存器（R0R3）、數(shù)據(jù)緩存寄存器DR、狀態(tài)條件寄存器PSW （1）執(zhí)行所有的

10、算術(shù)運(yùn)算； （2）執(zhí)行所有的邏輯運(yùn)算，并運(yùn)行邏輯測試。34. CPU六類寄存器的功能P140-141 （1）數(shù)據(jù)緩沖寄存器（DR）用來暫時(shí)存放ALU的運(yùn)算結(jié)果，或由數(shù)據(jù)存儲(chǔ)器讀出的一個(gè)數(shù)據(jù)字，或來自外部接口的一個(gè)數(shù)據(jù)字。 （2）指令寄存器（IR） 保存當(dāng)前正在執(zhí)行的一條指令 （3）程序計(jì)數(shù)器（PC） 確定下一條指令的地址 （4）數(shù)據(jù)地址寄存器（AR） 保存當(dāng)前CPU所訪問的數(shù)據(jù)Cache存儲(chǔ)器中單元的地址 （5）通用寄存器（R0R3） 當(dāng)算術(shù)邏輯單元執(zhí)行算術(shù)或邏輯運(yùn)算時(shí)，為ALU提供一個(gè)工作區(qū) （6）狀態(tài)字寄存器（PSW） 保存由算術(shù)指令和邏輯指令運(yùn)算或測試結(jié)果建立的各種條件代碼，中斷和系統(tǒng)工

11、作狀態(tài)等信息35. 指令周期、CPU周期（機(jī)器周期）、T周期（節(jié)拍脈沖）關(guān)系P142圖5.336. 掌握CPU模型及典型指令的運(yùn)行過程分析37. 掌握機(jī)器指令、微指令、微操作等基本概念P156 機(jī)器指令：介于微指令與宏指令之間，每一條指令可完成一個(gè)獨(dú)立的算術(shù)運(yùn)算或邏輯運(yùn)算操作。 微指令：一組實(shí)現(xiàn)一定操作功能的微命令的組合。 微操作：執(zhí)行部件接收微命令后所進(jìn)行的操作。 微命令：控制部件通過控制線向執(zhí)行部件發(fā)出各種控制命令。38. 掌握微程序控制器的設(shè)計(jì)思路和方法(看實(shí)驗(yàn))39. 掌握微地址形成的方法(看實(shí)驗(yàn)) 40. 掌握硬連接控制器的設(shè)計(jì)方法P16741. 掌握并行處理技術(shù)：時(shí)間并行，空間并行

12、、時(shí)間+空間并行P16842. 掌握流水線中的主要問題及解決方法：P171-172 資源相關(guān)（訪問相同部件）解決方法：停一拍再啟動(dòng)或增加資源數(shù)據(jù)相關(guān)（讀寫沖突：寫后讀、讀后寫、寫后寫）解決方法：“向前”或稱為定向傳送技術(shù)控制相關(guān)（轉(zhuǎn)移指令引起）解決方法：延遲轉(zhuǎn)移法或轉(zhuǎn)移預(yù)測法第六章 總線系統(tǒng)43. 掌握總線的分類及一個(gè)單處理器中的總線種類總線： 內(nèi)部總線、系統(tǒng)總線和I/O總線44. 了解總線上信息傳送的方式： 串行傳送、并行傳送、分時(shí)傳送45. 了解總線仲裁的方式:P194-196集中式仲裁(鏈?zhǔn)讲樵兎绞健⒂?jì)數(shù)器定時(shí)查詢方式、獨(dú)立請(qǐng)求方式)分布式仲裁第八章 輸入輸出系統(tǒng)46. 掌握CPU管理外

13、設(shè)的幾種方式： 程序查詢方式、程序中斷方式、DMA方式、通道方式47. 兩種設(shè)備編址的特點(diǎn)：P237 統(tǒng)一編址 單獨(dú)編址 48. 掌握中斷的作用、工作原理和工作流程,中斷應(yīng)面對(duì)的四個(gè)問題及解決方法P241 中斷的作用：（1）主機(jī)與外部設(shè)備并行工作；（2）實(shí)現(xiàn)實(shí)時(shí)處理； （3）硬件故障處理；（4）實(shí)現(xiàn)多道程序和分時(shí)操作 當(dāng)計(jì)算機(jī)執(zhí)行正常程序時(shí)，系統(tǒng)中出現(xiàn)某些異常情況或特殊請(qǐng)求，CPU暫停它正在執(zhí)行的程序，而轉(zhuǎn)去處理所發(fā)生的事件；CPU處理完畢后，自動(dòng)返回到原來被中斷了的程序繼續(xù)運(yùn)行。 49. 掌握DMA的作用及工作原理（傳送前預(yù)處理、傳送、后處理）50. 掌握DMA的三種傳送方式(停止CPU訪問內(nèi)存、周期挪用、DMA與CPU交替訪問內(nèi)存)的特點(diǎn)P25151. 兩類DAM控制器：選擇型、多路型P25552. 掌握通道的作用、工作原理及類型（選擇通道、多路通道：字節(jié)多路、數(shù)組多路）P26053. 掌握中斷、DMA、通道之間的區(qū)別中斷適用于簡單的外設(shè)很少的計(jì)算機(jī)系統(tǒng)，由于中斷次數(shù)多，CPU需要花較多的時(shí)間處理中斷，能夠進(jìn)行操作的設(shè)備臺(tái)數(shù)也受到中斷處理時(shí)間的限制，中斷次數(shù)增多導(dǎo)致數(shù)據(jù)丟