數(shù)電綜合復(fù)習(xí)題集

1、堅(jiān)持就是勝利 SMU12級(jí)測(cè)控專用 測(cè)控122資料庫(kù)數(shù)字電子技術(shù)綜合復(fù)習(xí)題一、填空題1、邏輯函數(shù)有四種表示方法，它們分別是真值表、邏輯圖、邏輯表達(dá)式、卡諾圖。 二進(jìn)制數(shù)A=1011010；B=10111，則A-B= (43)10 或 (101011)2 。2、組合電路沒有記憶功能，因此，它是由門電路組成。同步RS觸發(fā)器的特性方程為：Qn+1=,其約束方程為：。 將BCD碼翻譯成十個(gè)對(duì)應(yīng)輸出信號(hào)的電路稱為二-十進(jìn)制譯碼器，它有4個(gè)輸入端，10輸出端。3邏輯函數(shù)的反演規(guī)則指出，對(duì)于任意一個(gè)函數(shù)F，如果將式中所有的_與、或運(yùn)算_互換，_0、1_互換，_原變量、反變量_互換，就得到F的反函數(shù)F。4格雷

2、碼又稱_循環(huán)_碼，其特點(diǎn)是任意兩個(gè)相鄰的代碼中有_一_位二進(jìn)制數(shù)位不同。 5從TTL反相器的輸入伏安特性可以知道兩個(gè)重要參數(shù)，它們是_輸入短路電流_和 輸入漏電流。6 輸出n位代碼的二進(jìn)制編碼器，一般有 _2 n _個(gè)輸入信號(hào)端。7全加器是指能實(shí)現(xiàn)兩個(gè)加數(shù)和_(低位)進(jìn)位信號(hào)_三數(shù)相加的算術(shù)運(yùn)算邏輯電路。8 時(shí)序電路除了包含組合電路外，還必須包含具有記憶功能的_存儲(chǔ)_電路。因此，僅用一般的邏輯函數(shù)描述時(shí)序電路的邏輯功能是不夠的，必須引進(jìn)_時(shí)間_ 變量。9要使觸發(fā)器實(shí)現(xiàn)異步復(fù)位功能（Qn+1=0），應(yīng)使異步控制信號(hào)（低電平有效）RD=_0_，SD=_1_。10JK觸發(fā)器當(dāng)J=K=_1_時(shí)，觸發(fā)器

3、Qn+1=Qn。11n位二進(jìn)制加法計(jì)數(shù)器有_2 n _個(gè)狀態(tài)，最大計(jì)數(shù)值為_2 n-1_。 12用555定時(shí)器構(gòu)成的 單穩(wěn)態(tài)觸發(fā)器，若充放電回路中的電阻、電容分別用R、C表示，則該單穩(wěn)態(tài)觸發(fā)器形成的脈沖寬度tw»_1RC _。13施密特觸發(fā)器具有兩個(gè)_穩(wěn)定_狀態(tài)，當(dāng)輸出發(fā)生正跳變和負(fù)跳變時(shí)所對(duì)應(yīng)的 輸入_電壓是不同的。14組成ROM電路中的輸出緩沖器一般由三態(tài)門組成，其作用一是實(shí)現(xiàn)對(duì)輸出狀態(tài)的_三態(tài)_控制，二是提高帶負(fù)載能力。15當(dāng)RAM的字?jǐn)?shù)夠用、位數(shù)不夠用時(shí)，應(yīng)擴(kuò)展位數(shù)。其方法是將各片RAM的_地址輸入端_、R/W端 和CS端并聯(lián)起來即可。 1、 已知帶符號(hào)二進(jìn)制數(shù)A=（+101

4、1000）B，則該數(shù)用原碼表示為A原= 01011000 ，反碼表示為A反 = 01011000 。 2、 (76)D=（ 1001100）B = （ 4C ）H 。 3、 三態(tài)門可能輸出的三種狀態(tài)是低電平、高電平和高阻態(tài)_。4、 在如右圖所示OD門構(gòu)成的電路中，輸出函數(shù)Z=。FCBA&&1&15、如下圖所示邏輯電路的輸出邏輯函數(shù)表達(dá)式F=。9、實(shí)現(xiàn)兩個(gè)二位二進(jìn)制相加的加法器，所需ROM的容量至少為 48 ，該ROM有 4 條地址線， 3 條數(shù)據(jù)線。6、一個(gè)存儲(chǔ)容量為4K×4的存儲(chǔ)器有 214 個(gè)存儲(chǔ)單元，若用該存儲(chǔ)器構(gòu)成32K×8的存儲(chǔ)系統(tǒng)，則需

5、16 片4K×4的存儲(chǔ)器。 7、 用n個(gè)觸發(fā)器組成的計(jì)數(shù)器，其最大計(jì)數(shù)模是 。8.TTL電路的電源是_5_V，高電平1對(duì)應(yīng)的電壓范圍是_2.4-5_V。9.N個(gè)輸入端的二進(jìn)制譯碼器，共有_個(gè)輸出端。對(duì)于每一組輸入代碼，有_1_個(gè)輸出端是有效電平。 10.給36個(gè)字符編碼，至少需要_6_位二進(jìn)制數(shù)。11.存儲(chǔ)12位二進(jìn)制信息需要_12_個(gè)觸發(fā)器。12.按邏輯功能分類，觸發(fā)器可分為_RS_、_D_、_JK_、_T_等四種類型。13.對(duì)于D觸發(fā)器，若現(xiàn)態(tài)Qn= 0，要使次態(tài)Qn+1=0,則輸入D=_0_。14.請(qǐng)寫出描述觸發(fā)器邏輯功能的幾種方式_特性表、特性方程、狀態(tài)圖、波形圖_。15.多

6、個(gè)集電極開路門（OC門）的輸出端可以 _線與_。16.T觸發(fā)器的特性方程是_,當(dāng)T=1時(shí),特性方程為_,這時(shí)觸發(fā)器可以用來作_2分頻器_。17構(gòu)造一個(gè)十進(jìn)制的異步加法計(jì)數(shù)器，需要多少個(gè) _4_觸發(fā)器。計(jì)數(shù)器的進(jìn)位Cy的頻率與計(jì)數(shù)器時(shí)鐘脈沖CP的頻率之間的關(guān)系是_110_。18、JK觸發(fā)器的特性方程為： 。19、單穩(wěn)態(tài)觸發(fā)器中,兩個(gè)狀態(tài)一個(gè)為 穩(wěn)態(tài)，另一個(gè)為 暫穩(wěn) 態(tài).多諧振蕩器兩個(gè)狀態(tài)都為 暫穩(wěn)態(tài)， 施密特觸發(fā)器兩個(gè)狀態(tài)都為 穩(wěn)態(tài).20、組合邏輯電路的輸出僅僅只與該時(shí)刻的 輸入 有關(guān)， 而與 電路原先狀態(tài) 無關(guān)。21、某數(shù)/模轉(zhuǎn)換器的輸入為8位二進(jìn)制數(shù)字信號(hào)（D7D0），輸出為025.5V的模

7、擬電壓。若數(shù)字信號(hào)的最低位是“1”其余各位是“0”，則輸出的模擬電壓為 0.1 。22、一個(gè)四選一數(shù)據(jù)選擇器，其地址輸入端有 2 個(gè)。 1. TTL門電路輸出高電平為 3.4 V，閾值電壓為 1.4 V；2. 觸發(fā)器按動(dòng)作特點(diǎn)可分為基本型、 同步型 、 主從型 和邊沿型；3. 組合邏輯電路產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的內(nèi)因是 邏輯器件的傳輸延時(shí) 4. 三位二進(jìn)制減法計(jì)數(shù)器的初始狀態(tài)為101，四個(gè)CP脈沖后它的狀態(tài)為 001 ；5. 如果要把一寬脈沖變換為窄脈沖應(yīng)采用 積分型單穩(wěn)態(tài) 觸發(fā)器；6. RAM的擴(kuò)展可分為 字?jǐn)U展 、位擴(kuò)展 擴(kuò)展兩種；7. PAL是 與陣列 可編程，EPROM是 或陣列 可編程；8.

8、GAL中的OLMC可組態(tài)為專用輸入、 組合輸出 、寄存反饋輸出等幾種工作模式；二、選擇題 1. 一個(gè)四輸入端與非門，使其輸出為0的輸入變量取值組合有( A )種 A.15，B.7 C.3 D.12. 在何種輸入情況下，“與非”運(yùn)算的結(jié)果是邏輯0。 ( D ) A全部輸入是0 B.任一輸入是0 C.僅一輸入是0 D.全部輸入是13. 一個(gè)觸發(fā)器可記錄一位二進(jìn)制代碼，它有 C 個(gè)穩(wěn)態(tài)。 A.0 B.1 C.2 D.3 E.44存儲(chǔ)8位二進(jìn)制信息要 D 個(gè)觸發(fā)器。 A.2 B.3 C.4 D.85對(duì)于D觸發(fā)器，欲使Qn+1=Qn，應(yīng)使輸入D= C 。A.0 B.1 C.Q D.6下列觸發(fā)器中，沒有約

9、束條件的是 ( D ) 。A.基本RS觸發(fā)器 B.主從RS觸發(fā)器 C.同步RS觸發(fā)器 D.邊沿D觸發(fā)器7若在編碼器中有50個(gè)編碼對(duì)象，則要求輸出二進(jìn)制代碼位數(shù) ( B ) 位。 A.5 B.6 C.10 D.508.欲設(shè)計(jì)0，1，2，3，4，5，6，7這幾個(gè)數(shù)的計(jì)數(shù)器，如果設(shè)計(jì)合理，采用同步二進(jìn)制計(jì)數(shù)器，最少應(yīng)使( B ) 級(jí)觸發(fā)器。 A.2 B.3 C.4 D.89下列數(shù)碼均代表十進(jìn)制數(shù)6，其中按余3碼編碼的是_C_。 a0110； b 1100； c1001 10 已知邏輯函數(shù)Y=AB+AB+AB，則Y的最簡(jiǎn)與或表達(dá)式為_C_。 aA； bA+AB； c A+B； dA+B11TTL與非門

10、扇出系數(shù)的大小反映了與非門_B_能力的大小。a抗干擾； b帶負(fù)載； c 工作速度 12 如果采用負(fù)邏輯分析，正或門即_A_。 a負(fù)與門； b負(fù)或門； c或門13七段顯示譯碼器，當(dāng)譯碼器七個(gè)輸出端狀態(tài)為abcdefg=0011111時(shí)（高點(diǎn)平有效），譯碼器輸入狀態(tài)（8421碼）應(yīng)為_B_。 a0011； b0110； c0101； d010014 一個(gè)8選1數(shù)據(jù)選擇器，其地址輸入端（選擇控制輸入端）的個(gè)數(shù)應(yīng)是_B_個(gè)。 a2； b3； c4； d8 15要實(shí)現(xiàn)輸入為多位、輸出為多位的功能，應(yīng)選用中規(guī)模集成_B_組件。 a編碼器； b譯碼器； c數(shù)據(jù)選擇器； d數(shù)值比較器16對(duì)于J-K觸發(fā)器，若J

11、=K，則可完成_C_觸發(fā)器的邏輯功能。aR-S； bD； cT； dJ-K173個(gè)移位寄存器組成的扭環(huán)形計(jì)數(shù)器，最多能形成_C_個(gè)狀態(tài)的有效循環(huán)。 a3； b4； c6； d818 555定時(shí)器輸入端UI1端（管腳6）、 UI2 端（管腳2）的電平分別大于 UDD和 UDD時(shí)（復(fù)位端RD=1），定時(shí)器的輸出狀態(tài)是_A_。 a0 ； b1 ； c原狀態(tài) 19555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器的觸發(fā)電壓ui 應(yīng)_B_ UDD。 a大于； b小于； c等于； d任意20只讀存儲(chǔ)器ROM的功能是_A_。a只能讀出存儲(chǔ)器的內(nèi)容且斷電后仍保持； b只能將信息寫入存儲(chǔ)器； c可以隨機(jī)讀出或?qū)懭胄畔ⅲ?d只能讀出

12、存儲(chǔ)器的內(nèi)容且斷電后信息全丟失21用_B_片1k´4 的ROM可以擴(kuò)展實(shí)現(xiàn)8k´4 ROM的功能。a4； b8； c16； d32 1 八進(jìn)制（273）8中，它的第三位數(shù)2 的位權(quán)為_B_。 A(128)10 B(64)10 C(256)10 D(8)102. 已知邏輯表達(dá)式，與它功能相等的函數(shù)表達(dá)式_B_。A B C D 3. 數(shù)字系統(tǒng)中，采用_C_可以將減法運(yùn)算轉(zhuǎn)化為加法運(yùn)算。A 原碼 BASCII碼 C 補(bǔ)碼 D BCD碼4對(duì)于如圖所示波形,其反映的邏輯關(guān)系是_B_。A與關(guān)系B 異或關(guān)系 C同或關(guān)系D無法判斷5 連續(xù)異或1985個(gè)1的結(jié)果是_B_。 A0B1 C不確定

13、D邏輯概念錯(cuò)誤6. 與邏輯函數(shù) 功能相等的表達(dá)式為_C_。A B C D 7下列所給三態(tài)門中，能實(shí)現(xiàn)C=0時(shí)，F(xiàn)=；C=1時(shí)，F(xiàn)為高阻態(tài)的邏輯功能的是_A_。BBBBBBBFCBA&ÑENFCBA&ÑENDCBAF&ÑENA FCBA&ÑENC8. 如圖所示電路，若輸入CP脈沖的頻率為100KHZ，則輸出Q的頻率為_D_。CPQQDC A 500KHz B200KHz C 100KHz D50KHz9下列器件中，屬于時(shí)序部件的是_A_。A 計(jì)數(shù)器 B 譯碼器 C 加法器 D多路選擇器10下圖是共陰極七段LED數(shù)碼管顯示譯碼

14、器框圖，若要顯示字符“5”，則譯碼器輸出ag應(yīng)為_C_。 A 0100100 B1100011 C 1011011 D0011011共陰極LED數(shù)碼管A B C D a b c d e f g譯碼器gfdecab11、在下列三個(gè)邏輯函數(shù)表達(dá)式中，A是最小項(xiàng)表達(dá)式。A B. C. 12用8421碼表示的十進(jìn)制數(shù)45，可以寫成C A45 B. 101101BCD C. 01000101BCD D. 1011012 13采用OC門主要解決了BATTL與非門不能相與的問題 B. TTL與非門不能線與的問題 C. TTL與非門不能相或的問題14已知某觸發(fā)的特性表如下（A、B為觸發(fā)器的輸入）其輸出信號(hào)的邏

15、輯表達(dá)式為CABQn+1說明00Qn保持010置0101置111Qn翻轉(zhuǎn)A Qn+1 A B. C. 三、簡(jiǎn)述題。1最小項(xiàng)的性質(zhì)。（1）任何一組變量取值下，只有一個(gè)最小項(xiàng)的對(duì)應(yīng)值為1；（2）任何兩個(gè)不同的最小項(xiàng)的乘積為0； （3）任何一組變量取值下，全體最小項(xiàng)之和為1。2組合電路產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的原因及常用的消除競(jìng)爭(zhēng)冒險(xiǎn)的方法。在組合電路中，當(dāng)邏輯門有兩個(gè)互補(bǔ)輸入信號(hào)同時(shí)向相反狀態(tài)變化時(shí)，輸出端可能產(chǎn)生過渡干擾脈沖的現(xiàn)象。常用的消除競(jìng)爭(zhēng)冒險(xiǎn)的方法有：輸入端加濾波電容、加封鎖或選通脈沖、修改邏輯設(shè)計(jì)等。3用中規(guī)模集成計(jì)數(shù)器構(gòu)成任意進(jìn)制計(jì)數(shù)器通常有三種方法：級(jí)連法、復(fù)位法和置位法。簡(jiǎn)述各種方法構(gòu)成任意

16、進(jìn)制計(jì)數(shù)器的原理。（1）級(jí)連法：將若干片計(jì)數(shù)器串聯(lián)連接，若各個(gè)計(jì)數(shù)器的計(jì)數(shù)容量分別為N1、N2、· · · ·，則總的計(jì)數(shù)容量N=N1´N2´· · · ·。（2）復(fù)位法：當(dāng)計(jì)數(shù)器完成所需的計(jì)數(shù)時(shí)，產(chǎn)生復(fù)位控制信號(hào)控制計(jì)數(shù)器的異步復(fù)位端，使計(jì)數(shù)器復(fù)0。（3）置位法：利用計(jì)數(shù)器的預(yù)置數(shù)功能，使N進(jìn)制的計(jì)數(shù)器在循環(huán)計(jì)數(shù)過程中，跳過（N-M）個(gè)狀態(tài)，實(shí)現(xiàn)所需要的M進(jìn)制計(jì)數(shù)功能。四、分析、設(shè)計(jì)、化簡(jiǎn)題41 將下列邏輯函數(shù)化簡(jiǎn)成最簡(jiǎn)與或表達(dá)式。（1）Y1=ABC+AB+AD+C+BD（用公式法） （2）Y

17、2=ABC+ABD+ABC+ACD （BC+BD=0） （3）Y3（A，B，C，D）=S m（2，3，7，8，11，14）+S d （0，5，10，15）( 卡諾圖 )Y1=B +C+D； Y2=AD +AC+ABC; Y3=CD+BD+AC(4) （用公式法） ( 卡諾圖 ) ，（用公式法） ( 卡諾圖 )CDAB00011110001110111111110111 (5)用卡諾圖化簡(jiǎn)下列邏輯函數(shù)解：畫出邏輯函數(shù)F的卡諾圖。得到 42 TTL電路如圖42 (a)所示，寫出輸出Y的邏輯表達(dá)式，試根據(jù)圖（b）的波形畫出輸出Y 的波形。 解: Y=A（B=0）， Y= Z（B=1），對(duì)應(yīng)波形見答下

18、圖所示。 43 試用以下幾種組件分別實(shí)現(xiàn)邏輯函數(shù)F = AB + AC + BC （1）四選一數(shù)據(jù)選擇器（四選一數(shù)據(jù)選擇器的邏輯功能見式4.3.1）； （2）3線8線譯碼器T4138（邏輯功能見式4.3.2）；數(shù)據(jù)選擇器和譯碼器的外部引線排列示意圖分別見圖4.3.1和圖4.3.2， T4138選通時(shí)，S11，S2S30。 Y=（D10A2A1+ D11A2A1+ D12A2A1+ D13A2A1）S （ 式4.3.1）（ 式4.3.2） 圖4.3.1 圖4.3.2答（1）用四選一數(shù)據(jù)選擇器實(shí)現(xiàn) F=AB+AC+BC= ABC+ABC+ABC+ABC令A(yù)2=A、A1=B，則： D13=1、D11

19、= D12=C、 D10=0，見答圖4.3.1。（2）用譯碼器實(shí)現(xiàn)F=AB+AC+BC= ABC+ABC+ABC+ABC = Y3+Y5+Y6+Y7 = ，見答圖4.3.2。答圖4.3.1 答圖4.3.2。44 分析圖4.4電路，2線4線譯碼器的功能表達(dá)式見式4.4。（1）寫出輸出F的表達(dá)式； （2）填表4.4； （3）說明圖4.4電路的功能。Y0=A1A0， Y1=A1A0， Y2=A1A0， Y3=A1A0 （式44）解:（1） F=D0A1A0+ D1A1A0+ D2A1A0+ D3A1A0，A1 A0 F0 00 11 01 1D0D1D2D3（2） 見答表4.4。（3） 四選一多路選

20、擇器。答表4.445 兩片3線8線譯碼器連成的電路如圖4.5所示。3線8線譯碼器T4138邏輯功能表達(dá)式見式4.5，正常工作時(shí)S11，S2S30。分析電路，填寫真值表（見表4.5），說明電路功能。圖 4.5 （式4.5）見答表4.5，該電路是一個(gè)4線-16線譯碼器。答表4.5輸入輸出輸入輸出 D3D2 D1 D0Y0 Y1Y2Y3Y4Y5Y6Y7 D3 D2 D1 D0Y8 Y9Y10Y11Y12Y13Y14Y15 0 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1

21、 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 01 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 046 電路如圖4.6所示，圖中 均為2線4線譯碼器。1欲分別使譯碼器 處于工作狀態(tài)，對(duì)應(yīng)的C、D應(yīng)輸入何種狀態(tài)（填表4.6.1）；2

22、試分析當(dāng)譯碼器工作時(shí)，請(qǐng)對(duì)應(yīng)A、B的狀態(tài)寫出Y10 Y13的狀態(tài)（填表4.6.2）；3說明圖4.6電路的邏輯功能。2線4線譯碼器的功能見式4.6，工作時(shí)S = 0。 （式4. 6） 圖4.6見答表4.6， 是4線-16線譯碼器。 答表4.6.1 答表4.6.2 處于工作狀態(tài) 的譯碼器C D應(yīng) 輸入的狀態(tài) C D A B Y10 Y11 Y12 Y13 0 00 11 01 1 0 0 0 1 1 0 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 047 觸發(fā)器電路如圖4.7 (a) 所示，寫出觸發(fā)器輸出端Q 的表達(dá)式并根據(jù)圖 (b) 給定的波形 ，對(duì)應(yīng)畫出各輸出端Q的波形

23、。設(shè)各觸發(fā)器的初始狀態(tài)均為“0”。 （a） 解: Q1n+1=D1= D（CP上升沿觸發(fā)）Q2n+1=J2Q2 n +K2 Q2n = Q1 nQ2 n + Q1 nQ2 n （CP下降沿觸發(fā)）。波形見答圖4.7。48 觸發(fā)器電路如圖4.8(a) 所示，寫出觸發(fā)器輸出Q 的表達(dá)式并根據(jù)圖 (b) 給定的波形 ，對(duì)應(yīng)畫出各輸出端Q的波形。設(shè)各觸發(fā)器的初始狀態(tài)均為“0”。 圖4.8 解: Q1n+1= Q1n （A下降沿觸發(fā)，當(dāng)Q2=1時(shí)，Q1n+1=0）Q2n+1=D2=Q1 n （B上升沿觸發(fā)）。波形見答圖4.8。49 觸發(fā)器電路如圖4.9 (a) 所示，寫出觸發(fā)器輸出端Q 的表達(dá)式并根據(jù)圖

24、(b) 給定的波形，對(duì)應(yīng)畫出各輸出端Q的波形。設(shè)各觸發(fā)器的初始狀態(tài)均為“0”。 解：Q1n+1= Q1n（CP下降沿觸發(fā)）； Q2n+1= Q2n（Q1下降沿觸發(fā)）；Q3n+1= Q3n （CP上升沿觸發(fā)）；相應(yīng)波形見答圖4.9。 410 十進(jìn)制計(jì)數(shù)器T4160構(gòu)成的計(jì)數(shù)器電路如圖4. 10所示。T4160的功能見表4. 10。（1）分析該電路是幾進(jìn)制計(jì)數(shù)器，畫出狀態(tài)轉(zhuǎn)換圖；（2）若改用復(fù)位法，電路該如何連接，畫出連線圖。CP RD LDS1 S2 工作狀態(tài)圖 4. 10 ´ ­ ´ ´ ­ 0 ´ 1 0 1 1 1 1 1 1&#

25、180; ´´ ´0 1´ 01 1 清 零 預(yù)置數(shù) 保持(包括C)保持(C0) 計(jì) 數(shù)411 電路如圖4.11所示。3線-8線譯碼器的功能表達(dá)式參見式45，十進(jìn)制計(jì)數(shù)器的功能參見表410。（1）說明虛線框內(nèi)的電路為幾進(jìn)制計(jì)數(shù)器，畫出狀態(tài)轉(zhuǎn)換圖；（2）說明整個(gè)電路實(shí)現(xiàn)什么功能。解 （1）六進(jìn)制加法計(jì)數(shù)器，狀態(tài)轉(zhuǎn)換圖見答圖4.11。（2）順序脈沖發(fā)生器。 0000® 0001® 0010­ Q3Q2Q1Q0 ¯0101¬ 0100¬ 0011412 由4位同步二進(jìn)制計(jì)數(shù)器T4161組成的電路如圖4

26、.12， T4161的功能參見表4. 10。試求：（1）當(dāng)預(yù)置數(shù)輸入端D3D2D1D0分別為0011和0101時(shí)，計(jì)數(shù)器的計(jì)數(shù)進(jìn)制各為多少？ （2）畫出兩種情況下的狀態(tài)轉(zhuǎn)換圖。 解 （1）當(dāng)D3D2D1D0 為0011時(shí)，十進(jìn)制加法計(jì)數(shù)器；當(dāng)D3D2D1D0為0101時(shí)，八進(jìn)制加法計(jì)數(shù)器。（2）狀態(tài)轉(zhuǎn)換圖分別見答圖4.12（a）和（b）。 413 分析圖4.13計(jì)數(shù)器電路的功能，分別寫出M =1和M =0時(shí)LD的表達(dá)式，說明當(dāng)M =1和M =0時(shí)電路的進(jìn)制。T4161為四位二進(jìn)制加法計(jì)數(shù)器，其功能參見表4.10。 解： M0時(shí)，六進(jìn)制加法計(jì)數(shù)器；M1時(shí)，十進(jìn)制加法計(jì)數(shù)器。狀態(tài)轉(zhuǎn)換圖分別見答圖4

27、.13（a）（b）所示。414 試用四位二進(jìn)制加法計(jì)數(shù)器T4161芯片構(gòu)成十三進(jìn)制加法計(jì)數(shù)器，其狀態(tài)轉(zhuǎn)換圖見圖4.14（a），T4161的外部引線排列見圖4.14（b）、功能參見表4.10。 （a） （b）415電路如圖4.15所示。分析電路，說明它是幾進(jìn)制加（減）法計(jì)數(shù)器，畫出狀態(tài)轉(zhuǎn)換圖。如果要使電路實(shí)現(xiàn)相應(yīng)的逆運(yùn)算，電路應(yīng)如何連接，畫出電路連接圖。T4191是四位同步可逆計(jì)數(shù)器，其功能見表4.15所示。表4.15 S LD M CP 工 作 狀 態(tài) 圖4.150 1 0 ­0 1 1 ­´ 0 ´ ´1 1 ´ ´ 加

28、法 計(jì) 數(shù) 減 法 計(jì) 數(shù) 預(yù) 置 數(shù) 保 持 答：十進(jìn)制加法計(jì)數(shù)器，狀態(tài)轉(zhuǎn)換圖見答圖4.13（a），十進(jìn)制減法計(jì)數(shù)器見答圖4.15（b）。0000® 0001 ® 0010®0011®0100®0101®0110®0111®1000®1001®1001­ 416 555定時(shí)器見圖4.16（a）所示。（1）試用圖（a）所示的555定時(shí)器構(gòu)成一個(gè)施密特觸發(fā)器，畫出連線圖； （2）定性畫出該施密特觸發(fā)器的電壓傳輸特性； （3）若電源電壓Ucc=6V，輸入電壓為圖（b）所示的三角波，對(duì)應(yīng)畫出

29、輸出uo的波形。答： （a） （b） （c） A2 A1 A0 F1 F0 A2 A1 A0 F1 F0 0 0 0 0 0 1 0 1 0 0 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 0 1 1 1 1 0 0 1 0 1 1 1417 試用圖4.17 的ROM設(shè)計(jì)一個(gè)全加器，全加器的真值表見表4.17，寫出輸出F1 F0的表達(dá)式，并在其輸出交叉點(diǎn)上標(biāo)出連接狀態(tài)圖。 解: 417 F 1 =A2A1A0 +A2A1A0+A2A1A0 +A2A1A0 F0 =A2A1A0 +A2A1A0+A2A1A0 +A2A1A0畫出ROM結(jié)點(diǎn)圖見答圖4. 14所示。4.18

30、 分析圖4.18所示電路功能，對(duì)應(yīng)CP畫出QA、QB、QC和Y的波形，設(shè)觸發(fā)器的初始狀態(tài)為0。八選一數(shù)據(jù)選擇器的功能見式4.18。 Y=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+A2A1A0D4+A2A1A0D5+A2A1A0D6 +A2A1A0D7 （式4.18） 答: Q1n+1= Q1n（CP下降沿觸發(fā)），：Q2n+1= Q2n（QA下降沿觸發(fā)），Q3n+1= Q3n（QB下降沿觸發(fā)）。Y=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+A2A1A0D4+A2A1A0D5+A2A1A0D6 +A2A1A0D7 =A2A1A0+ A2A

31、1A0見答圖4.18。答圖4.18五、 分析下圖所示的時(shí)序邏輯電路，寫出其激勵(lì)方程、狀態(tài)方程和輸出方程，畫出其狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖，并說明電路實(shí)現(xiàn)的邏輯功能。解： 激勵(lì)方程 J0=K0=1 J1=K1=AQ0 輸出方程 狀態(tài)方程 狀態(tài)轉(zhuǎn)換表 狀態(tài)轉(zhuǎn)換圖功能：該電路是一個(gè)同步可逆2位二進(jìn)制（模4）計(jì)數(shù)器。 A=0時(shí)，加計(jì)數(shù)，Z上升沿觸發(fā)進(jìn)位，A=1時(shí)，減計(jì)數(shù)器，Z下降沿觸發(fā)借位。六、請(qǐng)繪制由555定時(shí)器構(gòu)成的施密特觸發(fā)器的電路圖。若輸入U(xiǎn)i的波形如下圖所示，又知VCC=15V，5腳不外加控制電壓。求正向閾值電壓VT+ ，負(fù)向閾值電壓VT- ，并畫出該電路輸出Uo的波形。555定時(shí)器的符號(hào) 解： 555定時(shí)器構(gòu)成的施密特觸發(fā)器的電路及輸出Uo的波形如下圖。七、）分析圖示邏輯電路，求出F的邏輯函數(shù)表達(dá)式，化簡(jiǎn)后用最少的與非門實(shí)現(xiàn)之，并畫出邏輯電路圖。 解:八今有A、B、C三人可以進(jìn)入某秘密檔案室，但條件是A、B、C三人在場(chǎng)或有兩人在場(chǎng)，但其中一人必須是A，否則報(bào)警系統(tǒng)就發(fā)出警報(bào)信號(hào)。試：（1）列出真值表； （2）寫出邏輯表達(dá)式并化簡(jiǎn)； （3）畫出邏輯圖。解：設(shè)變量A、B、C表示三個(gè)人，邏輯1表示某人在場(chǎng)，0表示不在場(chǎng)。F表示警報(bào)信號(hào)，F(xiàn)=1表示