電子技術(shù)基礎(chǔ) 數(shù)字部分(第六版) 康華光第3章邏輯門電路共9節(jié)

1、3 邏輯門電路邏輯門電路3.1 邏輯門電路簡(jiǎn)介邏輯門電路簡(jiǎn)介3.2 基本基本CMOSCMOS邏輯門電路邏輯門電路3.3 CMOS CMOS邏輯門電路的不同輸出結(jié)構(gòu)及參數(shù)邏輯門電路的不同輸出結(jié)構(gòu)及參數(shù)3.4 類類NMOSNMOS和和BiCMOSBiCMOS邏輯門電路邏輯門電路3.5 TTL邏輯門電路邏輯門電路*3.6 ECL ECL邏輯門電路邏輯門電路3.7 邏輯描述中的幾個(gè)問題邏輯描述中的幾個(gè)問題3.8 邏輯門電路使用中的幾個(gè)實(shí)際問題邏輯門電路使用中的幾個(gè)實(shí)際問題3.9 用用VerilogHDLVerilogHDL描述描述CMOSCMOS邏輯門電路邏輯門電路教學(xué)基本要求：教學(xué)基本要求：1、了解

2、半導(dǎo)體器件的開關(guān)特性。了解半導(dǎo)體器件的開關(guān)特性。2、熟練掌握熟練掌握基本邏輯門（與、或、與非、或非、異或基本邏輯門（與、或、與非、或非、異或門）、三態(tài)門、門）、三態(tài)門、OD門（門（OC門）和傳輸門的邏輯功能。門）和傳輸門的邏輯功能。3、學(xué)會(huì)門電路邏輯功能分析方法。學(xué)會(huì)門電路邏輯功能分析方法。4、掌握掌握邏輯門的主要參數(shù)及在應(yīng)用中的接口問題。邏輯門的主要參數(shù)及在應(yīng)用中的接口問題。3. 邏輯門電路邏輯門電路3.1 邏輯門電路簡(jiǎn)介邏輯門電路簡(jiǎn)介3.1.1 各種邏輯門電路系列簡(jiǎn)介各種邏輯門電路系列簡(jiǎn)介3.1.2 開關(guān)電路開關(guān)電路1 、邏輯門邏輯門: :實(shí)現(xiàn)基本邏輯運(yùn)算和常用邏輯運(yùn)算的單元電路。實(shí)現(xiàn)基本

3、邏輯運(yùn)算和常用邏輯運(yùn)算的單元電路。2、 邏輯門電路的分類邏輯門電路的分類二極管門電路二極管門電路三極管門電路三極管門電路TTL門電路門電路MOS門電路門電路PMOS門門CMOS門門邏輯門電路邏輯門電路分立門電路分立門電路集成門電路集成門電路NMOS門門3.1.1 各種邏輯門電路系列簡(jiǎn)介各種邏輯門電路系列簡(jiǎn)介BiCMOS門電路門電路1.CMOS集成電路集成電路: :廣泛應(yīng)用于超大規(guī)模、甚大規(guī)模集成電路廣泛應(yīng)用于超大規(guī)模、甚大規(guī)模集成電路 4000 4000系列系列74HC 74HCT74VHC 74VHCT速度慢速度慢與與TTL不不兼容兼容抗干擾抗干擾功耗低功耗低74LVC 74AUC速度加快速

4、度加快與與TTL兼容兼容負(fù)載能力強(qiáng)負(fù)載能力強(qiáng)抗干擾抗干擾功耗低功耗低速度兩倍于速度兩倍于74HC與與TTL兼容兼容負(fù)載能力強(qiáng)負(fù)載能力強(qiáng)抗干擾抗干擾功耗低功耗低低低( (超低超低) )電壓電壓速度更加快速度更加快負(fù)載能力強(qiáng)負(fù)載能力強(qiáng)抗干擾抗干擾功耗低功耗低 7474系列系列74LS系列系列74AS系列系列 74ALS2.TTL 集成電路集成電路: :廣泛應(yīng)用于中大規(guī)模集成電路廣泛應(yīng)用于中大規(guī)模集成電路3.1.1 數(shù)字集成電路簡(jiǎn)介數(shù)字集成電路簡(jiǎn)介邏輯變量取值邏輯變量取值0或或1，對(duì)應(yīng)電路中電子器件的，對(duì)應(yīng)電路中電子器件的“閉合閉合”與與“斷斷開開”。3.1.2 開關(guān)電路開關(guān)電路vO=VCC R V

5、CC vO=0 VCC R S S (a) 輸出邏輯輸出邏輯1 (b) 輸出邏輯輸出邏輯0MOSMOS管或管或BJTBJT管可以作為開關(guān)。管可以作為開關(guān)。3.2 基本基本CMOS邏輯門電路邏輯門電路3.2.1 MOS管及其開關(guān)特性管及其開關(guān)特性3.2.2 CMOS反相器反相器3.2.3 其他基本其他基本CMOS邏輯門電路邏輯門電路3.2.4 CMOS傳輸門傳輸門CMOS門電路是以門電路是以MOS管為開關(guān)器件。管為開關(guān)器件。MOS管的分類：管的分類：N溝道溝道P溝道溝道P P溝道溝道N溝道溝道MOS增強(qiáng)型增強(qiáng)型耗盡型耗盡型3.2.1 MOS管及其開關(guān)特性管及其開關(guān)特性1. N溝道溝道增強(qiáng)型增強(qiáng)型

6、MOS管的結(jié)構(gòu)和工作原理管的結(jié)構(gòu)和工作原理MOS管的分類：管的分類： G D S P N N SiO2 B 源極源極柵極柵極漏極漏極p-型半導(dǎo)體型半導(dǎo)體n-型半導(dǎo)體型半導(dǎo)體 G D S B G D S 符號(hào)符號(hào)1. N溝道增強(qiáng)型溝道增強(qiáng)型MOS管的結(jié)構(gòu)和工作原理管的結(jié)構(gòu)和工作原理 G D S P N N B VGS n-溝道 VDS (1) VGS 控制溝道的導(dǎo)電性控制溝道的導(dǎo)電性o vGS=0, vDS 0, 等效背靠背連接的兩個(gè)二極管等效背靠背連接的兩個(gè)二極管, iD 0。o vGS0, 建立電場(chǎng)建立電場(chǎng) 反型層反型層 vDS0, iD 0。o 溝道建立的最小溝道建立的最小 vGS 值稱為

7、值稱為開啟電壓開啟電壓 VT.1. N溝道增強(qiáng)型溝道增強(qiáng)型MOS管的結(jié)構(gòu)和工作原理管的結(jié)構(gòu)和工作原理(2) VGS 和和VDS共同作用共同作用 G D S P N N B VGS n-溝道 VDS o vGS VT, vDS0, 靠近漏極的電壓減小。靠近漏極的電壓減小。o當(dāng)當(dāng)VGS VT, iD 隨隨VDS增加幾乎成線性增加增加幾乎成線性增加 。o 當(dāng)當(dāng)vDS vGD=(vGS vDS) VT, 漏極漏極處出現(xiàn)處出現(xiàn)夾斷夾斷。o 繼續(xù)增加繼續(xù)增加VDS 夾斷區(qū)域變夾斷區(qū)域變大，大， iD 飽和。飽和。2. N溝道增強(qiáng)型溝道增強(qiáng)型MOS管的輸出特性和轉(zhuǎn)移特性管的輸出特性和轉(zhuǎn)移特性TGSDSTGS

8、 ,VvvVv輸出特性分為輸出特性分為o 截止區(qū)：截止區(qū)：o 可變電阻區(qū)：溝道產(chǎn)生可變電阻區(qū)：溝道產(chǎn)生， iD 隨隨vDS線性增加，線性增加， rds為為受受vGS控制控制可變電阻?？勺冸娮?。)(21ddTGSncostDDSdsGSVvKivrvo 飽和區(qū)：飽和區(qū)：0 ,DTGSiVv iD O vGS VT (a)輸出特性曲線（b）轉(zhuǎn)移特性曲線3. 其他類型的其他類型的MOS管管(1) P溝道增強(qiáng)型溝道增強(qiáng)型MOS管管o 結(jié)構(gòu)與結(jié)構(gòu)與NMOS管相反。管相反。o vGS、vDS 電壓極性與電壓極性與NMOS管相反。管相反。o 開啟電壓開啟電壓vT為負(fù)值為負(fù)值iD d g s B ( (a a

9、) )標(biāo)標(biāo)準(zhǔn)準(zhǔn)符符號(hào)號(hào) d g s ( (b b) )簡(jiǎn)簡(jiǎn)化化符符號(hào)號(hào) (2) N溝道耗盡型溝道耗盡型MOS管管 G D S P N N B + + + + + + + o 絕緣層摻入正離子，使襯底表面形絕緣層摻入正離子，使襯底表面形成成N溝道。溝道。o vGS電壓可以是正值、零或負(fù)值。電壓可以是正值、零或負(fù)值。o vGS達(dá)到某一負(fù)值達(dá)到某一負(fù)值vP，溝道被夾斷，溝道被夾斷， iD =0。(2) N溝道耗盡型溝道耗盡型MOS管管 N溝道耗盡型溝道耗盡型MOS管符號(hào)如圖。管符號(hào)如圖。(3) P溝道耗盡型溝道耗盡型MOS管管 d g s B d g s ( (a a) )標(biāo)標(biāo)準(zhǔn)準(zhǔn)符符號(hào)號(hào) ( (b

10、 b) )簡(jiǎn)簡(jiǎn)化化符符號(hào)號(hào) d g s B d g s ( (a a) )標(biāo)標(biāo)準(zhǔn)準(zhǔn)符符號(hào)號(hào) ( (b b) )簡(jiǎn)簡(jiǎn)化化符符號(hào)號(hào) 結(jié)構(gòu)與結(jié)構(gòu)與N溝道耗盡型溝道耗盡型MOS管相反。管相反。符號(hào)如圖所示。符號(hào)如圖所示。4. MOS管開關(guān)電路管開關(guān)電路：MOS管工作在可變電阻區(qū)，輸出低電平管工作在可變電阻區(qū)，輸出低電平: : MOS管截止，管截止， 輸出高電平輸出高電平當(dāng)當(dāng)I VTd vO Rd VDD vI s g iD/mA O vDS / V VGS1 VGS2 VGS3 VGS4 VDSVGS VT 飽和區(qū) VDSVGS VT 可變電阻區(qū) VDS=VGS VT VGSVT 截止區(qū) pMOS管相

11、當(dāng)于一個(gè)由管相當(dāng)于一個(gè)由vGS控制的無觸點(diǎn)開關(guān)?？刂频臒o觸點(diǎn)開關(guān)。MOS管工作在可變電阻區(qū)，相當(dāng)于開關(guān)管工作在可變電阻區(qū)，相當(dāng)于開關(guān)“閉合閉合”，輸出為低電平。輸出為低電平。MOS管截止，相當(dāng)于開關(guān)管截止，相當(dāng)于開關(guān)“斷斷開開”，輸出為高電平。，輸出為高電平。p當(dāng)當(dāng)I 為低電平時(shí)：為低電平時(shí)：p當(dāng)當(dāng)I為高電平時(shí)：為高電平時(shí)：p由于由于MOS管柵極、漏極與襯底間電容，柵極與漏極之間管柵極、漏極與襯底間電容，柵極與漏極之間的電容存在，電路在狀態(tài)轉(zhuǎn)換之間有電容充、放電過程。的電容存在，電路在狀態(tài)轉(zhuǎn)換之間有電容充、放電過程。p輸出波形上升沿、下降沿變得緩慢。輸出波形上升沿、下降沿變得緩慢。5. MOS

12、管開關(guān)電路的動(dòng)態(tài)特性管開關(guān)電路的動(dòng)態(tài)特性3.2.2 CMOS 反相器反相器1.1.工作原理工作原理+VDD+5VD1S1vivOTNTPD2S20V+5VvivGSNvGSPTNTPvO0 V 0V 5V截止截止導(dǎo)通導(dǎo)通 5V5 V5V 0V導(dǎo)通導(dǎo)通截止截止0 VVTN = 2 VVTP = 2 V邏輯圖邏輯圖AL 邏輯表達(dá)式邏輯表達(dá)式vi (A)0vO(L)1邏輯真值表邏輯真值表10)VVVTPTNDD( AL 第一，第一，vI是高電平還是低電平是高電平還是低電平 ，TN和和TP中總是一個(gè)導(dǎo)通而中總是一個(gè)導(dǎo)通而另一個(gè)截止。另一個(gè)截止。CMOS反相器的靜態(tài)功耗幾乎為零。反相器的靜態(tài)功耗幾乎為零

13、。 第二，第二，MOS管導(dǎo)通電阻低，截止電阻高。使充、放電時(shí)間管導(dǎo)通電阻低，截止電阻高。使充、放電時(shí)間常數(shù)小，開關(guān)速度更快，具有更強(qiáng)的帶負(fù)載能力。常數(shù)小，開關(guān)速度更快，具有更強(qiáng)的帶負(fù)載能力。 第三，第三，MOS管的，管的，IG0，輸入電阻高。，輸入電阻高。 理論上可以帶任意理論上可以帶任意同類門，但負(fù)載門輸入雜散電容會(huì)影響開關(guān)速度。同類門，但負(fù)載門輸入雜散電容會(huì)影響開關(guān)速度。 CMOS反相器的重要特點(diǎn)：反相器的重要特點(diǎn)：2. 電壓電壓傳輸特性和電流傳輸特性傳輸特性和電流傳輸特性)v(fvIO 電壓傳輸特性電壓傳輸特性)(IDvfi 電流傳輸特性電流傳輸特性(Transfer character

14、istic )3. 輸入邏輯電平和輸出邏輯電平輸入邏輯電平和輸出邏輯電平05VIN /VVOUT/V5VIHminVILmax輸入高電輸入高電平平輸入低輸入低電平電平無定義無定義輸出高電平輸出高電平05VIN /VVOUT/V5VIHminVILmaxVOHminVOLmax輸出低電輸出低電平平無定義無定義輸出高電平的下限值輸出高電平的下限值 VOH(min)輸入低電平的上限值輸入低電平的上限值 VIL(max)輸入高電平的下限值輸入高電平的下限值 VIL(min)輸出低電平的上限值輸出低電平的上限值 VOH(max)4.CMOS反相器反相器的工作速度的工作速度在由于電路具有互補(bǔ)對(duì)稱的性質(zhì)，它

15、的開通時(shí)間與關(guān)在由于電路具有互補(bǔ)對(duì)稱的性質(zhì)，它的開通時(shí)間與關(guān)閉時(shí)間是相等的。平均延遲時(shí)間小于閉時(shí)間是相等的。平均延遲時(shí)間小于10 ns。 帶電容負(fù)載帶電容負(fù)載A BTN1 TP1 TN2 TP2L0 00 11 01 1截止截止 導(dǎo)通導(dǎo)通 截止截止導(dǎo)通導(dǎo)通 導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止截止截止導(dǎo)通導(dǎo)通截止截止截止截止截止截止 截止截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通1110與非門與非門1. CMOS 與與非門非門vA+VDD+5VTP1TN1TP2TN2ABLvBvL(a)(a)電路結(jié)構(gòu)電路結(jié)構(gòu)(b)(b)工作原理工作原理VTN = 2 VVTP = 2 V0V5VN輸入的與非門的電路輸入的與非門的電路?

16、輸入端增加有什么問題輸入端增加有什么問題?3.2.3 其他基本其他基本CMOS 邏輯門電路邏輯門電路ABABL 或非門或非門BAL 2.2.CMOS 或或非門非門+VDD+5VTP1TN1TN2TP2ABLA B TN1 TP1 TN2 TP2L0 00 11 01 1截止截止導(dǎo)通導(dǎo)通截止截止導(dǎo)通導(dǎo)通 導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止截止截止導(dǎo)通導(dǎo)通截止截止截止截止截止截止截止截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通10000V5VVTN = 2 VVTP = 2 VN輸入的或非門的電路的結(jié)構(gòu)輸入的或非門的電路的結(jié)構(gòu)?輸入端增加有什么問題輸入端增加有什么問題?AB例：分析例：分析CMOS電路，說明其邏輯功能。電路

17、，說明其邏輯功能。BA BABAXBAL BABA BA =A B 異或門電路異或門電路3.2.4 CMOS傳輸門傳輸門( (雙向模擬開關(guān)雙向模擬開關(guān)) ) 1 1. 傳輸門的結(jié)構(gòu)及工作原理傳輸門的結(jié)構(gòu)及工作原理TP vI /vO TN vO /vI C C +5V 0V 電路電路vI /vO vO /vI C C T G 邏輯符號(hào)邏輯符號(hào)I / Oo/ IC等效電路等效電路TP vI /vO TN vO /vI C C +5V 0V 1、傳輸門的結(jié)構(gòu)及工作原理傳輸門的結(jié)構(gòu)及工作原理 設(shè)設(shè)TP:|VTP|=2V， TN:VTN=2V， I的變化范圍為的變化范圍為0到到+5V。 0V+5V0V到

18、到+5V GSN0, TP截止截止1）當(dāng)）當(dāng)c=0， c =1時(shí)時(shí)c=0=0V， c c=1=+5VC TP vO/vI vI/vO +5V 0V TN C+5V0V GSP= 0V (2V+5V)= 2V 5V GSN=5V (0V+3V)=(52)V b、 I=2V5V GSNVTN, TN導(dǎo)通導(dǎo)通a、 I=0V3VTN導(dǎo)通，導(dǎo)通，TP導(dǎo)通導(dǎo)通 GSP |VT|, TP導(dǎo)通導(dǎo)通C、 I=2V3VIOvv 2）當(dāng)）當(dāng)c=1， c =0時(shí)時(shí)(1) 傳輸門組成的異或門傳輸門組成的異或門B=0TG1斷開斷開, TG2導(dǎo)通導(dǎo)通 L=AB=12. 傳輸門的應(yīng)用傳輸門的應(yīng)用TG1導(dǎo)通導(dǎo)通, TG2斷開斷

19、開 L=A(2) 傳輸門組成的數(shù)據(jù)選擇器傳輸門組成的數(shù)據(jù)選擇器C=0TG1導(dǎo)通導(dǎo)通, TG2斷開斷開 L=XTG2導(dǎo)通導(dǎo)通, TG1斷開斷開 L=YC=12. 傳輸門的應(yīng)用傳輸門的應(yīng)用X VDD Y C L TG2 TG1 3.3 CMOS邏輯門電路的不同輸出結(jié)構(gòu)及參數(shù)邏輯門電路的不同輸出結(jié)構(gòu)及參數(shù)3.3.1 CMOS邏輯門電路的保護(hù)和緩沖電路邏輯門電路的保護(hù)和緩沖電路3.3.2 CMOS漏極開路和三態(tài)門電路漏極開路和三態(tài)門電路3.3.3 CMOS邏輯門電路的重要參數(shù)邏輯門電路的重要參數(shù)3.3.1 輸入保護(hù)電路和緩沖電路輸入保護(hù)電路和緩沖電路 基基本本邏邏輯輯功功能能電電路路 基基本本邏邏輯輯

20、功功能能電電路路 輸輸入入保保護(hù)護(hù)緩緩沖沖電電路路 輸輸出出緩緩沖沖電電路路 VDD vi vo 采用緩沖電路能統(tǒng)一參數(shù)，使不同內(nèi)部邏輯集成邏輯門電路采用緩沖電路能統(tǒng)一參數(shù)，使不同內(nèi)部邏輯集成邏輯門電路具有相同的輸入和輸出特性。具有相同的輸入和輸出特性。1. 1. 輸入端保護(hù)電路輸入端保護(hù)電路: :(1) 0 vI VDD + vDF 二極管導(dǎo)通電壓：二極管導(dǎo)通電壓：vDF(3) vI 3.3V3.3V。 兩系列兩系列VI(min)均為均為0V0V，考慮保護(hù)二極管作用，考慮保護(hù)二極管作用，VI(min)=-0.5V。1. 各種門電路輸入或輸出電壓的極值各種門電路輸入或輸出電壓的極值 VDD v

21、I TP D2 D1 TN 接基本邏輯功能電路TN 74HC 系列輸入電路系列輸入電路 VDD vI TP D2 TN 接基本邏輯功能電路TN 74AHC 系列輸入電路系列輸入電路 （2 2）輸出電壓極值）輸出電壓極值VO(max) 和和VO(min) 有些邏輯門電路允許有些邏輯門電路允許VO超過超過VDD，有些不允許。，有些不允許。 74HC和和AHC系列最大輸入系列最大輸入VO(max) = =VDD + +0.5V，不能超過，不能超過VDD 。 74LVC系列系列VO(max) = =6.5V。采用采用VDD = =3.3V時(shí)時(shí), ,允許允許VO3.3V,3.3V,只要只要小于小于6.5

22、V6.5V即可。即可。1. 各種門電路輸入或輸出電壓的極值各種門電路輸入或輸出電壓的極值負(fù)載器件所要求的輸入電壓負(fù)載器件所要求的輸入電壓VOH(min)VIH(min)VOL(max)VIL(max)2. 各種門電路電壓兼容性和電流匹配性問題各種門電路電壓兼容性和電流匹配性問題VOH(min)vO VOL (max) vIVIH(min)VIL (max ) vO vI 驅(qū)動(dòng)門 G1 負(fù)載門G2 灌電流灌電流IIL拉電流拉電流IIH對(duì)負(fù)載器件提供足夠大的拉電流和灌電流對(duì)負(fù)載器件提供足夠大的拉電流和灌電流 IOH(max) IIH(total)IOL(max) IIL(total)101n個(gè)個(gè)0

23、10n個(gè)個(gè)IOHIIHIILIOL驅(qū)動(dòng)電路必須能為負(fù)載電路提供足夠的驅(qū)動(dòng)電流驅(qū)動(dòng)電路必須能為負(fù)載電路提供足夠的驅(qū)動(dòng)電流 驅(qū)動(dòng)電路驅(qū)動(dòng)電路 負(fù)載電路負(fù)載電路1、）、）VOH(min) VIH(min)2、）、）VOL(max) VIL(max)4、）、）IOL(max) IIL(total)驅(qū)動(dòng)電路必須能為負(fù)載電路提供合乎相應(yīng)標(biāo)準(zhǔn)的高、低電平驅(qū)動(dòng)電路必須能為負(fù)載電路提供合乎相應(yīng)標(biāo)準(zhǔn)的高、低電平 IOH(max) IIH(total)3、）、）圖中給出了各個(gè)系列在給定電源電壓下四個(gè)邏輯電平參數(shù)圖中給出了各個(gè)系列在給定電源電壓下四個(gè)邏輯電平參數(shù)5.0V VCC VOH VIH VIL VOL 4.4

24、V 3.5V 1.5V 0.5V 0.0V GND 5V CMOS系系列列 5.0V VCC VOH VIH VIL VOL 2.4V 2.0V 0.8V 0.4V 0.0V GND 5V TTL系系列列 2.5V VCC VOH VIH VIL VOL 2.0V 1.7V 0.7V 0.4V 0.0V GND 2.5V CMOS系系列列 3.3VCC VOH VIH VIL VOL 2.4V 2.0V 0.8V 0.4V 0.0V GND 3.3V LVTTL系系列列 1.8V VCC VOH VIH VIL VOL 1.35V 1.17V 0.63V 0.45V 0.0V GND 1.8V

25、 CMOS系系列列 （HC、 AHC等等系系列列） （TTL、HCT、AHCT等等系系列列） （LVC、AUP、 BiCMOS等等系系列列） （LVC、AUC、AVC、 AUP等等系系列列） （與與2.5V CMOS系系列列相相同同） 1.5VCC VOH VIH VIL VOL 1.150.975V 0.525V 0.350.0V GND 1.5V CMOS系系列列 （與與2.5V CMOS系系列列相相同同） 3、5V CMOS門驅(qū)動(dòng)門驅(qū)動(dòng)3.3V CMOS門門VOH（min)=4.4V VOL(max) =0.5V3.3V CMOS門系列門系列 VIH(min) = 2V VIL(max

26、)= 0.8VIOH（max)= 20 AIIH（max)=5 AVOH(min) VIH(min)VOL(max) VIL(max)帶拉電流負(fù)載帶拉電流負(fù)載輸出、輸入電壓輸出、輸入電壓帶灌帶灌電流負(fù)載電流負(fù)載已知：已知：5V CMOS門系列門系列IOL（max)= 20 AIIL（max)= 5 A，IOH(max) IIH(total)IOL(max) IIL(total)當(dāng)負(fù)載門個(gè)數(shù)當(dāng)負(fù)載門個(gè)數(shù)n n小于小于44. 3.3V CMOS門驅(qū)動(dòng)門驅(qū)動(dòng)5V CMOS門門式式2、3、4、都能滿足，但式、都能滿足，但式1 1 VOH(min) VIH(min)不滿足不滿足采用外接上拉電阻。采用外接

27、上拉電阻。（ IO ：驅(qū)動(dòng)門輸出級(jí)截止管的漏電流）：驅(qū)動(dòng)門輸出級(jí)截止管的漏電流）IHOOHn(IIRVVPDD VOH（min)=2.4V VOL(max) =0.4V5V CMOS門系列門系列 VIH(min)=3.5V VIL(max )=1.5VIOH（max)= 0.1mAIIH（max)=5 A已知：已知：3.3V CMOS門系列門系列IOL（max)= 0.1mAIIL（max)= 5 A，5. 低電壓低電壓CMOS電路之間的接口電路之間的接口 不同系列邏輯電路之間接口，通常采用專門的邏輯電平不同系列邏輯電路之間接口，通常采用專門的邏輯電平轉(zhuǎn)換器，如圖所示。轉(zhuǎn)換器，如圖所示。VDD

28、A和和VDDB分別為兩種系列邏輯電路分別為兩種系列邏輯電路的電源電壓。的電源電壓。VDDA 邏輯電路 A VDDB 邏輯電路 B 電電平平 轉(zhuǎn)轉(zhuǎn)換換器器 1. 用門電路直接驅(qū)動(dòng)顯示器件用門電路直接驅(qū)動(dòng)顯示器件3.8.2 門電路帶負(fù)載時(shí)的接口電路門電路帶負(fù)載時(shí)的接口電路LED R vI DFOHIVVR DOLFCCIVVVR 門電路的輸入為低電平，輸出為高電平時(shí)，門電路的輸入為低電平，輸出為高電平時(shí)，LED發(fā)光發(fā)光當(dāng)輸入信號(hào)為高電平，輸出為低電平時(shí)當(dāng)輸入信號(hào)為高電平，輸出為低電平時(shí),LED發(fā)光發(fā)光VCC LED R vI 解：解：LED正常發(fā)光需要幾正常發(fā)光需要幾mA的電流，并且導(dǎo)通時(shí)的壓降的

29、電流，并且導(dǎo)通時(shí)的壓降VF為為1.6V。根據(jù)表。根據(jù)表3.3.4查得，當(dāng)查得，當(dāng)VCC=5V時(shí)，時(shí)，VOL=0.1V，IOL(max)=4mA。因此。因此ID取值不能超過取值不能超過4mA。限流電阻的最小。限流電阻的最小值為值為825mA4V10615 ).(R例例3.8.2 試用試用74HC04六個(gè)六個(gè)CMOS反相器中的一個(gè)作為接口反相器中的一個(gè)作為接口電路，使門電路的輸入為高電平時(shí)，電路，使門電路的輸入為高電平時(shí)，LED導(dǎo)通發(fā)光。導(dǎo)通發(fā)光。2. 2. 機(jī)電性負(fù)載接口機(jī)電性負(fù)載接口繼繼電電器器 限限流流電電阻阻 vI 用各種數(shù)字電路來控制機(jī)電性系統(tǒng)的功能用各種數(shù)字電路來控制機(jī)電性系統(tǒng)的功能,

30、 ,而機(jī)電系統(tǒng)所需而機(jī)電系統(tǒng)所需的工作電壓和工作電流比較大。要使這些機(jī)電系統(tǒng)正常工作，的工作電壓和工作電流比較大。要使這些機(jī)電系統(tǒng)正常工作，必須擴(kuò)大驅(qū)動(dòng)電路的輸出電流以提高帶負(fù)載能力，而且必要時(shí)必須擴(kuò)大驅(qū)動(dòng)電路的輸出電流以提高帶負(fù)載能力，而且必要時(shí)要實(shí)現(xiàn)電平轉(zhuǎn)移。要實(shí)現(xiàn)電平轉(zhuǎn)移。如果負(fù)載所需的電流不特別大，可以將兩個(gè)反相器并聯(lián)如果負(fù)載所需的電流不特別大，可以將兩個(gè)反相器并聯(lián)作為驅(qū)動(dòng)電路，并聯(lián)后總的最大負(fù)載電流略小于單個(gè)門最作為驅(qū)動(dòng)電路，并聯(lián)后總的最大負(fù)載電流略小于單個(gè)門最大負(fù)載電流的兩倍。大負(fù)載電流的兩倍。如果負(fù)載所需的電流比較大，則需要在數(shù)字電路的輸出如果負(fù)載所需的電流比較大，則需要在數(shù)字電

31、路的輸出端與負(fù)載之間接入一個(gè)功率驅(qū)動(dòng)器件。端與負(fù)載之間接入一個(gè)功率驅(qū)動(dòng)器件。1. 多余輸入端的處理措施多余輸入端的處理措施3.8.3 抗干擾措施抗干擾措施以不改變電路工作狀態(tài)及穩(wěn)定可靠為原則。以不改變電路工作狀態(tài)及穩(wěn)定可靠為原則。一是與其他輸入端并接，二是直接接電源或地。與門、與非一是與其他輸入端并接，二是直接接電源或地。與門、與非門輸入端接電源?；蜷T、或非門輸入端接地。門輸入端接電源?；蜷T、或非門輸入端接地。在直流電源和地之間接去耦合濾波電容，濾除干擾信號(hào)。在直流電源和地之間接去耦合濾波電容，濾除干擾信號(hào)。2. 去耦合濾波電容去耦合濾波電容將電源地和信號(hào)地、模擬和數(shù)字地分開。印刷版的連線盡量

32、將電源地和信號(hào)地、模擬和數(shù)字地分開。印刷版的連線盡量短短,以去除寄生干擾。以去除寄生干擾。3. 接地和安裝工藝接地和安裝工藝傳統(tǒng)封裝的傳統(tǒng)封裝的2輸入與非門輸入與非門3.8.4 小尺寸邏輯和寬總線系列小尺寸邏輯和寬總線系列相比傳統(tǒng)邏輯器件，小尺寸邏輯芯片體積更小。它是作為相比傳統(tǒng)邏輯器件，小尺寸邏輯芯片體積更小。它是作為大規(guī)?？删幊踢壿嬈骷难a(bǔ)充或接口。用來修改或完善大規(guī)大規(guī)?？删幊踢壿嬈骷难a(bǔ)充或接口。用來修改或完善大規(guī)模集成芯片之間連線或外圍電路連線。模集成芯片之間連線或外圍電路連線。小尺寸邏輯封裝的小尺寸邏輯封裝的2輸入與非門輸入與非門 1.小尺寸邏輯電路小尺寸邏輯電路寬總線是指將多個(gè)相

33、同的單元電路封裝在一起，以減少體寬總線是指將多個(gè)相同的單元電路封裝在一起，以減少體積、改善電路性能，滿足計(jì)算機(jī)、信息傳輸?shù)仍O(shè)備的總線傳積、改善電路性能，滿足計(jì)算機(jī)、信息傳輸?shù)仍O(shè)備的總線傳輸需求。輸需求。 2.寬總線電路寬總線電路使能使能輸入輸入A輸出輸出YLHLLLHH高阻高阻OE74AUC16240內(nèi)部有內(nèi)部有16個(gè)三態(tài)輸出緩沖器，分成個(gè)三態(tài)輸出緩沖器，分成4組，如組，如圖圖(下一頁下一頁)。使用時(shí)，可連成。使用時(shí)，可連成16位、兩組位、兩組8位或其他形式。位或其他形式。74AUC16240功能表功能表 2.寬總線電路寬總線電路74AUC162403.9 用用VerilogHDL描述描述CMOSCMOS門電路門電路 用用VerilogHDL對(duì)對(duì)MOS管構(gòu)成的電路建模，稱為開關(guān)級(jí)建模，管構(gòu)成的電路建模，稱為開關(guān)級(jí)建模，是最底層的描述。是最底層的描述。 用關(guān)鍵詞用關(guān)鍵詞nmos、pmos定義定義NMOS、PMOS管模型。管模型。rnmos、rpmos定義輸入與輸出端存在電阻的定義輸入與輸出端存在電阻的NMOS、PMOS管模型。管模型。 關(guān)鍵詞關(guān)鍵詞supply1、supply0分別定義了電源線和地線。分別定義了電源線和地線。3.9.1 CMOS門電路的門電路的Verilog建模建模1、設(shè)計(jì)