AMBA_AXI總線詳解

1、AXI總線協(xié)議資料整理第一部分：1 ' AXI 簡(jiǎn)介：AXI (Adva need eXte nsible In terface 是一種總線協(xié)議，該協(xié)議是 ARM 公司提出的 AMBA ( Advaneed Mieroeontroller Bus Architecture)3.0 協(xié)議中 最重要的部分，是一種面向高性能、高帶寬、低延遲的片內(nèi)總線。它的地址 /控 制和數(shù)據(jù)相位是分離的，支持不對(duì)齊的數(shù)據(jù)傳輸，同時(shí)在突發(fā)傳輸中，只需要首地 址，同時(shí)分離的讀寫數(shù)據(jù)通道、并支持顯著傳輸訪問(wèn)和亂序訪問(wèn)， 并更加容易 就行時(shí)序收斂。AXI是AMBA中一個(gè)新的高性能協(xié)議。AXI技術(shù)豐富了現(xiàn)有 的AMB

2、A 標(biāo)準(zhǔn)內(nèi)容，滿足超高性能和復(fù)雜的片上系統(tǒng)(SoC)設(shè)計(jì)的需求。2、AXI特點(diǎn)：?jiǎn)蜗蛲ǖ荔w系結(jié)構(gòu)。信息流只以單方向傳輸，簡(jiǎn)化時(shí)鐘域間的橋接， 減少門數(shù)量。當(dāng)信號(hào)經(jīng)過(guò)復(fù)雜的片上系統(tǒng)時(shí)，減少延時(shí)。支持多項(xiàng)數(shù)據(jù)交換。通過(guò)并行執(zhí)行猝發(fā)操作，極大地提高了數(shù)據(jù)吞吐能力，可 在更短的時(shí)間內(nèi)完成任務(wù)，在滿足高性能要求的同時(shí)，又減少了功耗。獨(dú)立的地址和數(shù)據(jù)通道。地址和數(shù)據(jù)通道分開(kāi)，能對(duì)每一個(gè)通道進(jìn)行單獨(dú)優(yōu) 化，可以根據(jù)需要控制時(shí)序通道，將時(shí)鐘頻率提到最高，并將延時(shí)降到最低。 第二部分：本部分對(duì)AXI1.0協(xié)議的各章進(jìn)行整理。第一章本章主要介紹AXI協(xié)議和AXI協(xié)議定義的基礎(chǔ)事務(wù)。1、AXI總線共有5個(gè)通道分別是

3、read address channel、 write address channel、 read data channel、 write data channe、 write response channe。每一個(gè)AXI傳輸通道都是單方向的。2、每一個(gè)事務(wù)都有地址和控制信息在地址通道(address channel中，用來(lái)描述被傳 輸數(shù)據(jù)的性質(zhì)。3、讀事務(wù)的結(jié)構(gòu)圖如下：5、這5條獨(dú)立的通道都包含一個(gè)信息信號(hào)和一個(gè)雙路的 VALD、READY握手機(jī)制。6信息源通過(guò)VALID信號(hào)來(lái)指示通道中的數(shù)據(jù)和控制信息什么時(shí)候有效。目地源 用READY信號(hào)來(lái)表示何時(shí)能夠接收數(shù)據(jù)。讀數(shù)據(jù)和寫數(shù)據(jù)通道都包括一個(gè)

4、LAST信 號(hào)，用來(lái)指明一個(gè)事物傳輸?shù)淖詈笠粋€(gè)數(shù)據(jù)。7、讀和寫事務(wù)都有他們自己的地址通道，這地址通道攜帶著傳輸事務(wù)所必須的 地址 和信息。8、讀數(shù)據(jù)通道傳送著從設(shè)備到主機(jī)的讀數(shù)據(jù)和讀響應(yīng)信息。讀響應(yīng)信息指明讀事務(wù)的完成狀態(tài)9、寫數(shù)據(jù)通路傳送著主機(jī)向設(shè)備的寫數(shù)據(jù)。每八個(gè)數(shù)據(jù)都會(huì)有一個(gè)byte lane，用來(lái)指明數(shù)據(jù)總線上面的哪些byte有效。寫響應(yīng)通道提供了設(shè)備響應(yīng)寫事務(wù)的 一種方式。這完成信號(hào)每一次突發(fā)式讀寫會(huì)產(chǎn)生一個(gè)。10、主機(jī)和設(shè)備的接口和互聯(lián)圖如下：Master 1|_ Master 2Master 3* Interface|Interconnectinterface1 I Sia 惟空

5、Slave 3Slave 4Figure 1-3 Interface and interconnect11、傳輸?shù)刂沸畔⒑蛿?shù)據(jù)都是在VALID和READY同時(shí)為高時(shí)有效。NoteThe master also drives a set of control signals showing the length and type of the burst, but these signals are omiued from the figure for clurity.12、突發(fā)式讀的時(shí)序圖如下：TO T1 T2 T3 T4 T5 T$17T& T9 T10 Tt1 T12T&T

6、13AAKnL AALTT rLTTjrTjnLn Ti nLTT rL rLJARADORAXAR 沁 ID J ARREADYRDA1AAC ： RLASTHVALIDffRREADYFigure 卜 斗 Read txirst當(dāng)?shù)刂烦霈F(xiàn)在地址總線后，傳輸?shù)臄?shù)據(jù)將出現(xiàn)在讀數(shù)據(jù)通道上。設(shè)備保持VALID 為低直到讀數(shù)據(jù)有效。為了表明一次突發(fā)式讀寫的完成.，設(shè)備用 RLAST信號(hào)來(lái) 表示最后一個(gè)被傳輸?shù)臄?shù)據(jù)13、重疊突發(fā)式讀時(shí)序圖如下：T112 T3T6 T7Th T9TLJL nmL nLTUTL -TurunARADDR* JARVAUO JIA ARRE AD?I、RD AT A1 Tb

7、tAilIe k 1FUASTRvalidlTO ACLKT10 T11T12rr mRREAD#Figure V5 OverlappjnA read bursts 設(shè)備會(huì)在第一次突發(fā)式讀完成后處理第二次突發(fā)式讀數(shù)據(jù)。也就意味著，主機(jī)一開(kāi)始傳送了兩個(gè)地址給設(shè)備。設(shè)備在完全處理完第一個(gè)地址的數(shù)據(jù)之后才開(kāi)始處理第 二個(gè)地址的數(shù)據(jù)。14、突發(fā)式寫時(shí)序圖如下：TO T1 12 T3 T4 T5 T6 17 T8 T9 T10aclk|1)一 r"i ri 一|""awaddr -Xa X !3!:！ i!AVWALID| j.AWREADY I j:WDATAWLASTW

8、VAUDWREADYd（ao）（X-(okay)HFigure 1-6 Write burstBRESPBVAL1DBREADY這一過(guò)程的開(kāi)始時(shí)，主機(jī)發(fā)送地址和控制信息到寫地址通道中，然后主機(jī)發(fā)送每一個(gè) 寫數(shù)據(jù)到寫數(shù)據(jù)通道中。當(dāng)主機(jī)發(fā)送最后一個(gè)數(shù)據(jù)時(shí)，WLAST信號(hào)就變?yōu)楦?。?dāng)設(shè) 備接收完所有數(shù)據(jù)之后他將一個(gè)寫響應(yīng)發(fā)送回主機(jī)來(lái)表明寫事務(wù)完成。15、AXI協(xié)議支持亂序傳輸。他給每一個(gè)通過(guò)接口的事務(wù)一個(gè)IDtag。協(xié)議要求相同ID tag的事務(wù)必須有序完成,而不同ID tag可以亂序完成第二章本章主要介紹一些信號(hào)描述，其中包括全局信號(hào)、寫地址通道信號(hào)、寫數(shù)據(jù) 通道 信號(hào)、寫響應(yīng)通道信號(hào)、讀地址通道

9、信號(hào)、讀數(shù)據(jù)通道信號(hào)、低功耗接口信 號(hào)。本章 的所有表都是以32位的數(shù)據(jù)總線、4位的寫數(shù)據(jù)閘門、4位的ID段。1、全局信號(hào)信號(hào)源描述ACLKClock source全局時(shí)鐘信號(hào)ARESETnReset source全局復(fù)位信號(hào)，低電平有效2、寫地址通道信號(hào)信號(hào)源描述AWID3:0主機(jī)與地址ID，這個(gè)信號(hào)是與地址信號(hào)組的ID tag oAWADDR31:0主機(jī)寫地址。AWLEN3:0主機(jī)突發(fā)式寫的長(zhǎng)度。此長(zhǎng)度決定突發(fā)式寫所傳輸?shù)臄?shù)據(jù)的個(gè) 數(shù)。AWSIZE2:0主機(jī)突發(fā)式與的大小。AWBURST1:0主機(jī)突發(fā)式寫的類型。AWLOCK1:0主機(jī)鎖類型。AWCACHE3:0主機(jī)Cache類型。這信號(hào)指

10、明事務(wù)的bufferable cacheable write-through、write-back、allocate attributes 信息。AWPROT2:0主機(jī)保護(hù)類型。AWVALID主機(jī)寫地址有效。1 =地址和控制信息有效0=地址和控制信息無(wú)效這個(gè)信號(hào)會(huì)一直保持，直到AWREADY變?yōu)楦?。AWREADY設(shè)備寫地址準(zhǔn)備好。這個(gè)信號(hào)用來(lái)指明設(shè)備已經(jīng)準(zhǔn)備好接受地 址和控制信息了。1 =設(shè)備準(zhǔn)備好0=謂備沿準(zhǔn)備好3、寫數(shù)據(jù)通道信號(hào)信號(hào)源描述WID3:0主機(jī)寫ID tag, WID的值必須與AWID的值匹配WDATA31:0主機(jī)寫的數(shù)據(jù)。WSTRB3:0主機(jī)寫閥門。WSTRBn標(biāo)示的區(qū)間為 W

11、DATA(8*n)+7:(8*n)ClM 葫48 47 軸翱徙 312 山15B 7075 I 43|21D1 1 _1 1Figure H Byte lane mappingWLAST主機(jī)寫的最后一個(gè)數(shù)據(jù)。WVALID主機(jī)寫有效1=寫數(shù)據(jù)和閥門有效0=寫數(shù)據(jù)和閥門無(wú)效WREADY設(shè)備寫就緒。指明設(shè)備已經(jīng)準(zhǔn)備好接受數(shù)據(jù)了設(shè)備就緒0=設(shè)備未就緒4、寫響應(yīng)通道信號(hào)信號(hào)源描述BID3:0設(shè)備響應(yīng)ID，這個(gè)數(shù)值必須與AWID的數(shù)值匹配。BRESP1:0設(shè)備寫響應(yīng)。這個(gè)信號(hào)指明寫事務(wù)的狀態(tài)?？赡苡械捻憫?yīng)：OKAY、EXOKAY、SLVERR、DECERR。B VALID設(shè)備與響應(yīng)有效。1=寫響應(yīng)有效0=

12、寫響應(yīng)無(wú)效BREADY主機(jī)接受響應(yīng)就緒。該信號(hào)表不主機(jī)已經(jīng)能夠接受響應(yīng)信息。1 =主機(jī)就緒0 =主機(jī)未就緒5、讀地址通道信號(hào)信號(hào)源描述ARID3:0主機(jī)讀地址ID。ARADDR31:0主機(jī)讀地址。ARLEN3:0主機(jī)突發(fā)式讀長(zhǎng)度。ARSIZE2:0主機(jī)突發(fā)式讀大小。ARBURST1:0主機(jī)突發(fā)式讀類型。ARL0CK1:0主機(jī)鎖類型。ARCACHE3:0主機(jī)Cache類型。ARPROT2:0主機(jī)保護(hù)類型。ARVALID主機(jī)讀地址有效。信號(hào)一直保持，直®J ARREADY為局。1 =地址和控制信息有效0=地址和控制信息無(wú)效ARREADY設(shè)備讀地址就緒。指明設(shè)備已經(jīng)準(zhǔn)備好接受數(shù)據(jù)了。1 =

13、設(shè)備就緒0=設(shè)備未就緒6讀數(shù)據(jù)通道信號(hào)信號(hào)源描述RID3:0設(shè)備讀ID tag。RID的數(shù)值必須與ARID的數(shù)值匹配。RDATA31:0設(shè)備讀數(shù)據(jù)。RRESP1:0設(shè)備讀響應(yīng)。這個(gè)信號(hào)指明讀傳輸?shù)臓顟B(tài)：OKAY、EXOKAY、SLVERR、DECERR。RLAST設(shè)備讀事務(wù)傳送的最后一個(gè)數(shù)據(jù)。RVALID設(shè)備讀數(shù)據(jù)有效。1 =讀數(shù)據(jù)有效。0=讀數(shù)據(jù)無(wú)效。RREADY主機(jī)讀數(shù)據(jù)就緒。1=主機(jī)蝌0 =主機(jī)未就緒7、低功耗接口信號(hào)信號(hào)源描述CSYSREQCLOCK con troller系統(tǒng)低功耗請(qǐng)求。此信號(hào)來(lái)自系統(tǒng)時(shí)鐘控制 器，使外圍設(shè)備進(jìn)入低功耗狀態(tài)。CSYSACK外圍設(shè)備低功耗請(qǐng)求應(yīng)答。CAC

14、TIVE外圍設(shè)備Clock active外圍設(shè)備時(shí)鐘請(qǐng)求0 =外圍設(shè)備時(shí)鐘無(wú)請(qǐng)求第三章本章介紹主機(jī)/設(shè)備之間的握手過(guò)程以及READY和VALD握手信號(hào)的關(guān)系以及 默認(rèn)值。1、全部5個(gè)通道使用相同的VALID/READY握手機(jī)制傳輸數(shù)據(jù)及控制信息。傳輸源 產(chǎn)生VLAID信號(hào)來(lái)指明何時(shí)數(shù)據(jù)或控制信息有效。而目地源產(chǎn)生READY信號(hào)來(lái)指明已經(jīng)準(zhǔn)備好接受數(shù)據(jù)或控制信息。傳輸發(fā)生在 VALID和READY信 號(hào)同時(shí)為高的時(shí)候。VALID和READY信號(hào)的出現(xiàn)有三種關(guān)系。(1 ) VALID先變高READY后變高。時(shí)序圖如下:ACLK|INFORMATIIONftVALIDREADYFigure 3-1

15、VALID before READY handshake在箭頭處信息傳輸發(fā)生。(2) READY先變高VALID后變高。時(shí)序圖如下：ACLKINFORMATIONVALID：READYJ同樣在箭頭處信息傳輸發(fā)生。(3) VALID和READY信號(hào)同時(shí)變高。時(shí)序圖如下:ACLK | LJIINFORMATION: *:valid 0 READY :，XjFigure 3-3 VALID with READY handshake在這種情況下，信息傳輸立馬發(fā)生，如圖箭頭處指明信息傳輸發(fā)生2、通道之間的關(guān)系地址、讀、寫和寫響應(yīng)通道之間的關(guān)系是靈活的。例如，寫數(shù)據(jù)可以出現(xiàn)在接口上早于與其相關(guān)聯(lián)的寫地址。

16、也有可能寫數(shù)據(jù)與寫地址在一個(gè)周期中出現(xiàn)。兩種關(guān)系必須被保持：一(1)讀數(shù)據(jù)必須總是跟在與其數(shù)據(jù)相關(guān)聯(lián)的地址之后。=(2 )寫響應(yīng)必須總是跟在與其相關(guān)聯(lián)的寫事務(wù)的最后出現(xiàn)。3、通道握手信號(hào)之間的依賴性讀事務(wù)握手依賴關(guān)系如圖：Figure 3-4 Read transaction handshake dependencies(1 )設(shè)備可以在ARVALID出現(xiàn)的時(shí)候在給出ARREADY信號(hào)，也可以先給出ARREADY信號(hào)，再等待ARVALID信號(hào)。(2)但是設(shè)備必須等待ARVALID和ARREADY信號(hào)都有效才能給出RVALID信 號(hào)，開(kāi)始數(shù)據(jù)傳輸。寫事務(wù)握手依賴關(guān)系如圖:(ILAWREADY W

17、READY '出信號(hào) AWVALID 或 WVLAID。(2)設(shè)備可以等待信號(hào)AWVALID或WVALID信號(hào)有效或者兩個(gè)都有效之后再 給出AWREADY信號(hào)。(3)設(shè)備可以等待AWVALID或WVALID信號(hào)有效或者兩個(gè)信號(hào)都有效之后再 給出WREADY信號(hào)。Note It is important (hat during a write Iransaciion? a master must not wait tor READY to be asserted before driving WVALID. This could cause a deadlock condition if

18、 the slave is conversely tailing Ibr VV VAI.ID befnre cisserting AW READY.第四章本章主要介紹AXI突發(fā)式讀寫的類型和在一次突發(fā)式讀寫事務(wù)內(nèi)如何計(jì)算地址和byte lanes1 ;地址必婀 4KB對(duì)齊。Bursts must not cross 4KB boundaries lo prevtnl them in) m cmssing boundaries between slaves and io fimii the size of the address incrementer required wiihin slave

19、s.2、信號(hào)AWLEN或信號(hào)ARLEN指定每一次突發(fā)式讀寫所傳輸?shù)臄?shù)據(jù)的個(gè)數(shù)。具體信息如下圖：Table 4-1 Burst length encodingARLEN3： 0AWLEN3:0Number of data transfersbOOOO bOOOl bOOlObl 1014blilO15bllll163、ARSIZE信號(hào)或AWSIZE信號(hào)指定每一個(gè)時(shí)鐘節(jié)拍所傳輸?shù)臄?shù)據(jù)的最大位 數(shù)。 具體信息如下圖：Table 4*2 Burst sizeencodingARSIZE2:0AWSIZE2:0Bytes in transferbOOObOOI2h()IO4bOII8bl 0016blO

20、I32bl 1064RI128需要注意的是任何傳輸?shù)腟IZE都不能超過(guò)數(shù)據(jù)總線的寬度。4、AXI協(xié)議定義了三種突發(fā)式讀寫的類型：固定式的突發(fā)讀寫、增值式突發(fā)讀寫、包裝式突發(fā)讀寫。用信號(hào)ARBURST或AWBURST來(lái)選擇突發(fā)式讀寫的類 型。具體信息如下圖：Table 4-3 Burst type encodingAccessARBUR8T1TOAWBURSTrn Burst type DescriptionWX)FIXEDFined-adduce TiurslFIFO-lypcbOIINCRlncrenk'mii)g-； iildre123>s hur stNnnnal set|

21、in?r) iiiil inenxirbiOWRAP1 nt remtnl / ng-additr si bur>L Ihalwnip、 aCuuhc lineloweral the wrap bouiidiirybli-的低地址當(dāng)?shù)竭_(dá)一個(gè)包邊界。包裝式突發(fā)讀寫有兩個(gè)限制：規(guī)始地址必須以傳輸?shù)膕ize對(duì)齊。1 固定式突發(fā)讀寫是指地址是固定的，每一次傳輸?shù)牡刂范疾蛔?。這樣的突發(fā)式讀寫是重復(fù)的對(duì)一個(gè)相同的位置進(jìn)行存取。例如FIFO。2 增值式突發(fā)讀寫是指每一次讀寫的地址都比上一次的地址增加一個(gè)固定的值。3 包裝式突發(fā)讀寫跟增值式突發(fā)讀寫類似。包裝式突發(fā)讀寫的地址是包數(shù)據(jù)突發(fā)式讀寫的長(zhǎng)度必須是

22、2、4、8或者16。5、關(guān)于一些地址的計(jì)算公式。Start_Address主機(jī)發(fā)送的起始地址Number_Bytes每一次數(shù)據(jù)傳輸所能傳輸?shù)臄?shù)據(jù)byte的最大數(shù)量Data_Bus_Bytes數(shù)據(jù)總線上面byte lanes的數(shù)量Alig ned_Address對(duì)齊版本的起始地址Burst_Le ngth一次突發(fā)式讀寫所傳輸?shù)臄?shù)據(jù)的個(gè)數(shù)Address_N每一次突發(fā)式讀寫所傳輸?shù)牡刂窋?shù)量，范圍是2-16Wrap_Bou ndary包裝式突發(fā)讀寫的最低地址Lower_Byte_Lane傳輸?shù)淖畹偷刂返腷yte laneUpper_Byte_Lane傳輸?shù)淖罡叩刂返腷yte laneINT(x)對(duì)x進(jìn)

23、行向下取整下面是計(jì)算公式：Start_Address = ADDRNumber_Bytes =人在Burst_Le ngth = LEN + 1Alig ned_Address = (INT(Start_Address / Number_Bytes) x Number_BytesAddress_1 = Start_AddressAddress_N = Aligned_Address + (N - 1) x Number_BytesWrap_Bou ndary = (INT(Start_Address / (Number_Bytes x Burst_Le ngth) x (Number_Byte

24、s x Burst_Le ngth)如果有 Address_N = Wrap_Boundary + (Number_Bytes x Burst_Length)貝U后面的 公式成立 Address_N = Wrap_Boundary。第一次突發(fā)式讀寫：Lower_Byte_La ne = Start_Address - (INT(Start_Address / Data_Bus_Bytes)x Data_Bus_BytesUpper_Byte_La ne = Alig ned_Address + (Number_Bytes - 1)-(I NT(Start_Address / Data_Bus_

25、Bytes) x Data_Bus_Bytes除了第一次讀寫之后的讀寫：Lower_Byte_Lane = Address_N - (INT(Address_N / Data_Bus_Bytes)x Data_Bus_BytesUpper_Byte_La ne = Lower_Byte_La ne + Number_Bytes - 1DATA(8 x Upper_Byte_Lane) + 7 : (8 x Lower_Byte_Lane) o第五章本章描述了 AXI協(xié)議支持的系統(tǒng)級(jí)的Cache和保護(hù)單元。1、ARCACHE3:0和 AWCACHE3:0的編碼如下圖：WA RA C B Tran

26、saction attributes0000Noncacheable and nonbuflcrable0001BuiTeruble only()01()Cacheable, but do not allocate()<)11Cachcabie atid hiiflcriible, but do not allocate000Resen cd010 1Resers ctl010Cacheuhk write-thnMigh. alkxrate on reads ony01ICacheable W1 LLC-bai:kton reads onk-100Reserved100IReserved

27、10 10Cachcablc wriie-tluough, allocateites only10ItCacheublc writc-bAck. allocate on wnics only1100Resen ed11UIReserved1110Cachcabie write-through, anoaatc on both reads and writes111LCachcabk wriic-back. allocate both reads und rites在一些情況下，信號(hào)AWACAHE可以用來(lái)確定哪個(gè)部件來(lái)提供寫響應(yīng)。如果寫事務(wù)被指定為bufferable，那么他接受來(lái)自橋或者系統(tǒng)級(jí)

28、的cache提供的寫響應(yīng)。如果事務(wù)被指定為non-bufferable,那么寫響應(yīng)必須有最終目的源提供。2、AWPROT或者ARPROT信號(hào)提供三種級(jí)別的存取保護(hù)：(1) 正常存取或者特權(quán)存取，ARPROT0和AWPROT0(2) 安全性存取或者沒(méi)有安全性存取，ARPROT1和 AWPROT1(3) 指令存取或者數(shù)據(jù)存取ARPROT2和AWPR0T2信號(hào)ARPROT0O和 信號(hào)AWPROT2:0的編碼如下圖：Table 5-2 Protection encodingARPROT2:0AWPR0T2:QProtection level01 二 privileged access0 = norma

29、l access1 1 二 nonsecure access0 = secure access2 1 = instruction accessC = data access弟八早本章描述了 AXI協(xié)議工具的獨(dú)占式存取和鎖存取機(jī)制。1、當(dāng)對(duì)自動(dòng)存取時(shí)能之后，可以通過(guò)信號(hào)人11_。01<1:0或信號(hào)人/1_0()1<1:0來(lái)配置獨(dú)占式存取和鎖存取。編碼如下圖：Table 6-1 Atomic access encodingARLOCK1:0AWLOCK1:0Access typebOONormal accessbOlExclusive accessbiOLocked accessbll

30、Reserved我們通過(guò)信號(hào)ARLOCK1:0或AWLOCK1:0來(lái)選擇獨(dú)占式存取，用信號(hào) RRESP1:0或BRESP1:0來(lái)指明獨(dú)占式存取的成功與否。2、主機(jī)在請(qǐng)求獨(dú)占式存取時(shí)，設(shè)備會(huì)返回兩個(gè)響應(yīng)分別是EXOKAY和。KAY EXOKAY是指設(shè)備支持獨(dú)占式存取，而OKAY是指設(shè)備不支持獨(dú)占式存取。、 3、如果一個(gè)設(shè)備不支持獨(dú)占式存取，可以忽略信號(hào)ARLOCK1:0和AWLOCK1:0。他必須提供。KAY響應(yīng)對(duì)正常式存取和獨(dú)占式存取。如果一個(gè)設(shè)備 要支持獨(dú)占式存取則必須有硬件監(jiān)視器。4、通過(guò)信號(hào)ARLOCK1:0或信號(hào)AWLOCK1:0對(duì)事務(wù)加鎖，需要確定只允許 主機(jī)存取設(shè)備區(qū)域直到一個(gè)未加

31、鎖的事務(wù)從同一個(gè)主機(jī)完成。此處推薦鎖存取只 用來(lái)支持 legacy devices5、推薦遵循下面兩條建議，但是不強(qiáng)制：(1)保持所有鎖事務(wù)序列都在相同的4KB地址區(qū)域內(nèi)。(2)限制用瑣事務(wù)序列對(duì)兩個(gè)事務(wù)加鎖。第七章本章描述了 AXI讀寫事務(wù)的四個(gè)設(shè)備響應(yīng)。1、AXI協(xié)議對(duì)讀事務(wù)和寫事務(wù)都有響應(yīng)。對(duì)于讀事務(wù)，讀響應(yīng)與讀數(shù)據(jù)一起發(fā)送給 主機(jī)，而寫事務(wù)將寫響應(yīng)通過(guò)寫響應(yīng)通道傳送。AXI協(xié)議的響應(yīng)類型有OKAY、EXOKAY、SLVERR、DECERR2、通過(guò)信號(hào)RRESP1:0和BRESP1:0來(lái)編碼響應(yīng)信號(hào)，具體如下圖：Table 7-1 RRESP(1:0| and BAESP(1:0 enc

32、odingRRESP1:0BRESP1 ：0ResponseMeaningb4X)OKAYformal acc 由M 觸 indicaleA jf a ncmna access lus, hwii、.曲 ceWul, Cfin ftlw iiulicaA diiexclusite 沁珀日勺 ihurN>lHXOKAYK5 (cluAiv-e nc 作石導(dǎo) okav indicates that either the read nr write ponicn nfari excli4ive access Tins been sLfcceAfulsbiOSI.VERRSJ y區(qū)皆 t err

33、or is uAed when the sicced hn 誓 reached lhesueeeAsrullji： bul tbe sliive wishes to* reiuni an errcw conditinn in the ori pi noting master,MlUKHRKDecode error is jenemed typically by an iniercannect component to indicate that ibere 矗 no slave al the Iransaction addiess.協(xié)議規(guī)定請(qǐng)求的需要傳輸?shù)臄?shù)據(jù)數(shù)量必須被執(zhí)行，即使有錯(cuò)誤報(bào)告。在

34、一次突發(fā)式 讀寫的剩余數(shù)據(jù)不會(huì)被取消傳輸，即使有單個(gè)錯(cuò)誤報(bào)告。3、AXI協(xié)議的四種響應(yīng)類型：正常存取成功、獨(dú)占式存取、設(shè)備錯(cuò)誤、譯碼錯(cuò)誤。AXI協(xié)議要求，在一個(gè)傳輸事務(wù)中的所有數(shù)據(jù)必須傳輸完成， 即使有錯(cuò)誤狀態(tài)發(fā)生。第八章本章描述AXI協(xié)議用事務(wù)ID tags來(lái)處理多地址和亂序傳輸。1、下面介紹5中事務(wù)IDs：(1) AWID這個(gè)ID tag是寫地址群組信號(hào)。(2) WID 這個(gè)是寫ID tag在寫事務(wù)中，與寫數(shù)據(jù)在一起，主機(jī)傳送一個(gè)WID 去匹配與地址相一致的AWIDo(3) BID這個(gè)ID tag是寫響應(yīng)事務(wù)中。設(shè)備會(huì)傳送BID去匹配與AWID和WID 相一致的事務(wù)。(4) ARID這個(gè)I

35、D tag是讀地址群組信號(hào)。(5) RID這個(gè)ID tag是在讀事務(wù)中。設(shè)備傳送RID去匹配與ARID相致的事務(wù)。2、主機(jī)可以使用一個(gè)事務(wù)的ARID或者AWID段提供的附加信息排序主機(jī)的需要。事務(wù)序列規(guī)則如下：(1)從不同主機(jī)傳輸?shù)氖聞?wù)沒(méi)有先后順序限制。他們可以以任意順序完成(2)從同一個(gè)主機(jī)傳輸?shù)牟煌琁D事務(wù)，也沒(méi)有先后順序限制。他們可以以任 意順序完成。(3)相同數(shù)值的AWID寫事務(wù)數(shù)據(jù)序列必須按照順序依次寫入主機(jī)發(fā)送的地 址內(nèi)。(4)相同數(shù)值的ARID讀事務(wù)數(shù)據(jù)序列必須遵循下面的順序：0當(dāng)從相同設(shè)備讀相同的ARID時(shí)，設(shè)備必須確保讀數(shù)據(jù)按照相同的地址順序接 受。當(dāng)從不同的設(shè)備讀相同的AR

36、ID時(shí)，接口處必須確保讀數(shù)據(jù)按照主機(jī)發(fā)送的相同的 地址順序。(5)在相同的AWID和ARID的讀事務(wù)和寫事務(wù)之間沒(méi)有先后順序限制。如果主 機(jī)要求有順序限制，那么必須確保第一次事務(wù)完全完成后才開(kāi)始執(zhí)行第二個(gè)事務(wù)。 3、當(dāng)一個(gè)主機(jī)接口與interconnect相連時(shí)，interconnect會(huì)在信號(hào)ARID、AWID、 WID段添加一位，每一個(gè)主機(jī)端口都是獨(dú)一無(wú)二的。這樣做有兩個(gè)影響：(1)主機(jī)不需要去知道其他主機(jī)的ID數(shù)值，因?yàn)閕nterconnect是ID值是唯一的， 當(dāng)將主機(jī)number添加到段中。(2)在設(shè)備接口處的ID段的寬度要比主機(jī)接口處的ID段寬。對(duì)于讀數(shù)據(jù)，interconnect

37、附加一位到RID段中，用來(lái)判斷哪個(gè)主機(jī)端口讀取數(shù) 據(jù)。 Interconnect會(huì)移除RID段中的這一位在將RID的值送往正確的主機(jī)端口之 刖。第九章本章描述了 AXI讀寫數(shù)據(jù)總線傳輸?shù)牟煌笮『徒涌谌绾斡米止?jié)不變endian去 握手混合endian傳輸。1、Narrow傳輸，當(dāng)主機(jī)產(chǎn)生的數(shù)據(jù)寬度小于數(shù)據(jù)總線寬度時(shí)，地址和控制信息決定哪一個(gè)byte lanes為有效的數(shù)據(jù)。下面是兩個(gè)應(yīng)用byte lanes的例子：Example 1 ：In Figure 9-2: the burst has five u ； uisfcrs the sinning address is 0 each tran

38、sfer is eight bits the tj ansfers arc on a 32-bit bus.DATA|7iQIDATA(15:giJDATA23;16DATA31 ：9J.1IDATA(7iOByte lane used1 st transfer2nd transfer3rd transfer4th transferSth transferFigure 9-2 Narrow transfer example with 8-bit transfersExample 2 :In Figure 9-3: the burst has three transfers the starti

39、ng uddress is 4 each rransler is 32 bits the irajisrcjfs arc on a (14-bit bus.DATA163:32DATA(3t:0)DATA163:32Bylu lane used1 st transfer2nd transfer3rd transferFigure 9-3 Narrow trans 怕 r example with 32 七 it transfers2、下面是一個(gè)數(shù)據(jù)不變性存取需求的數(shù)據(jù)結(jié)構(gòu)的例子。他包含頭信息，例如source destination identifiers 這些信息是采用 little-end

40、ian 格式，但是 payload 是big-e ndia n字節(jié)流，具體情況如下圖：Desti-SourcePacketChecksum-nationPayloadData itemsPayloadPayloadPayload3124 238 70Figure 9-4 Example mixed-endian data structure數(shù)據(jù)不變性確保在數(shù)據(jù)結(jié)構(gòu)中httle-endian存取頭信息的部分不會(huì)破壞其他big-e ndia n數(shù)據(jù)。第十章本章描述AXI協(xié)議不對(duì)齊握手傳輸。1、AXI協(xié)議允許主機(jī)使用低階地址行去標(biāo)示一個(gè)不對(duì)齊的起始地址在突發(fā)讀寫 中。低階地址行的信息必須包含byte

41、 lane strobes信息。2、下面是幾個(gè)例子來(lái)表明數(shù)據(jù)以對(duì)齊或者不對(duì)齊的地址為起始地址，分別在32 位和64位數(shù)據(jù)總線上面?zhèn)鬏數(shù)那闆r。其中暗色的框表示沒(méi)有傳輸?shù)臄?shù)據(jù)。3124 2316 153 70Address: 0x00Transfer size: 32 bits Burst type: in creme nting Burst length: 4 transfersAddress: 0x01Transfer size: 32 bits Burst type: in creme nting Burst length: 4 ransfersAddress: 0x01Transfer s

42、ize: 32 bits Burst type: incrementing Burst length: 5 transfersAddress: 0x07Transfer size: 32 bits Burst type: incrementing Burst length: 5 transfersFigure 10-1 Aligned and unaligned word transfers on a 32-bit busAddre££.液曲Transfer sk&: 32 bits Burst type; inorefiienbrig Bui引 longlh 47

43、1 864 .321 |01st trartsfer6356 55 48 4740 3932 3124 2316 168 70765 -432114 - 2nd transferF | 售 | D 1G I B j A 9 18rl 3rd transfer I F |I ED )CBA |9|84th transferAddress DH 時(shí) TrsnsfEr size 32 bits Burst type: incremontirg Bursl length- 4 transfers7 I 65I 4 1321,o 11st trarksfFrLF 1 E |D |r"一 A 1812nd transferF| EDcBA983rd transfer17 ,1615 I 1413 J 12 | 11 |10 14tti transfer|711 65 | 4 132 I 101st transferAddreAss金田腫 Trarffifer siz&. 32 bits Bur$l ty(株)： incpOfnOTi(iriA Burst length1F |ED | CBA9 e2nd transferFED 1 cBAg83rd transfer16 J 15 | 1413 | 12 |11105m tfansfec17