計(jì)算機(jī)組成原理課后答案

1、計(jì)算機(jī)系統(tǒng)：計(jì)算機(jī)硬件、軟件和數(shù)據(jù)通信設(shè)備的物理或邏輯的綜合體計(jì)算機(jī)硬件：計(jì)算機(jī)的物理實(shí)體計(jì)算機(jī)軟件：計(jì)算機(jī)運(yùn)行所需的程序及相關(guān)資料硬件和軟件在計(jì)算機(jī)系統(tǒng)中相互依存，缺一不可，因此同樣重要1.2 如何理解計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)？實(shí)際機(jī)器M1向上延伸構(gòu)成了各級(jí)虛擬機(jī)器，機(jī)器M1內(nèi)部也可向下延伸而形成下一級(jí)的微程序機(jī)器MQ硬件研究的主要對(duì)象歸結(jié)為傳統(tǒng)機(jī)器M1和微程序機(jī)器MQ軟件研究對(duì)象主要是操作系統(tǒng)及以上的各級(jí)虛擬機(jī)1.3 說明高級(jí)語言、匯編語言和機(jī)器語言的差別及其聯(lián)系。機(jī)器語言是可以直接在機(jī)器上執(zhí)行的二進(jìn)制語言匯編語言用符號(hào)表示指令或數(shù)據(jù)所在存儲(chǔ)單元的地址，使程序員可以不再使用繁雜而又易錯(cuò)的二進(jìn)制

2、代碼來編寫程序高級(jí)語言對(duì)問題的描述十分接近人們的習(xí)慣，并且還具有較強(qiáng)的通用性1.4 如何理解計(jì)算機(jī)組成和計(jì)算機(jī)體系結(jié)構(gòu)？計(jì)算機(jī)體系結(jié)構(gòu)是對(duì)程序員可見的計(jì)算機(jī)系統(tǒng)的屬性計(jì)算機(jī)組成對(duì)程序員透明，如何實(shí)現(xiàn)計(jì)算機(jī)體系結(jié)構(gòu)所體現(xiàn)的屬性1.5 馮諾依曼計(jì)算機(jī)的特點(diǎn)是什么?由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備、輸出設(shè)備五大部件組成指令和數(shù)據(jù)以同一形式（二進(jìn)制形式）存于存儲(chǔ)器中指令由操作碼、地址碼兩大部分組成指令在存儲(chǔ)器中順序存放，通常自動(dòng)順序取出執(zhí)行以運(yùn)算器為中心（原始馮氏機(jī)）1.6 畫出計(jì)算機(jī)硬件組成框圖，說明各部件的作用及計(jì)算機(jī)硬件的主要技術(shù)指標(biāo)。計(jì)算機(jī)硬件各部件運(yùn)算器：ACC, MQ, ALU, X控制

3、器： CU, IR, PC主存儲(chǔ)器： M, MDR, MARI/O 設(shè)備：設(shè)備，接口計(jì)算機(jī)技術(shù)指標(biāo)：機(jī)器字長：一次能處理數(shù)據(jù)的位數(shù)，與CPU勺寄存器位數(shù)有關(guān)存儲(chǔ)容量：主存：存儲(chǔ)單元個(gè)數(shù)X存儲(chǔ)字長運(yùn)算速度： MIPS, CPI, FLOPS1.7 解釋概念主機(jī)：計(jì)算機(jī)硬件的主體部分，由 CPU+MM主存或內(nèi)存）組成CPU中央處理器，是計(jì)算機(jī)硬彳的核心部件，由運(yùn)算器+控制器組成主存： 計(jì)算機(jī)中存放正在運(yùn)行的程序和數(shù)據(jù)的存儲(chǔ)器， 可隨機(jī)存?。?由存儲(chǔ)體、 各種邏輯部件及控制電路組成存儲(chǔ)單元：可存放一個(gè)機(jī)器字并具有特定存儲(chǔ)地址的存儲(chǔ)單位存儲(chǔ)元件 / 存儲(chǔ)基元 / 存儲(chǔ)元： 存儲(chǔ)一位二進(jìn)制信息的物理元件

4、， 是存儲(chǔ)器中最小的存儲(chǔ)單位，不能單獨(dú)存取存儲(chǔ)字：一個(gè)存儲(chǔ)單元所存二進(jìn)制代碼的邏輯單位存儲(chǔ)字長：一個(gè)存儲(chǔ)單元所存二進(jìn)制代碼的位數(shù)存儲(chǔ)容量：存儲(chǔ)器中可存二進(jìn)制代碼的總量機(jī)器字長：CPU能同時(shí)處理的數(shù)據(jù)位數(shù)指令字長：一條指令的二進(jìn)制代碼位數(shù)1.8 解釋英文代號(hào)CPU: Central Processing UnitPC: Program CounterIR: Instruction RegisterCU: Control UnitALU: Arithmetic Logic UnitACC: AccumulatorMQ: Multiplier-Quotient RegisterX: 操作數(shù)寄存器MA

5、R: Memory Address RegisterMDR: Memory Data RegisterI/O: Input/OutputMIPS: Million Instructions Per SecondCPI: Cycle Per InstructionFLOPS: Floating-point Operation Per Second1.9 存數(shù)指令和加法指令的信息流程，主存容量256MK 32位，在指令字長、存儲(chǔ)字長、機(jī)器字長相等的條件下，指出圖中各寄存器的位數(shù)。存數(shù)指令的信息流程：取指令：PC-MAR MR MDRIR分析指令：Ad(IR)-MAR執(zhí)行指令：ACO MDRM加法指

6、令的信息流程：取指令：PC MAR Mr MDR IR;分析指令：OP(IR) 一 CU執(zhí)行指令：Ad(IR) 一MARMRMDRXACC-ALU,同時(shí) X-ALUALU-ACC主存容量是256Mx 32位，得2的28次方=256M 故MAR=28 PC=28MDR=32又指令字長二存儲(chǔ)字長二機(jī)器字長，則IR=ACC=MQ=X=321.10 根據(jù)迭代公式，x =1/2(yn +x/yn), 設(shè)初態(tài)y0=1,要求精度為e。試編制求，x的解題程序，并結(jié)合所編程序簡(jiǎn)述解題過程。牛頓迭代法開根號(hào)：精度是| y n+1-y n| 指令系統(tǒng)可以自行定義，下面給出一個(gè)例子。操作碼操作性質(zhì)000111除一將A

7、CC中的數(shù)與指令地址碼旨示的存儲(chǔ)單元中的數(shù)相除，結(jié)果存于ACC中001000減一將ACC中的數(shù)與指令地址碼旨示的存儲(chǔ)單元中的數(shù)相減，結(jié)果存于ACC中001001取絕對(duì)值一將ACC中的數(shù)取絕對(duì)值，結(jié)果存于 ACC中001010將ACC中的數(shù)與0做比較，小于則繼續(xù)執(zhí)行下一條指令，大于則跳轉(zhuǎn)到地址碼旨示的存儲(chǔ)單元上的指令題中y o事先存入y n+i單元中主存地址指令注釋操作碼地址碼000000117取數(shù)yn+1至ACC100001016存數(shù)，將yn+1存于yn單元中200000113取數(shù)x至ACC300011116除yn得x/yn存于ACC400010016加 yn得 yn+x/y n 存于 ACO

8、t500011115除2得(y n+x/y n)/2 存于ACC中600001017存數(shù)，將（yn+x/yn）/2存于yn+1單元中700100016減 yn得 yn+1-ynfrr ACCt8001001-|y n+1-y n| 存于 ACCt900100014|y n+1-y n|- 存于 ACC中100010100比較1100010117打印12000110-停機(jī)13x1415216yn17yn+11.11 指令和數(shù)據(jù)都存于存儲(chǔ)器中，計(jì)算機(jī)如何區(qū)分它們？計(jì)算機(jī)硬件主要通過不同的時(shí)間段來區(qū)分指令和數(shù)據(jù)，即：取指周期（或取指微程序）取出的既為指令，執(zhí)行周期（或相應(yīng)微程序）取出的既為數(shù)據(jù)。另外

9、也可通過地址來源區(qū)分，從 PC指出的存儲(chǔ)單元取出的是指令，由指令地址碼部分 提供操作數(shù)地址。1.12 什么是指令？什么是程序？指令：人為輸入計(jì)算機(jī)，由計(jì)算機(jī)識(shí)別并執(zhí)行一步步操作的命令的形式稱為指令。程序：一系列指令的有序集合稱為程序。第二章計(jì)算機(jī)的發(fā)展及應(yīng)用p.382.1 通常，計(jì)算機(jī)的更新?lián)Q代以什么為依據(jù)?主要以組成計(jì)算機(jī)基本電路的元器件為依據(jù)，如電子管、晶體管、集成電路等。2.2 舉例說明專用計(jì)算機(jī)和通用計(jì)算機(jī)的區(qū)別按照計(jì)算機(jī)的效率、 速度、 價(jià)格和運(yùn)行的經(jīng)濟(jì)性和實(shí)用性可以將計(jì)算機(jī)劃分為通用計(jì)算機(jī)和專用計(jì)算機(jī)。 通用計(jì)算機(jī)適應(yīng)性強(qiáng)， 但犧牲了效率、 速度和經(jīng)濟(jì)性， 而專用計(jì)算機(jī)是最有效、最

10、經(jīng)濟(jì)和最快的計(jì)算機(jī)，但適應(yīng)性很差。例如個(gè)人電腦和計(jì)算器。2.3 什么事摩爾定律？該定律是否永遠(yuǎn)生效？為什么？微芯片上集成的晶體管數(shù)目每 3 年翻兩番的規(guī)律， 不是永遠(yuǎn)生效， 因?yàn)槊看酒某杀敬蠹s為前一代芯片成本的兩倍2.4 舉三個(gè)實(shí)例 , 說明網(wǎng)絡(luò)技術(shù)的應(yīng)用 .網(wǎng)絡(luò)教育 , 網(wǎng)絡(luò)共享 , 遠(yuǎn)程協(xié)助2.5 舉例說明人工智能方面的應(yīng)用有哪些自然語言處理: 機(jī)器翻譯 , 自然語言理解模式識(shí)別:指紋識(shí)別 , 臉部識(shí)別 , 語音識(shí)別人機(jī)對(duì)弈:2.6 舉例說明那些計(jì)算機(jī)的應(yīng)用需采用多媒體技術(shù)數(shù)據(jù)壓縮 , 圖像處理 , 音頻處理 , 數(shù)據(jù)庫內(nèi)容檢索, 著作工具 , 通信及分布式多媒體應(yīng)用2.7 設(shè)想一下計(jì)

11、算機(jī)的未來體型小 , 價(jià)格低廉 , 使用方便 .第三章 系統(tǒng)總線3.1 什么是總線? 總線傳輸有何特點(diǎn) ? 為了減輕總線的負(fù)載, 總線上的不見都應(yīng)具備什么特點(diǎn) ?總線是連接各個(gè)部件的信息傳輸線，是各個(gè)部件共享的傳輸介質(zhì)特點(diǎn) : 某一時(shí)刻只允許有一個(gè)部件向總線發(fā)送信息 , 多個(gè)部件可以同時(shí)從總線接收相同信息為了減輕總線負(fù)載，總線上的部件應(yīng)通過三態(tài)驅(qū)動(dòng)緩沖電路與總線連通3.2 總線如何分類? 什么是系統(tǒng)總線 ? 系統(tǒng)總線又分為幾類， 它們各有何作用， 是單向的，還是雙向的，它們與機(jī)器字長、存儲(chǔ)字長、存儲(chǔ)單元有何關(guān)系 ?按照連接部件的不同，總線可以分為片內(nèi)總線、系統(tǒng)總線和通信總線系統(tǒng)總線是CPU,主

12、存,I/O,設(shè)備（通過I/O接口）各大部件之間的信息傳輸線系統(tǒng)總線按照傳輸信息不同分為數(shù)據(jù)總線, 地址總線 , 控制總線數(shù)據(jù)總線是雙向的 , 根數(shù)與存儲(chǔ)子長相同 , 是機(jī)器字長的整數(shù)倍地址總線是單向的，根數(shù)越多，尋址空間越大，即CPUfg訪問的存儲(chǔ)單元的個(gè)數(shù)越多3.3 常用的總線結(jié)構(gòu)有幾種？不同的總線結(jié)構(gòu)對(duì)計(jì)算機(jī)的性能有什么影響？舉例說明單總線結(jié)構(gòu)：將CPU主存,I/O設(shè)備都掛在一組總線上,極易形成計(jì)算機(jī)系統(tǒng)瓶頸雙總線結(jié)構(gòu): 將速度較低I/O 設(shè)備從單總線上分離出來, 形成主存總線與I/O 總線分開的結(jié)構(gòu).CPU將一部分功能下放給通道，使其對(duì)I/O設(shè)備具有統(tǒng)一管理三總線結(jié)構(gòu): I/O 總線 ,

13、 DMA 總線 , 主存總線 , 任何時(shí)刻只能使用一種總線三總線結(jié)構(gòu): 局部總線 , 擴(kuò)展總線 , 系統(tǒng)總線3.4 為什么要設(shè)置總線判優(yōu)控制？常見的集中式總線控制有幾種？各有何特點(diǎn)？哪種方式響應(yīng)時(shí)間最快？哪種方式對(duì)電路故障最敏感？解決多個(gè)部件同時(shí)申請(qǐng)總線時(shí)的使用權(quán)分配問題鏈?zhǔn)讲樵?: 連線簡(jiǎn)單 , 已與擴(kuò)充 , 對(duì)電路故障最敏感計(jì)數(shù)器定時(shí)查詢 : 優(yōu)先級(jí)設(shè)置較靈活, 對(duì)故障不敏感, 連線機(jī)控制過程較復(fù)雜獨(dú)立請(qǐng)求方式: 速度最快 , 但硬件器件用量大, 連線多 , 成本較高3.5 解釋下列概念：總線寬度、總線帶寬、總線復(fù)用、總線的主設(shè)備（或主模塊） 、總線的從設(shè)備（或從模塊） 、總線的傳輸周期和

14、總線的通信控制?？偩€寬度:通常只數(shù)據(jù)總線的根數(shù)總線帶寬:總線的數(shù)據(jù)傳輸率,直單位時(shí)間內(nèi)總線上傳輸數(shù)據(jù)的位數(shù)總線復(fù)用:指同一條信號(hào)線可以分是傳輸不同的信號(hào)總線的主設(shè)備: 指一次總線傳輸期間 , 擁有總線控制權(quán)的設(shè)備總線的從設(shè)備: 指一次總線傳輸期間 , 配合主設(shè)備完成數(shù)據(jù)傳輸?shù)脑O(shè)備, 只能被動(dòng)接受主設(shè)備發(fā)來的命令總線的傳輸周期 : 指總線完成一次完整而可靠的傳輸所需時(shí)間總線的通信控制 : 指總線傳送過程中雙方的時(shí)間配合方式3.6 試比較同步通信和異步通信同步通信： 指由統(tǒng)一時(shí)鐘控制的通信， 控制方式簡(jiǎn)單， 靈活性差， 當(dāng)系統(tǒng)中各部件工作速度差異較大時(shí)，總線工作效率明顯下降。適合于速度差別不大的場(chǎng)

15、合異步通信： 指沒有統(tǒng)一時(shí)鐘控制的通信， 部件間采用應(yīng)答方式進(jìn)行聯(lián)系， 控制方式較同步復(fù)雜，靈活性高，當(dāng)系統(tǒng)中各部件工作速度差異較大時(shí)，有利于提高總線工作效率3.7 畫圖說明異步通信中請(qǐng)求與回答有哪幾種互鎖關(guān)系不互鎖 , 半互鎖 , 全互鎖3.8 為什么說半同步通信同時(shí)保留了同步通信和異步通信的特點(diǎn)？半同步通信既能像同步通信那樣由統(tǒng)一時(shí)鐘控制，又能像異步通信那樣允許傳輸時(shí)間不一致，因此工作效率介于兩者之間3.9 分離式通訊有何特點(diǎn)，主要用于什么系統(tǒng)？1 .各模塊欲占用總線使用權(quán)都必須提出申請(qǐng)2. 在得到總線使用權(quán)后， 主模塊在先定的時(shí)間內(nèi)向?qū)Ψ絺魉托畔ⅲ?采用同步方式傳送，不再等待對(duì)方的回答信

16、號(hào)3. 各模塊在準(zhǔn)備數(shù)據(jù)的過程中都不占用總線，使總線可接受其它模塊的請(qǐng)求4. 總線被占用時(shí)都在做有效工作，或者通過它發(fā)送命令，或者通過它傳送數(shù)據(jù)，不存在空閑等待時(shí)間， 充分利用了總線的占用， 從而實(shí)現(xiàn)了總線在多個(gè)主、 從模塊間進(jìn)行信息交叉重疊并行傳送主要用于大型計(jì)算機(jī)系統(tǒng)3.10 什么是總線標(biāo)準(zhǔn)? 為什么要設(shè)置總線標(biāo)準(zhǔn)？你知道目前流行的總線標(biāo)準(zhǔn)有哪些？什么叫 plug and play ？哪些總線有這一特點(diǎn)？總線標(biāo)準(zhǔn) : 系統(tǒng)與各模塊, 模塊與模塊之間的一個(gè)互連的標(biāo)準(zhǔn)界面為了使系統(tǒng)設(shè)計(jì)簡(jiǎn)化 , 模塊生產(chǎn)批量化 , 確保其性能穩(wěn)定, 質(zhì)量可靠 , 實(shí)現(xiàn)可移化ISA,EISA,PCI,AGP,US

17、Bplug and play: 即任何擴(kuò)展卡只要插入系統(tǒng)便可工作, PCI,USB3.11 畫一個(gè)具有雙向傳輸功能的總線邏輯圖3.12 設(shè)數(shù)據(jù)總線上接有A、B、C、D四個(gè)寄存器，要求選用合適的74系列芯片，完成下列 邏輯設(shè)計(jì)：(1)設(shè)計(jì)一個(gè)電路，在同一時(shí)間實(shí)現(xiàn)A A、D- B和 A C寄存器間的傳送；( 2) 設(shè)計(jì)一個(gè)電路，實(shí)現(xiàn)下列操作：T0時(shí)刻完成 A總線；T1時(shí)刻完成總線-A;T2時(shí)刻完成K總線;T3時(shí)刻完成總線fB。(1)由T打開三態(tài)門將D寄存器中的內(nèi)容送至總線bus,由cp脈沖同時(shí)將總線上的數(shù)據(jù)打入到A、B、C寄存器中。T和cp的時(shí)間關(guān)系如圖(1)所示(2)三態(tài)門1受T0+ T1控制，

18、以確保T0時(shí)亥ij A總線，以及T1時(shí)刻總線-接收門1-A。三態(tài)門2受T2+ T3控制，以確保T2時(shí)刻A-總線，以及T3時(shí)刻總線-接收門2-B。T0、T1、T2、T3波形圖如圖(2)所示3.13 什么是總線的數(shù)據(jù)傳輸率，它與哪些因素有關(guān)？總線數(shù)據(jù)傳輸率即總線帶寬， 指單位時(shí)間內(nèi)總線上傳輸數(shù)據(jù)的位數(shù)， 通常用每秒傳輸信息的字節(jié)數(shù)來衡量。 它與總線寬度和總線頻率有關(guān)， 總線寬度越寬， 頻率越快， 數(shù)據(jù)傳輸率越高3.14 設(shè)總線的時(shí)鐘頻率為8MHZ， 一個(gè)總線周期等于一個(gè)時(shí)鐘周期。如果一個(gè)總線周期中并行傳送 16 位數(shù)據(jù)，試問總線的帶寬是多少？解：由于： f=8MHz,T=1/f=1/8M 秒，一個(gè)總線周期等于一個(gè)時(shí)鐘周期所以：總線帶寬 =16/ (1/8M) = 128Mbps3.15 在一個(gè) 32 位的總線系統(tǒng)中， 總線的時(shí)鐘頻率為66MHZ， 假設(shè)