第1章FPGA簡(jiǎn)介

1、第第1章章 FPGA簡(jiǎn)介簡(jiǎn)介1.1 FPGA概述概述1.2 FPGA的典型應(yīng)用領(lǐng)域的典型應(yīng)用領(lǐng)域1.3 FPGA的開發(fā)流程的開發(fā)流程1.4 FPGA的常用的常用EDA工具工具1.5 實(shí)踐拓展實(shí)踐拓展1.6 思考與練習(xí)思考與練習(xí)第第1章章 概述概述1.1 可編程邏輯器件簡(jiǎn)介可編程邏輯器件簡(jiǎn)介1.2 FPGA的典型應(yīng)用領(lǐng)域的典型應(yīng)用領(lǐng)域1.3 基于基于PLD的數(shù)字系統(tǒng)設(shè)計(jì)流程的數(shù)字系統(tǒng)設(shè)計(jì)流程1.4 FPGA應(yīng)用設(shè)計(jì)中的常用應(yīng)用設(shè)計(jì)中的常用EDA工具工具1.5 IP復(fù)用技術(shù)與復(fù)用技術(shù)與SOCo FPGA是英文Field Programmable Gate Array的縮寫，即現(xiàn)場(chǎng)可編程門陣列。它是

2、一種新型的可編程邏輯器（Programmable Logic Device，PLD）。通過(guò)設(shè)計(jì)，F(xiàn)PGA能夠完成任何數(shù)字器件的功能，上至高性能CPU，下至簡(jiǎn)單的74系列芯片，都可以用FPGA來(lái)實(shí)現(xiàn)。o 1.1 FPGA概述概述 1.1.1 可編程邏輯器件發(fā)展簡(jiǎn)史 1.1.2可編程邏輯器件的分類 1.1.3 可編程邏輯器件的發(fā)展趨勢(shì) 1.1.4 FPGA的主要生產(chǎn)廠家及其產(chǎn)品o1.1.1 可編程邏輯器件發(fā)展簡(jiǎn)史 可編程邏輯器件（Programmable Logic Device，PLD）是20世紀(jì)70年代發(fā)展起來(lái)的一種新型器件，它的應(yīng)用和發(fā)展不僅簡(jiǎn)化了電路設(shè)計(jì)，降低的開發(fā)成本，提高了系統(tǒng)的可靠性

3、，而且給數(shù)字系統(tǒng)設(shè)計(jì)的設(shè)計(jì)方式帶來(lái)革命性的變化。 從20世紀(jì)70年代發(fā)展到現(xiàn)在，已經(jīng)形成了許多類型的產(chǎn)品，其結(jié)構(gòu)、工藝、集成度、速度和性能都在不斷改進(jìn)和提高。o 最早的PLD是1970年制成的可編程只讀存儲(chǔ)器PROM，PROM它由固定的與陣列和可編程的或陣列組成。采用熔絲工藝編程，只能寫一次，不能擦除和重寫。 o 可編程邏輯陣列（Programmable Logic Array，PLA）于20世紀(jì)70年代中期出現(xiàn)，它是由可編程的與陣列和可編程的或陣列組成的，但由于器件的資源利用率低，價(jià)格較貴，編程復(fù)雜，支持PLA的開發(fā)軟件有一定難度，因而沒有得到廣泛應(yīng)用。o 可編程陣列邏輯器件（Program

4、mable Array Logic，PAL）是1977年美國(guó)MMI公司（單片存儲(chǔ)器公司）率先推出的，它由可編程的與陣列和固定的或陣列組成，采用熔絲編程方式，雙極性工藝制造，器件的工作速度很高。由于它的輸出結(jié)構(gòu)種類很多，設(shè)計(jì)很靈活，因而成為第一個(gè)得到普遍應(yīng)用的可編程邏輯器件，如PAL16L8。o 通用陣列邏輯（Generic Array Logic，GAL）器件是1985年Lattice公司最先發(fā)明的可電擦寫、可重復(fù)編程、可設(shè)置加密位的PLD。GAL在PAL基礎(chǔ)上，采用了輸出邏輯宏單元形式（Output Logic Macrocell ，OLMC）和E2PROM工藝結(jié)構(gòu)。具有代表性的GAL芯片有

5、GAL16V8和GAL20V8， o 復(fù)雜可編程邏輯器件(CPLD，Complex PLD)是Lattice公司提出的在線可編程（ISP，In System Programmability）技術(shù)以后，于20世紀(jì)80年代初出現(xiàn)的。CPLD采用E2PROM工藝制作。其典型器件有Altera的MAX7000系列，Xilinx的7000和9500系列、Lattice的PLS/ispLSI系列和AMD的MACH系列。o 現(xiàn) 場(chǎng) 可 編 程 門 陣 列 （ F P G A ， F i e l d Programmable Gate Array）器件是Xilinx公司在1985年首家推出的，它是一種新型的高

6、密度PLD，采用CMOS-SRAM工藝制作。FPGA的結(jié)構(gòu)一般分為三部分：可編程邏輯塊、可編程I/O模塊和可編程內(nèi)部連線。CLB的功能很強(qiáng)，不僅能夠?qū)崿F(xiàn)邏輯函數(shù)，還可以配置成RAM等復(fù)雜的形式。配置數(shù)據(jù)存放在片內(nèi)的SRAM或熔絲圖上，基于SRAM的FPGA器件工作前需要從芯片外部加載配置 數(shù) 據(jù) 。 配 置 數(shù) 據(jù) 可 以 存 儲(chǔ) 在 片 外 的E2PROM/FLASH或計(jì)算機(jī)上，設(shè)計(jì)人員可以控制加載過(guò)程，在現(xiàn)場(chǎng)修改器件的邏輯功能，即所謂現(xiàn)場(chǎng)可編程。FPGA出現(xiàn)后受到電子設(shè)計(jì)工程師們的普遍歡迎，發(fā)展十分迅速。Xilinx、Altera、Actel等公司都能提供高性能的FPGA芯片。 o 20世

7、紀(jì)末出現(xiàn)SOPC（片上可編程系統(tǒng)）器件。SOPC器件結(jié)合了SOC和FPGA各自的優(yōu)點(diǎn)，集成了硬核或軟核CPU、DSP、存儲(chǔ)器、外圍I/O及可編程邏輯，用戶可以利用SOPC平臺(tái)自行設(shè)計(jì)各種高速高性能的DSP處理器或特定功能的CPU處理器，使電子系統(tǒng)設(shè)計(jì)進(jìn)入了一個(gè)全新的模式。在應(yīng)用的靈活性和價(jià)格上SOPC有極大的優(yōu)勢(shì)，被稱為“半導(dǎo)體產(chǎn)業(yè)的未來(lái)”。 Xilinx公司和Altera公司的新一代FPGA集成了中央處理器(CPU)或數(shù)字處理器(DSP)內(nèi)核，在一片F(xiàn)PGA上進(jìn)行軟硬件協(xié)同設(shè)計(jì)，為實(shí)現(xiàn)SOPC提供了強(qiáng)大的硬件支持。熔絲編程的熔絲編程的PROM和和PLA器件器件 AMD公公司推出司推出PAL器

8、件器件 GAL器件器件 FPGA器器件件 EPLD器器件件 CPLD器器件件 內(nèi)嵌復(fù)雜內(nèi)嵌復(fù)雜功能模塊功能模塊的的SOPC 1.1.2 PLD器件的分類 可編程邏輯器件（PLD） 簡(jiǎn)單 PLD 復(fù)雜 PLD PROM PAL PLA GAL CPLD FPGA 一般將一般將GAL22V10（500門門750門門 ）作為簡(jiǎn)單）作為簡(jiǎn)單PLD和高密度和高密度PLD的分水嶺。的分水嶺。1.按集成度分類按集成度分類四種四種SPLD器件的區(qū)別器件的區(qū)別1）PLD器件按照可以編程的次數(shù)可以分為兩類：器件按照可以編程的次數(shù)可以分為兩類：(1) 一次性編程器件（一次性編程器件（OTP，One Time Pro

9、grammable）(2) 可多次編程器件可多次編程器件OTP類器件的特點(diǎn)是：只允許對(duì)器件編程一次，不能修改，類器件的特點(diǎn)是：只允許對(duì)器件編程一次，不能修改， 而可多次編程器件則允許對(duì)器件多次編程，適合于科研開發(fā)而可多次編程器件則允許對(duì)器件多次編程，適合于科研開發(fā)中使用。中使用。2.按編程特點(diǎn)分類按編程特點(diǎn)分類(1)熔絲（熔絲（Fuse）(2)反熔絲（反熔絲（Antifuse）編程元件）編程元件(3)紫外線擦除、電可編程，如紫外線擦除、電可編程，如EPROM。(4)電擦除、電可編程方式，電擦除、電可編程方式，(EEPROM、快閃存儲(chǔ)、快閃存儲(chǔ)器（器（Flash Memory），如多數(shù)），如多數(shù)

10、CPLD(5)靜態(tài)存儲(chǔ)器（靜態(tài)存儲(chǔ)器（SRAM）結(jié)構(gòu)，如多數(shù)）結(jié)構(gòu)，如多數(shù)FPGA 2）按編程元件和編程工藝分類）按編程元件和編程工藝分類3.按結(jié)構(gòu)特點(diǎn)分類1）基于乘積項(xiàng)（Product-Term）結(jié)構(gòu)的PLD器件2）基于查找表（Look Up Table,LUT）結(jié)構(gòu)的PLD器件1.1.3 可編程邏輯器件的發(fā)展趨勢(shì) 1. 最先進(jìn)的生產(chǎn)工藝廣泛應(yīng)用于以FPGA為代表的可編程邏輯器件 40nm系列產(chǎn)品大獲成功的基礎(chǔ)上，Altera 28nm系列產(chǎn)品實(shí)現(xiàn)了很多創(chuàng)新。 Stratix V系列FPGA是Altera推出的首款28nm產(chǎn)品，今后還會(huì)推出更多的產(chǎn)品。2.越來(lái)越多的高端FPGA產(chǎn)品將包含CP

11、U或DSP等處理器內(nèi)核3. 傳統(tǒng)ASCI和FPGA進(jìn)一步相互融合 4.低成本的FPGA的密度越來(lái)越高，價(jià)格越來(lái)越合理o 1.1.4 FPGA的主要生產(chǎn)廠家及其產(chǎn)品 最大的三家：Altera、Xilinx、Lattice。o Altera由Robert Hartmann、Michael Magranet、Paul Newhagen和Jim Sansbury于1983年創(chuàng)立。為滿足市場(chǎng)需求，Altera的創(chuàng)始人發(fā)明了首款可編程邏輯器件(PLD)EP300，開創(chuàng)了半導(dǎo)體業(yè)界全新的市場(chǎng)領(lǐng)域。這一靈活的新解決方案在市場(chǎng)上打敗了傳統(tǒng)的標(biāo)準(zhǔn)產(chǎn)品，為Altera帶來(lái)了半導(dǎo)體創(chuàng)新領(lǐng)先企業(yè)的盛譽(yù)。n 1983 :

12、 Altera公司成立 ;1984:EP300 器件和管芯, 世界上第一款可編程邏輯器件(PLD)o Altera公司的主流FPGA產(chǎn)品有：高端的Stratix系列，中端的Arria系列和低端的Cyclone系列。所有 Stratix FPGA 系列都有等價(jià)的 HardCopyASIC 器件。通過(guò)對(duì)設(shè)計(jì)進(jìn)行 FPGA 原型開發(fā)， HardCopy ASIC 提供了低風(fēng)險(xiǎn)、低成本的量產(chǎn)途徑。 Stratix 系列 FPGA 也適用于標(biāo)準(zhǔn)單元 ASIC 的原型開發(fā)和驗(yàn)證。 oCyclone V FPGA為工業(yè)、無(wú)線、固網(wǎng)、廣播和消費(fèi)類應(yīng)用提供市場(chǎng)上系統(tǒng)成本最低、功耗最低的FPGA解決方案。該系列集

13、成了豐富的硬核知識(shí)產(chǎn)權(quán)(IP)模塊，幫助您以更低的系統(tǒng)總成本和更短的設(shè)計(jì)時(shí)間完成更多的工作。 oCyclone IV FPGA是市場(chǎng)成上成本最低、功耗最低的FPGA，現(xiàn)在還提供收發(fā)器型號(hào)產(chǎn)品。Cyclone IV FPGA系列面向?qū)Τ杀久舾械拇笈繎?yīng)用，幫助您滿足越來(lái)越大的帶寬需求，同時(shí)降低了成本。oCyclone III FPGA前所未 有地為您同時(shí)提供了低成本、高性能和最佳功耗等特性，大 大提高了您的競(jìng)爭(zhēng)力。Cyclone III FPGA系列采用臺(tái)積電(TSMC)的低功耗(LP)工藝技術(shù)制造，以相 當(dāng)于ASIC的價(jià)格實(shí)現(xiàn)了低功耗。 oCyclone II FPGA從根本上 針對(duì)低成本進(jìn)行

14、設(shè)計(jì)，為大批量、低成本應(yīng)用提供用戶需要的各種功能。Cyclone II FPGA以 相當(dāng)于ASIC的成本實(shí)現(xiàn)了高性能和低功耗。 oCyclone FPGA是最初的低成本FPGA。對(duì)于當(dāng)今需要高級(jí)功能以及極低功耗的設(shè)計(jì)，可以考慮密度更高的Cylone IV和Cyclone III FPGA。這些更新的 Cyclone系列進(jìn)一步鞏固了Altera在大批量、低成本應(yīng)用解決方案中的領(lǐng)先低位。Ross Freeman是Xilinx創(chuàng)始人之一，發(fā)明了“現(xiàn)場(chǎng)可編程門陣列”（FPGA）這種新型可編程邏輯。 Bernie Vonderschmitt是Xilinx創(chuàng)始人之一，提出了“無(wú)工廠”半導(dǎo)體這一創(chuàng)新理論 o

15、 1984年在硅谷工作的Bernie Vonderschmitt、Ross Freeman和Jim Barnett創(chuàng)立Xilinx公司。 o Xilinx的主流FPGA分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計(jì)要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類高端應(yīng)用，如Virtex系列，用戶可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。 在性能可以滿足的情況下，優(yōu)先選擇低成本器件。1.2 FPGA的典型應(yīng)用領(lǐng)域的典型應(yīng)用領(lǐng)域1.2.1 IC設(shè)計(jì)的功能驗(yàn)證設(shè)計(jì)的功能驗(yàn)證1.2.2 邏輯粘合與實(shí)時(shí)控制邏輯粘合與實(shí)時(shí)控制1.2.3 協(xié)議實(shí)現(xiàn)與信號(hào)處理協(xié)議實(shí)現(xiàn)

16、與信號(hào)處理1.2.4 片上系統(tǒng)（片上系統(tǒng)（SOC）1.3 FPGA的開發(fā)流程的開發(fā)流程 FPGA的開發(fā)流程是利用EDA開發(fā)軟件和編程工具對(duì)FPGA芯片進(jìn)行應(yīng)用開發(fā)的過(guò)程。 1.3.1 FPGA的設(shè)計(jì)方法的設(shè)計(jì)方法 FPGA的應(yīng)用設(shè)計(jì)包括硬件設(shè)計(jì)部分和軟件設(shè)計(jì)部分。 硬件設(shè)計(jì)是指設(shè)計(jì)包括FPGA芯片、存儲(chǔ)器和輸入/輸出電路等部分構(gòu)成的電路版。軟件設(shè)計(jì)包括開發(fā)HDL語(yǔ)言描述的程序和嵌入式C語(yǔ)言程序。o 常用的軟件設(shè)計(jì)方法： 1. Top-down設(shè)計(jì)設(shè)計(jì) 2. Bottom-up設(shè)計(jì)設(shè)計(jì) 1.3.2 典型典型FPGA的開發(fā)流程的開發(fā)流程需求分析模塊劃分設(shè)計(jì)輸入HDL語(yǔ)言、原理圖IP Core、其他

17、功能仿真綜合優(yōu)化邏輯仿真器邏輯綜合器布局布線，實(shí)現(xiàn)FPGA廠家工具下載驗(yàn)證，板級(jí)調(diào)試靜態(tài)時(shí)序分析時(shí)序仿真（后仿真）邏輯仿真器綜合后（前仿真）邏輯仿真器基于PLD的數(shù)字系統(tǒng)設(shè)計(jì)流程 1. 原理圖輸入原理圖輸入(Schematic diagrams )2. 硬件描述語(yǔ)言硬件描述語(yǔ)言 (HDL文本輸入文本輸入)設(shè)計(jì)輸入設(shè)計(jì)輸入（1）ABEL-HDL（2）AHDL（3）VHDL（4）Verilog HDLIEEE標(biāo)準(zhǔn)硬件描述語(yǔ)言與軟件編程語(yǔ)言有本質(zhì)的區(qū)別硬件描述語(yǔ)言與軟件編程語(yǔ)言有本質(zhì)的區(qū)別3. IP Core 輸入輸入4. 其他輔助性設(shè)計(jì)輸入（波形圖輸入、狀態(tài)機(jī)其他輔助性設(shè)計(jì)輸入（波形圖輸入、狀態(tài)機(jī)

18、輸入、真值表輸入）輸入、真值表輸入）綜合（綜合（Synthesis）將較高層次的設(shè)計(jì)描述自動(dòng)轉(zhuǎn)化為較低層次描述的過(guò)程將較高層次的設(shè)計(jì)描述自動(dòng)轉(zhuǎn)化為較低層次描述的過(guò)程行為綜合：從算法表示、行為描述轉(zhuǎn)換到寄存器傳輸級(jí)行為綜合：從算法表示、行為描述轉(zhuǎn)換到寄存器傳輸級(jí)（RTL）邏輯綜合：邏輯綜合：RTL級(jí)描述轉(zhuǎn)換到邏輯門級(jí)（包括觸發(fā)器）級(jí)描述轉(zhuǎn)換到邏輯門級(jí)（包括觸發(fā)器）版圖綜合或結(jié)構(gòu)綜合：從邏輯門表示轉(zhuǎn)換到版圖表示，或版圖綜合或結(jié)構(gòu)綜合：從邏輯門表示轉(zhuǎn)換到版圖表示，或轉(zhuǎn)換到轉(zhuǎn)換到PLD器件的配置網(wǎng)表表示器件的配置網(wǎng)表表示 綜合器是能自動(dòng)實(shí)現(xiàn)上述轉(zhuǎn)換的軟件工具，是能將原理圖綜合器是能自動(dòng)實(shí)現(xiàn)上述轉(zhuǎn)換的軟

19、件工具，是能將原理圖或或HDL語(yǔ)言描述的電路功能轉(zhuǎn)化為具體電路網(wǎng)表的工具語(yǔ)言描述的電路功能轉(zhuǎn)化為具體電路網(wǎng)表的工具C、ASM.程序程序CPUCPU指令指令/ /數(shù)據(jù)代碼：數(shù)據(jù)代碼：010010 100010 1100010010 100010 1100軟件程序編譯器軟件程序編譯器 COMPILER軟件編譯器和硬件綜合器區(qū)別軟件編譯器和硬件綜合器區(qū)別VHDL/VERILOG.程序程序 硬件描述語(yǔ)言硬件描述語(yǔ)言 綜合器綜合器 SYNTHESIZERSYNTHESIZER為為ASICASIC設(shè)計(jì)提供的設(shè)計(jì)提供的 電路網(wǎng)表文件電路網(wǎng)表文件（a）軟件語(yǔ)言設(shè)計(jì)目標(biāo)流程）軟件語(yǔ)言設(shè)計(jì)目標(biāo)流程（b）硬件語(yǔ)言設(shè)

20、計(jì)目標(biāo)流程）硬件語(yǔ)言設(shè)計(jì)目標(biāo)流程RTL代碼調(diào)用模塊的黑盒子接口設(shè)置綜合目標(biāo)和約束條件邏輯綜合器（如XST, Synplify，廠家開發(fā)環(huán)境自帶）EDIF網(wǎng)絡(luò)(netlist)HDL網(wǎng)絡(luò)(netlist)綜合示意圖布局布線布局布線布局布線可理解為將綜合生成的電路邏輯網(wǎng)表映布局布線可理解為將綜合生成的電路邏輯網(wǎng)表映射到具體的目標(biāo)器件中實(shí)現(xiàn)，并產(chǎn)生最終的可下載文射到具體的目標(biāo)器件中實(shí)現(xiàn)，并產(chǎn)生最終的可下載文件的過(guò)程。布局布線將綜合后的網(wǎng)表文件針對(duì)某一具件的過(guò)程。布局布線將綜合后的網(wǎng)表文件針對(duì)某一具體的目標(biāo)器件進(jìn)行邏輯映射，把整個(gè)設(shè)計(jì)分為多個(gè)適體的目標(biāo)器件進(jìn)行邏輯映射，把整個(gè)設(shè)計(jì)分為多個(gè)適合器件內(nèi)部邏

21、輯資源實(shí)現(xiàn)的邏輯小塊，并根據(jù)用戶的合器件內(nèi)部邏輯資源實(shí)現(xiàn)的邏輯小塊，并根據(jù)用戶的設(shè)定在速度和面積之間做出選擇或折中；布局是將已設(shè)定在速度和面積之間做出選擇或折中；布局是將已分割的邏輯小塊放到器件內(nèi)部邏輯資源的具體位置，分割的邏輯小塊放到器件內(nèi)部邏輯資源的具體位置，并使它們易于連線；布線則是利用器件的布線資源完并使它們易于連線；布線則是利用器件的布線資源完成各功能塊之間和反饋信號(hào)之間的連接。成各功能塊之間和反饋信號(hào)之間的連接。仿真（仿真（Simulation）功能仿真（功能仿真（Function Simulation）時(shí)序仿真（時(shí)序仿真（Timing Simulation）仿真是對(duì)所設(shè)計(jì)電路的功

22、能的驗(yàn)證仿真是對(duì)所設(shè)計(jì)電路的功能的驗(yàn)證調(diào)用模塊的行為仿真模型RTL級(jí)代碼測(cè)試程序（testbench）邏輯仿真器（ModelSim）功能仿真示意圖FPGA廠家工具HDL網(wǎng)表（netlist）SDF文件（標(biāo)準(zhǔn)延時(shí)格式）FPGA基本單元仿真模型測(cè)試程序（test bench）測(cè)試數(shù)據(jù)邏輯仿真器后仿真示意圖編程配置編程配置 把適配后生成的編程文件裝入到把適配后生成的編程文件裝入到PLD器件中的器件中的過(guò)程稱為下載。過(guò)程稱為下載。通常將對(duì)基于通常將對(duì)基于EEPROM工藝的非易失結(jié)構(gòu)工藝的非易失結(jié)構(gòu)PLD器件的下載稱為編程（器件的下載稱為編程（Program），將基于），將基于SRAM工工藝結(jié)構(gòu)的藝結(jié)構(gòu)

23、的PLD器件的下載稱為配置（器件的下載稱為配置（Configure）。）。1.2.3. IP核復(fù)用及核復(fù)用及SOPC(System On a Programmable Chip)IP（Intellectual Property）：原來(lái)的含義是指）：原來(lái)的含義是指知識(shí)產(chǎn)權(quán)、著作權(quán)，在知識(shí)產(chǎn)權(quán)、著作權(quán)，在IC設(shè)計(jì)領(lǐng)域指實(shí)現(xiàn)某設(shè)計(jì)領(lǐng)域指實(shí)現(xiàn)某種功能的設(shè)計(jì)。種功能的設(shè)計(jì)。IP核（核（IP模塊）：指功能完整，性能指標(biāo)可模塊）：指功能完整，性能指標(biāo)可靠，已驗(yàn)證的、可重用的電路功能模塊?？?，已驗(yàn)證的、可重用的電路功能模塊。IP復(fù)用（復(fù)用（IP reuse）IP復(fù)用技術(shù)與復(fù)用技術(shù)與SoC軟軟IP-用用VHDL

24、等硬件描述語(yǔ)言描述的功能塊，但等硬件描述語(yǔ)言描述的功能塊，但是并不涉及用什么具體電路元件實(shí)現(xiàn)這些功能。是并不涉及用什么具體電路元件實(shí)現(xiàn)這些功能。 固固IP-完成了綜合的功能塊。完成了綜合的功能塊。 硬硬IP-供設(shè)計(jì)的最終階段產(chǎn)品：掩膜。供設(shè)計(jì)的最終階段產(chǎn)品：掩膜。 IP核與核與SoC設(shè)計(jì)設(shè)計(jì) SoC是在一個(gè)芯片上由于廣泛使用預(yù)定制模塊IP(Intellectual Property)而得以快速開發(fā)的集成電路。從設(shè)計(jì)上來(lái)說(shuō)，SoC就是一個(gè)通過(guò)設(shè)計(jì)復(fù)用達(dá)到高生產(chǎn)率的硬件軟件協(xié)同設(shè)計(jì)的過(guò)程。從方法學(xué)的角度來(lái)看，SoC是一套極大規(guī)模集成電路的設(shè)計(jì)方法學(xué)，包括IP核可復(fù)用設(shè)計(jì)/測(cè)試方法及接口規(guī)范、系統(tǒng)芯

25、片總線式集成設(shè)計(jì)方法學(xué)、系統(tǒng)芯片驗(yàn)證和測(cè)試方法學(xué)。SOC是一種設(shè)計(jì)理念，就是將各個(gè)可以集成在一起的模塊集成到一個(gè)芯片上，他借鑒了軟件的復(fù)用概念，也有了繼承的概念。也可以說(shuō)是包含了設(shè)計(jì)和測(cè)試等更多技術(shù)的一項(xiàng)新的設(shè)計(jì)技術(shù)。舉例： 憑借一系列Snapdragon處理器產(chǎn)品，高通占據(jù)了智能手機(jī)CPU市場(chǎng)40%以上的份額，成為近半數(shù)平板電腦微處理器的供貨商，還進(jìn)入了無(wú)線醫(yī)療與成像領(lǐng)域。高通正在一塊Snapdragon芯片上整合進(jìn)更多的功能模塊，現(xiàn)在高通已在一塊Snapdragon芯片中集成了3G網(wǎng)絡(luò)、Wi-Fi網(wǎng)絡(luò)、Flash視頻播放、藍(lán)牙通訊、近距離感知（NFC）等多個(gè)功能模塊。在下一代Snapdra

26、gon中，高通還將把不久前收購(gòu)獲得的手勢(shì)感知技術(shù)和當(dāng)下最流行的“增強(qiáng)現(xiàn)實(shí)”技術(shù)都整合進(jìn)來(lái)。SoC： System on a ChipFPGAFlashSDRAMCPUDSPI/OI/OI/OFPGAI/OI/OI/OCPUDSPCPUCPUEDA（Electronic Design Automation） 就是以計(jì)算機(jī)為工作平臺(tái)，以就是以計(jì)算機(jī)為工作平臺(tái)，以EDA軟件工具軟件工具為開發(fā)環(huán)境，以為開發(fā)環(huán)境，以PLD器件或者器件或者ASIC專用集成電路專用集成電路為目標(biāo)器件設(shè)計(jì)實(shí)現(xiàn)電路系統(tǒng)的一種技術(shù)。為目標(biāo)器件設(shè)計(jì)實(shí)現(xiàn)電路系統(tǒng)的一種技術(shù)。1.4.1EDA技術(shù)及其發(fā)展1.4 FPGA的常用EDA工具EDA技術(shù)的應(yīng)用范疇技術(shù)的應(yīng)用范疇EDA技術(shù)的新發(fā)展技術(shù)的新發(fā)展 （1）電子技術(shù)各個(gè)領(lǐng)域全方位融入）電子技術(shù)各個(gè)領(lǐng)域全方位融入EDA技術(shù)。技術(shù)。（2）IP（Intellectual Property）核在電子設(shè)計(jì)領(lǐng)域得）核在電子設(shè)計(jì)領(lǐng)域得到了廣泛的應(yīng)用。到了廣泛的應(yīng)用。（3）嵌入式微處理器軟核的出現(xiàn)，更大規(guī)模的）嵌入式微處理器軟核的出現(xiàn)，更大規(guī)模的FPGA/ CPLD器件的不斷推出，使得器件的不斷推出，使得SoPC（System on Programmable Chip，可編程芯片系統(tǒng)）步入實(shí)用化階，可編程芯片