計(jì)算機(jī)基礎(chǔ)課件第5章_存儲(chǔ)器技術(shù)

1、第第5 5章章 存儲(chǔ)器技術(shù)存儲(chǔ)器技術(shù) 教學(xué)目標(biāo)重點(diǎn)掌握微型計(jì)算機(jī)系統(tǒng)存儲(chǔ)器接口方法；半導(dǎo)體重點(diǎn)掌握微型計(jì)算機(jī)系統(tǒng)存儲(chǔ)器接口方法；半導(dǎo)體存貯器的分類及用途；掌握靜、動(dòng)態(tài)存貯器的分類及用途；掌握靜、動(dòng)態(tài)RAMRAM，ROMROM的結(jié)的結(jié)構(gòu)特點(diǎn)。構(gòu)特點(diǎn)。 教學(xué)內(nèi)容5.1 5.1 半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器5.25.2 半導(dǎo)體存儲(chǔ)器接口的基本技術(shù)半導(dǎo)體存儲(chǔ)器接口的基本技術(shù)5.1 半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器存儲(chǔ)器是計(jì)算機(jī)中存儲(chǔ)計(jì)算程序、原始數(shù)據(jù)及中間存儲(chǔ)器是計(jì)算機(jī)中存儲(chǔ)計(jì)算程序、原始數(shù)據(jù)及中間結(jié)果的設(shè)備。通常，系統(tǒng)程序預(yù)先存儲(chǔ)在磁盤和光結(jié)果的設(shè)備。通常，系統(tǒng)程序預(yù)先存儲(chǔ)在磁盤和光盤中，運(yùn)行時(shí)需調(diào)入內(nèi)存方能被

2、計(jì)算機(jī)執(zhí)行。而用盤中，運(yùn)行時(shí)需調(diào)入內(nèi)存方能被計(jì)算機(jī)執(zhí)行。而用戶的應(yīng)用程序則是通過鍵盤直接輸入內(nèi)存。因此可戶的應(yīng)用程序則是通過鍵盤直接輸入內(nèi)存。因此可以說，所以的程序只有在裝入內(nèi)存后，才能被以說，所以的程序只有在裝入內(nèi)存后，才能被CPU執(zhí)行。執(zhí)行。一、概念及術(shù)語(yǔ)一、概念及術(shù)語(yǔ)存儲(chǔ)器存儲(chǔ)器:存放程序和數(shù)據(jù)的部件存放程序和數(shù)據(jù)的部件內(nèi)存內(nèi)存(主存儲(chǔ)器主存儲(chǔ)器):直接連接總線上，通常由半導(dǎo)體存儲(chǔ)器組成。直接連接總線上，通常由半導(dǎo)體存儲(chǔ)器組成。外存外存(輔助存貯器輔助存貯器):經(jīng)接口電路與總線相連接，存放永久保存的程經(jīng)接口電路與總線相連接，存放永久保存的程序和數(shù)據(jù)序和數(shù)據(jù),通常指磁盤、磁帶、光盤等。通常

3、指磁盤、磁帶、光盤等。概念及術(shù)語(yǔ)概念及術(shù)語(yǔ)字節(jié)：字節(jié)：8位存儲(chǔ)單元組成的一個(gè)基本存儲(chǔ)單元。位存儲(chǔ)單元組成的一個(gè)基本存儲(chǔ)單元。字：字：CPU的字長(zhǎng)組成的一個(gè)存儲(chǔ)單元。的字長(zhǎng)組成的一個(gè)存儲(chǔ)單元。字長(zhǎng)：字的二進(jìn)制位數(shù)。字有字長(zhǎng)：字的二進(jìn)制位數(shù)。字有4位、位、8位、位、16位、位、32位、位、64位等。位等。芯片存儲(chǔ)容量：存儲(chǔ)芯片容納的二進(jìn)制信息量。芯片存儲(chǔ)容量：存儲(chǔ)芯片容納的二進(jìn)制信息量。存儲(chǔ)容量存儲(chǔ)容量=字?jǐn)?shù)字?jǐn)?shù)位數(shù)位數(shù)二、二、半導(dǎo)體存貯器的分類半導(dǎo)體存貯器的分類 半導(dǎo)半導(dǎo)體存體存儲(chǔ)器儲(chǔ)器 RAMROM存取方式分 雙極性MOS靜態(tài)靜態(tài)動(dòng)態(tài)動(dòng)態(tài)電路結(jié)構(gòu)分 掩膜ROMPROMEPROMEEPROM電路

4、結(jié)構(gòu)分 1、雙極型、雙極型RAM與與MOSRAM的比較的比較雙極型雙極型RAMn晶體管為基本存儲(chǔ)電路元件。晶體管為基本存儲(chǔ)電路元件。n集成度較低，功耗大，成本高。集成度較低，功耗大，成本高。n存取速度高，如存取速度高，如L1，L2緩存。緩存。MOSRAMn工藝簡(jiǎn)單、成本低工藝簡(jiǎn)單、成本低n集成度高、功耗低集成度高、功耗低n存取速度不如雙極性存取速度不如雙極性2、靜態(tài)、靜態(tài)RAM(SRAM)n基本存儲(chǔ)電路由基本存儲(chǔ)電路由6管管構(gòu)成構(gòu)成n集成度高于雙極型，集成度高于雙極型，低于動(dòng)態(tài)低于動(dòng)態(tài)RAMn功耗比雙極型低，但功耗比雙極型低，但比動(dòng)態(tài)比動(dòng)態(tài)RAM高高n不需要刷新不需要刷新 行選通線位線 列選通

5、線 D DVDD(5V)VGGT4T3T6T5T2T1Vss(0V)3、動(dòng)態(tài)、動(dòng)態(tài)RAM(DRAM)n基本存儲(chǔ)電路由單管電路基本存儲(chǔ)電路由單管電路組成，電容存儲(chǔ)電荷保存組成，電容存儲(chǔ)電荷保存信息。信息。 n集成度高。集成度高。n功耗比靜態(tài)功耗比靜態(tài)RAM低，價(jià)格低，價(jià)格比靜態(tài)比靜態(tài)RAM便宜。便宜。n因動(dòng)態(tài)存儲(chǔ)器靠電容來存因動(dòng)態(tài)存儲(chǔ)器靠電容來存儲(chǔ)信息，存在泄漏電流，儲(chǔ)信息，存在泄漏電流，故要求刷新，通常要求每故要求刷新，通常要求每隔隔2ms刷新一遍。刷新一遍。 數(shù)據(jù)線字選擇CTCD4、只讀存儲(chǔ)器、只讀存儲(chǔ)器ROMn掩模掩模ROM這種這種ROM是在制作集成電路時(shí)，用定做的掩模進(jìn)是在制作集成電路時(shí)

6、，用定做的掩模進(jìn)行編程的。制造完畢，存儲(chǔ)器的內(nèi)容就被固定下來，行編程的。制造完畢，存儲(chǔ)器的內(nèi)容就被固定下來，只能讀，不能改變。只能讀，不能改變。 n可編程序的只讀存儲(chǔ)器可編程序的只讀存儲(chǔ)器PROM允許用戶對(duì)它進(jìn)行一次性的編程。允許用戶對(duì)它進(jìn)行一次性的編程。只讀存儲(chǔ)器只讀存儲(chǔ)器ROMn可擦除的可擦除的EPROM能夠進(jìn)行多次改寫的能夠進(jìn)行多次改寫的ROM稱為稱為EPROM。且需要專。且需要專用的用的EPROM寫入器。擦除時(shí)需用紫外線光源照射。寫入器。擦除時(shí)需用紫外線光源照射。n電可擦除的電可擦除的E2PROM能夠用電信號(hào)進(jìn)行多次改寫的能夠用電信號(hào)進(jìn)行多次改寫的ROM存儲(chǔ)器。使用存儲(chǔ)器。使用方便方便

7、,芯片可直接在插件板上擦除或改寫。存取速芯片可直接在插件板上擦除或改寫。存取速度較慢，價(jià)格較貴。度較慢，價(jià)格較貴。三、三、RAM芯片內(nèi)部的結(jié)構(gòu)及工作原理芯片內(nèi)部的結(jié)構(gòu)及工作原理 對(duì)芯片內(nèi)存儲(chǔ)單元尋址，采用地址譯碼予以實(shí)對(duì)芯片內(nèi)存儲(chǔ)單元尋址，采用地址譯碼予以實(shí)現(xiàn)。常用的地址譯碼有兩種方式，即單譯碼和現(xiàn)。常用的地址譯碼有兩種方式，即單譯碼和雙譯碼方式。雙譯碼方式。1、單譯碼方式、單譯碼方式 如圖所示，單譯碼方如圖所示，單譯碼方式是一個(gè)式是一個(gè)N中取中取“1”的譯碼器，當(dāng)字選擇的譯碼器，當(dāng)字選擇線的根數(shù)線的根數(shù)N很大時(shí)，很大時(shí)，內(nèi)部的內(nèi)部的N=W0WN-1必然也很大，占有的必然也很大，占有的芯片資源

8、也大，主要芯片資源也大，主要用于小容量的存儲(chǔ)器用于小容量的存儲(chǔ)器。2、雙譯碼方式、雙譯碼方式 當(dāng)字選擇線的根數(shù)當(dāng)字選擇線的根數(shù)N很大時(shí)，很大時(shí)，N2P中的中的P必然也大，這時(shí)必然也大，這時(shí)可將可將P分成兩部分，分成兩部分，N2p2x+y= 2x2yX Y，這樣便可將這樣便可將N由由X譯碼和譯碼和Y譯碼譯碼兩級(jí)譯碼得到。兩級(jí)譯碼得到。現(xiàn)以現(xiàn)以P=10為例：為例：N21025253232=1024即可選擇即可選擇1024個(gè)字的一位記個(gè)字的一位記憶單元。其譯碼結(jié)構(gòu)如圖所示。憶單元。其譯碼結(jié)構(gòu)如圖所示。3、RAM存貯器組成結(jié)構(gòu)存貯器組成結(jié)構(gòu) n存儲(chǔ)體存儲(chǔ)體 大量存儲(chǔ)單元有規(guī)則的組大量存儲(chǔ)單元有規(guī)則的組

9、合構(gòu)成存貯體。各存儲(chǔ)單合構(gòu)成存貯體。各存儲(chǔ)單元以地址進(jìn)行區(qū)分。元以地址進(jìn)行區(qū)分。 n地址譯碼器：地址選擇地址譯碼器：地址選擇n讀讀/寫控制及寫控制及I/O電路：信電路：信號(hào)放大；對(duì)被選中的單元號(hào)放大；對(duì)被選中的單元讀出、寫入。讀出、寫入。n片選控制片選控制CS：多片芯片組：多片芯片組成存貯器時(shí)首先進(jìn)行片選成存貯器時(shí)首先進(jìn)行片選由地址譯碼的高位完成。由地址譯碼的高位完成。n三態(tài)緩沖器：三態(tài)緩沖，三態(tài)緩沖器：三態(tài)緩沖，以適用于總線連接。以適用于總線連接。四、幾種典型的芯片四、幾種典型的芯片 1、SRAM芯片芯片Intel61162K 8位的靜態(tài)位的靜態(tài)RAM芯片，包含有芯片，包含有16384個(gè)個(gè)基

10、本存儲(chǔ)電路基本存儲(chǔ)電路 。該芯片為。該芯片為24腳，雙列直插集成腳，雙列直插集成電路電路 ,與與EPROM2716兼容。兼容。SRAM芯片芯片Intel6116A0A10：211=2048 地址輸?shù)刂份?入，入，11根根I/O1I/O8：D0D7數(shù)據(jù)輸數(shù)據(jù)輸 入輸出，入輸出，8根根CE：片選信號(hào)：片選信號(hào)OE：三態(tài)輸出允許信號(hào)：三態(tài)輸出允許信號(hào)WE：=0寫有效，寫有效，=1讀有效讀有效VCC、GND：電源和地線：電源和地線Vcc20191817161514132221123456789106116GND2423CEA8A9A7A6A5I/O1A4A3A0A1A2I/O2I/O3I/O5I/O4

11、I/O7I/O6I/O8A10OEWE11122K82、DRAM芯片芯片Intel2164 A0A7：216=65536，地址輸入，地址輸入，8根根分為行地址和列地址，內(nèi)有地址鎖存分為行地址和列地址，內(nèi)有地址鎖存器，分時(shí)復(fù)用構(gòu)成器，分時(shí)復(fù)用構(gòu)成16位地址。位地址。RAS：行地址選通信號(hào)，將：行地址選通信號(hào)，將A0A7行址行址鎖存在片內(nèi)行地址鎖存器。鎖存在片內(nèi)行地址鎖存器。CAS：列地址有效信號(hào)，將：列地址有效信號(hào)，將A0A7列址列址鎖存在片內(nèi)列地址鎖存器。鎖存在片內(nèi)列地址鎖存器。行地址和列地址選通信號(hào)兼作片選信號(hào)。行地址和列地址選通信號(hào)兼作片選信號(hào)。WE：=1，讀，經(jīng)，讀，經(jīng)DO U T輸出數(shù)

12、據(jù)，輸出數(shù)據(jù)，=0，寫，經(jīng)，寫，經(jīng)DIN輸入數(shù)據(jù)。輸入數(shù)據(jù)。Vcc161514131234567812112164A6A7N/CDINA5A4A3A0A1A2RASWE10 9CASVSSDOUT64K13、只讀存儲(chǔ)器只讀存儲(chǔ)器Intel 2732A0A11：212=4096，地址輸入，地址輸入O0O7：D0D7數(shù)據(jù)輸出數(shù)據(jù)輸出CE：片選信號(hào)：片選信號(hào)OE/VPP：OE：三態(tài)輸出允許信號(hào)：三態(tài)輸出允許信號(hào)VPP： 輸入編程高電壓輸入編程高電壓OE/VPPVcc20191817161514132221123456789102732GND2423CEA8A9A7A6A5O0A4A3A0A1A2O1

13、O2O5O4O7O6O3A101112A114K8 OE=0 CE=0讀方式：讀方式：址線址線A0A11選中由選中由O0O7輸出數(shù)據(jù)輸出數(shù)據(jù)5.2 半導(dǎo)體存儲(chǔ)器接口的基本技術(shù)半導(dǎo)體存儲(chǔ)器接口的基本技術(shù)一、存儲(chǔ)器芯片數(shù)目的確定一、存儲(chǔ)器芯片數(shù)目的確定芯片容量芯片容量=MNM=存儲(chǔ)單元數(shù)存儲(chǔ)單元數(shù) ；N=位數(shù)單元位數(shù)單元存貯器的容量存貯器的容量=XKB=XK8以字節(jié)為單位。以字節(jié)為單位。NMGT8存貯器容量為存貯器容量為G字節(jié)，芯片數(shù)字節(jié)，芯片數(shù)G/M=字?jǐn)U展即組數(shù)字?jǐn)U展即組數(shù)8/N=位擴(kuò)展即位擴(kuò)展即每組的芯片數(shù)每組的芯片數(shù)存儲(chǔ)器芯片數(shù)目的確定存儲(chǔ)器芯片數(shù)目的確定例：例：64KB的的RAM存儲(chǔ)器：

14、存儲(chǔ)器：由動(dòng)態(tài)由動(dòng)態(tài)RAM2116(16K1)芯片組成。芯片組成。T=（G/M）（8/N）=（64K16K） （8/1）=32(片片)若用靜態(tài)若用靜態(tài)RAM2114(1K4)芯片組成。芯片組成。T=（G/M）（8/N）=（64K1K） （8/4）=128(片片)二、芯片與系統(tǒng)總線的連接二、芯片與系統(tǒng)總線的連接1、 數(shù)據(jù)線的連接：數(shù)據(jù)線的連接：芯片內(nèi)有雙向三態(tài)緩沖器，芯片數(shù)據(jù)線直接和系芯片內(nèi)有雙向三態(tài)緩沖器，芯片數(shù)據(jù)線直接和系統(tǒng)數(shù)據(jù)總線相應(yīng)數(shù)據(jù)位掛接。統(tǒng)數(shù)據(jù)總線相應(yīng)數(shù)據(jù)位掛接。2、 地址線的連接：地址線的連接：地址應(yīng)包含兩部分：地址應(yīng)包含兩部分：n片內(nèi)地址：片內(nèi)地址：芯片內(nèi)的存儲(chǔ)單元尋址，低位部

15、分是片內(nèi)地址，芯片內(nèi)的存儲(chǔ)單元尋址，低位部分是片內(nèi)地址，直接和存儲(chǔ)芯片的地址端相連。直接和存儲(chǔ)芯片的地址端相連。芯片與系統(tǒng)總線的連接芯片與系統(tǒng)總線的連接n片選地址：片選地址：對(duì)各個(gè)存儲(chǔ)芯片進(jìn)行選擇的地址，高位部分是片對(duì)各個(gè)存儲(chǔ)芯片進(jìn)行選擇的地址，高位部分是片地址，經(jīng)譯碼器產(chǎn)生芯片選擇信號(hào)和各個(gè)芯片的地址，經(jīng)譯碼器產(chǎn)生芯片選擇信號(hào)和各個(gè)芯片的片選端相連。片選端相連。3、控制線的連接：、控制線的連接：CPU通過控制總線發(fā)出讀寫操作命令。通過控制總線發(fā)出讀寫操作命令。 三、片選控制方法三、片選控制方法 1、線選法、線選法：地址中的高位部分不經(jīng)譯碼，直接用：地址中的高位部分不經(jīng)譯碼，直接用它們分別作各

16、個(gè)芯片的片選信號(hào)。它們分別作各個(gè)芯片的片選信號(hào)。M/IORDWRA0A10D0D7D0D7A12A11A13A148086A0A10A0A10CSWEOE6116CSWEOE6116CSWEOE6116CSWEOE6116A0A10A0A10D0D7D0D7D0D7D0D71234例：用例：用Intel 6116（2K8）形成形成8KB的的存儲(chǔ)器存儲(chǔ)器 。M/IORDWRA0A10D0D7D0D7A12A11A13A148086A0A10A0A10CSWEOE6116CSWEOE6116CSWEOE6116CSWEOE6116A0A10A0A10D0D7D0D7D0D7D0D712341地址范

17、圍地址范圍7000H77FFHA10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0A14 A13 A12 A11 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 7 0 0 0 H7 7 F F HM/IORDWRA0A10D0D7D0D7A12A11A13A148086A0A10A0A10CSWEOE6116CSWEOE6116CSWEOE6116CSWEOE6116A0A10A0A10D0D7D0D7D0D7D0D712342地址范圍地址范圍6800H6FFFHA10 A9 A8 A7 A6 A5 A4

18、A3 A2 A1 A0A14 A13 A12 A11 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 1 6 8 0 0 H6 F F F H2、部分譯碼法、部分譯碼法對(duì)高位地址的一部分進(jìn)行譯碼產(chǎn)生片選信號(hào)，這種方對(duì)高位地址的一部分進(jìn)行譯碼產(chǎn)生片選信號(hào)，這種方法叫部分譯碼法。法叫部分譯碼法。 74LSl38譯碼器譯碼器(即即Intel 8205譯碼器譯碼器) G1 G2a G2b C B A Yi1 0 0 0 0 0 Y01 0 0 0 0 1 Y11 0 0 0 1 0 Y21 0 0 0 1 1 Y31 0 0 1 0

19、0 Y41 0 0 1 0 1 Y51 0 0 1 1 0 Y61 0 0 1 1 1 Y7Vcc1615141312345678121174LS138ABGNDG110 9Y6Y5Y4Y3Y2Y1Y0Y7G2bCG2a8088 16K EPROM 2732的一種部分譯碼電路方案的一種部分譯碼電路方案 1地址范圍地址范圍A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0A16 A15 A14 A13 A12 A11 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 01 0 0 0 0 H1 0 F F FH 1 0 0

20、 0 0 1C B AA19A18 A17A16 0 0 0 1 10000H 10FFFH 1 1 1 1 F0000HF0FFFH高位高位A17A19的不確定性每一單元有的不確定性每一單元有8個(gè)地址編碼重疊個(gè)地址編碼重疊2地址范圍地址范圍A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0A16 A15 A14 A13 A12 A11 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 1 01 1 0 0 0 H1 1 F F FH 1 0 0 0 1 1C B AA19A18 A17A16 0 0 0 1 11000H

21、11FFFH 1 1 1 1 F1000HF1FFFH高位高位A17A19的不確定性每一單元有的不確定性每一單元有8個(gè)地址編碼重疊個(gè)地址編碼重疊3地址范圍地址范圍A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0A16 A15 A14 A13 A12 A11 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 0 01 2 0 0 0 H1 2 F F FH 1 0 0 1 0 1C B AA19A18 A17A16 0 0 0 1 12000H 12FFFH 1 1 1 1 F200HF2FFFH高位高位A17A19的不確定

22、性每一單元有的不確定性每一單元有8個(gè)地址編碼重疊個(gè)地址編碼重疊4地址范圍地址范圍A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0A16 A15 A14 A13 A12 A11 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 013 0 0 0 H1 3 F F FH 1 0 0 1 1 1C B AA19A18 A17A16 0 0 0 1 13000H 13FFFH 1 1 1 1 F300HF3FFFH高位高位A17A19的不確定性每一單元有的不確定性每一單元有8個(gè)地址編碼重疊個(gè)地址編碼重疊在采用部分譯碼的存儲(chǔ)在

23、采用部分譯碼的存儲(chǔ)器中，存儲(chǔ)地址通常取器中，存儲(chǔ)地址通常取未用高位地址的值為全未用高位地址的值為全0，這樣確定的地址叫這樣確定的地址叫基本基本地址地址。 ABG1Y6Y5Y4Y3Y2Y1Y0Y7G2bG2aCA14A13A15A16A12IO/MRDAA11DD7CS OE2732CS OE2732CS OE2732CS OE273213843213、全譯碼法、全譯碼法片外全部高位地址作為譯碼器的輸入，進(jìn)行完全譯碼，片外全部高位地址作為譯碼器的輸入，進(jìn)行完全譯碼，以此產(chǎn)生各個(gè)片選信號(hào)以此產(chǎn)生各個(gè)片選信號(hào) 。ABY6Y5Y4Y3Y2Y1Y0Y7G2bG2aCA14A13A15A16A17A18A

24、12G1A19IO/MRDAA11DD7CS OE2732CS OE2732CS OE2732CS OE2732138CS6116OEWECS6116OEWECS6116OEWECS6116OEWEWEA1112341234 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0F8000 HF8FFFH 1 1 1 1 1 0 0 0ROM1A11A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0A19A18 A17A16 A15 A14 A13 A12C B AGG2aABY6Y5Y4Y3Y2Y1Y0Y

25、7G2bG2aCA14A13A15A16A17A18A12G1A19IO/MRDAA11DD7CS OE2732CS OE2732CS OE2732CS OE2732138CS6116OEWECS6116OEWECS6116OEWECS6116OEWEWEA1112341234A11A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0A19A18 A17A16 A15 A14 A13 A12C B AGG2a 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1F9000 HF9FFFH 1 1 1 1 1

26、 0 0 1ROM2ABY6Y5Y4Y3Y2Y1Y0Y7G2bG2aCA14A13A15A16A17A18A12G1A19IO/MRDAA11DD7CS OE2732CS OE2732CS OE2732CS OE2732138CS6116OEWECS6116OEWECS6116OEWECS6116OEWEWEA1112341234A11A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0A19A18 A17A16 A15 A14 A13 A12C B AGG2a 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0

27、 1 0FA000 HFAFFFH 1 1 1 1 1 0 1 0ROM3ABY6Y5Y4Y3Y2Y1Y0Y7G2bG2aCA14A13A15A16A17A18A12G1A19IO/MRDAA11DD7CS OE2732CS OE2732CS OE2732CS OE2732138CS6116OEWECS6116OEWECS6116OEWECS6116OEWEWEA1112341234A11A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0A19A18 A17A16 A15 A14 A13 A12C B AGG2a 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1

28、1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1FB000 HFBFFFH 1 1 1 1 1 0 1 1ROM4ABY6Y5Y4Y3Y2Y1Y0Y7G2bG2aCA14A13A15A16A17A18A12G1A19IO/MRDAA11DD7CS OE2732CS OE2732CS OE2732CS OE2732138CS6116OEWECS6116OEWECS6116OEWECS6116OEWEWEA1112341234 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0FC000 HFC7FFH 1 1 1 1 1 1 0 0SRAM1A11A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0A19A18 A17A16 A15 A14 A13 A12C B AGG2aABY6Y5Y4Y3Y2Y1Y0Y7G2bG2aCA14A13A15A16A17A18A12G1A19IO/MRDAA11DD7CS OE2732CS OE2732CS OE2732CS OE2732138CS6116OEWECS6116OEWECS6116OEWECS6116OEWEWEA1112341234A11A10 A9 A8 A7 A6 A5 A4