FPGA技術(shù)發(fā)展探究

1、FPGA技術(shù)發(fā)展探究一 緒言自1985年Xilinx 公司推出第一片現(xiàn)場(chǎng)可編程邏輯器件（FPGA至今，F(xiàn)PGA已經(jīng)歷了十幾年的發(fā)展歷史。在這十幾年的發(fā)展過(guò)程中，以FPGA為代表的數(shù)字系統(tǒng)現(xiàn)場(chǎng)集成技術(shù)取得了驚人的發(fā)展：現(xiàn)場(chǎng)可編程邏輯器件從最初的 1200 個(gè)可利用門(mén)，發(fā)展到 90年代的 25 萬(wàn)個(gè)可利用門(mén)，乃至當(dāng)新世紀(jì)來(lái)臨之即，國(guó)際上現(xiàn)場(chǎng)可編程邏輯器件的著名廠商Altera 公司、Xilinx公司又陸續(xù)推出了數(shù)百萬(wàn)門(mén)的單片F(xiàn)PGA芯片，將現(xiàn)場(chǎng)可編程器件的集成度提高到一個(gè)新的水平。縱觀現(xiàn)場(chǎng)可編程邏輯器件的發(fā)展歷史，其之所以具有巨大的市場(chǎng)吸引力， 根本在于：FPGA不僅可以解決電子系統(tǒng)小型化、低功耗

2、、高可靠性等問(wèn)題，而且其開(kāi)發(fā)周 期短、開(kāi)發(fā)軟件投入少、芯片價(jià)格不斷降低，促使FPGA越來(lái)越多地取代了 ASIC的市場(chǎng)，特 別是對(duì)小批量、多品種的產(chǎn)品需求，使FPGA成為首選。目前，F(xiàn)PGA的主要發(fā)展動(dòng)向是：隨著大規(guī)模現(xiàn)場(chǎng)可編程邏輯器件的發(fā)展， 系統(tǒng)設(shè)計(jì)進(jìn)入"片上可編程系統(tǒng)”（SOPC的新 紀(jì)元；芯片朝著高密度、低壓、低功耗方向挺進(jìn)；國(guó)際各大公司都在積極擴(kuò)充其IP 庫(kù)，以優(yōu)化的資源更好的滿足用戶的需求，擴(kuò)大市場(chǎng)；特別是引人注目的所謂FPGA動(dòng)態(tài)可重構(gòu)技術(shù)的開(kāi)拓，將推動(dòng)數(shù)字系統(tǒng)設(shè)計(jì)觀念的巨大轉(zhuǎn)變。二. Xili nx 公司研制開(kāi)發(fā)的FPGA系列產(chǎn)品的主要特征Xilinx 公司自發(fā)明FPG

3、A以來(lái)，就不斷的推出新器件和開(kāi)發(fā)工具，力求芯片的速度 更高、功耗更低。在其新近開(kāi)發(fā)的產(chǎn)品中， Xilinx 重新定義了未來(lái)的可編程邏輯，為用戶 提供 2.5v ， 3.3v 和 5v 可編程邏輯系列選擇，并利用先進(jìn)的 0.18- 、 0.22- 、 0.25- 、 0.35um 工藝技術(shù)生產(chǎn)出低成本、高性能的可編程邏輯產(chǎn)品。主要推出了Virtex 系列和 SpantanTM系列的FPGA Virtex系列突破了傳統(tǒng) FPGA密度和性能限制，使 FPGA不僅僅是邏輯模塊， 而成為一種系統(tǒng)元件（如圖一所示）。而SpantanTM系列為替代ASIC的大容量FPGA樹(shù)立了 一個(gè)新的低成本標(biāo)準(zhǔn)。圖1 V

4、irtex 系列使FPGA從連接邏輯提升至系統(tǒng)的核心部件Virtex 系列FPGA集成了許多滿足系統(tǒng)級(jí)設(shè)計(jì)要求的新性能，具有獨(dú)特的結(jié)構(gòu)特點(diǎn)如圖2。整個(gè)Virtex系列由九種器件組成，系統(tǒng)門(mén)數(shù)從5萬(wàn)到100萬(wàn)門(mén)（1,728到27,648 個(gè)邏輯單元）；提供給用戶的I/O引腳數(shù)最多超過(guò)500個(gè)；采用多種封裝形式，包括先進(jìn)的1.0mm FinePitchTMBGA和0.8mm芯片封裝；采用 5層金屬的0.22微米CMOS：藝，實(shí)現(xiàn) 5V 容差的I/O接口；借助于優(yōu)選的時(shí)序驅(qū)動(dòng)的布局和布線工具，在400MHz的PH CPU上，編譯速度可達(dá)20萬(wàn)門(mén)/秒。Mark>giiH|rBl:MWHH &qu

5、ot;C(VrMi0HTtdmtogr圖2 Virtex 系列的部結(jié)構(gòu)Virtex 系統(tǒng)的獨(dú)特結(jié)構(gòu)使它具有以下一些重要性能：擁有四重?cái)?shù)字化延時(shí)鎖定電路（DLL），用于外時(shí)鐘同步；使芯片到芯片間的通訊速度達(dá)到 200MHz所有器件從時(shí)鐘到輸出的延時(shí)均小于3ns；時(shí)鐘可倍頻和分頻，可進(jìn)行 00，900，1800，2700 相移。各種密度產(chǎn)品均設(shè)置向量式互連，使布線快速可預(yù)測(cè)，與核配合良好。 Virtex 支持3級(jí)存儲(chǔ)。它的 SelectRAM+存儲(chǔ)層為字節(jié)級(jí)（分布式存儲(chǔ)）、 千字節(jié)級(jí)（塊存儲(chǔ)） 和兆字節(jié)級(jí)（與外部DRAM和SRAM勺SSTL3接口）存儲(chǔ)塊提供很高的頻 寬。采用SelectI/OTM

6、 技術(shù)，同時(shí)支持多種電壓和信號(hào)標(biāo)準(zhǔn)。兼容 66MHZ/64 比特 PCI 和 Compact PCI。在推出Virtex FPGA之后不到一年，Xilinx 又推出了 Virtex-E 系列產(chǎn)品，其性能 和密度可與 ASIC匹敵。Virtex-E 系列產(chǎn)品的主要特點(diǎn)是：擁有320萬(wàn)個(gè)系統(tǒng)門(mén)；832k位的真雙端口部塊狀 RAM 8個(gè)DLL并支持超過(guò)20種不同的信號(hào)標(biāo)準(zhǔn)，包括LVDS Bus LVDS以及LVPECL采用0.18um工藝制造，在單個(gè)器件上實(shí)現(xiàn)了2.1億個(gè)晶體管的密度?？傊?，Virtex和Virtex-E 系列不僅將FPGA生能推向一個(gè)新層面，還解決了向系統(tǒng)集成的挑戰(zhàn)。Xili nx

7、產(chǎn)品的另一個(gè)發(fā)展方向是實(shí)現(xiàn)可編程邏輯器件在大批量生產(chǎn)中的應(yīng)用，所以對(duì)成本要求更高。Spartan系列是以XC4000系列結(jié)構(gòu)為基礎(chǔ)，并結(jié)合了片上RAM、強(qiáng)大的IP庫(kù)支持和大容量、低價(jià)格的特點(diǎn)，使其可在大批量生產(chǎn)中替代ASIC。Spartan系列的主要特點(diǎn)是：系統(tǒng)門(mén)數(shù)可達(dá)40,000門(mén)；靈活的片上存儲(chǔ)器，分布式和塊存儲(chǔ)器；4個(gè)數(shù)字延遲鎖相環(huán)，有效的芯片級(jí)/板級(jí)時(shí)鐘管理；Select I/O 技術(shù)保證同所有主要總線標(biāo)準(zhǔn)如 HSTL GTL、SSTL等的接口；具有功率管理（睡眠模式）。三. Altera 公司研制開(kāi)發(fā)的 FPGA系列產(chǎn)品的主要特征Altera 公司自從事FPGA勺開(kāi)發(fā)研制以來(lái)，不斷的

8、進(jìn)行技術(shù)創(chuàng)新，研制開(kāi)發(fā)新產(chǎn)品。該公司的基于 CMOS勺現(xiàn)場(chǎng)可編程邏輯器件同樣具有高速、高密度、低功耗的特點(diǎn)。近期，Altera公司主要有四個(gè)品種系列：膠合（glue ）邏輯類的MAX低價(jià)位的ACEX系列、 高速FLEX系列、高密度的 APEX系列。Altera公司針對(duì)通信市場(chǎng)推出的新型低成本器件-ACEX系列（以前的名稱是ACE。該系列的主要特點(diǎn)為：密度圍從1萬(wàn)到10萬(wàn)門(mén)（56,000到257,000系統(tǒng)門(mén)）；配備鎖相環(huán)（PLL），與64位、66MHZ勺PCI兼容；產(chǎn)品系列從原 1.8v擴(kuò)展至2.5v ;提供 系統(tǒng)速度超過(guò)115MHZ的高性能。Altera 公司還對(duì)FPGA的結(jié)構(gòu)進(jìn)行優(yōu)化，提供

9、更多的嵌入式 RAM新近推出的 FLEX 10KE系列器件是以前的 FLEX 10K系列器件的增強(qiáng)型，該系列在結(jié)構(gòu)上采用了與FLEX10K系列相同的邏輯塊，但片嵌入式RAM是 FLEX 10K系列的兩倍，而且增加了一個(gè)雙端口RAM這對(duì)通信應(yīng)用來(lái)說(shuō)是一個(gè)重要的優(yōu)勢(shì)所在。Altera公司預(yù)計(jì)該系列器件可用于66MH的工作頻率，密度圍為 3萬(wàn)25萬(wàn)門(mén)，能夠用于 66MHZ的 PCI和通信應(yīng)用。Altera 公司的高密度 APEX20KE系列器件，其主要特點(diǎn)是：真正實(shí)現(xiàn)了的低 壓差信號(hào)（low-voltagedifferentialsignaling,LVDS通道，并提供 840兆比特的數(shù)據(jù)傳輸率。在

10、APEX 20KE系列中的鎖相環(huán)（PLL）可以提供多種 LVDS設(shè)計(jì)者可以在 1X, 4 X, 7X和8X數(shù)據(jù)傳輸模式中實(shí)現(xiàn) LVDS I/O標(biāo)準(zhǔn)。APEX 20KE LVDS界面如圖3所示。圖 3 APEX 20KE LVDS 界面 另一方面，隨著現(xiàn)場(chǎng)可編程邏輯器件越來(lái)越高的集成度，加上對(duì)不斷出現(xiàn)的I/O標(biāo)準(zhǔn)、嵌入功能、高級(jí)時(shí)鐘管理的支持，使得設(shè)計(jì)人員開(kāi)始利用現(xiàn)場(chǎng)可編程邏輯器件來(lái)進(jìn)行系統(tǒng)級(jí)的片上設(shè)計(jì)。Altera 公司目前正積極倡導(dǎo) SOP（ System on a Progrmmable Chip，系統(tǒng)可編程芯片）。"片上可編程系統(tǒng)"（SOPC得到迅速發(fā)展，主要有以下幾

11、個(gè)原因：1 .密度在100萬(wàn)門(mén)以上的現(xiàn)場(chǎng)可編程邏輯芯片已經(jīng)面市；2 .第4代現(xiàn)場(chǎng)可編程邏輯器件的開(kāi)發(fā)工具已經(jīng)成形，可對(duì)數(shù)量更多的門(mén)電路進(jìn)行更快速的分析和編譯，并可使多名設(shè)計(jì)人員以項(xiàng)目組的方式同步工作；3 .知識(shí)產(chǎn)權(quán)（IP ）得到重視，越來(lái)越多的設(shè)計(jì)人員以”設(shè)計(jì)重用”的方式對(duì)現(xiàn)有軟件代碼加以充分利用，從而提高他們的設(shè)計(jì)效率并縮短上市時(shí)間；4 .由于連接延遲時(shí)間的縮短，片上可編程系統(tǒng)（ SOPC能夠提供增強(qiáng)的性能， 而且由于封裝體積的減小，產(chǎn)品尺寸也減少了。Altera 公司為了實(shí)現(xiàn) SOPC勺設(shè)計(jì)，不僅研制開(kāi)發(fā)出新器件，而且還研制出新的開(kāi)發(fā)工具對(duì)這些新器件提供支持，并且與新芯片及軟件相配合的是帶

12、知識(shí)產(chǎn)權(quán)的系統(tǒng)級(jí)設(shè)計(jì)模塊解決方案，它們的參數(shù)可由用戶自己定義。芯片、軟件及知識(shí)產(chǎn)權(quán)功能集構(gòu)成了Altera完整的可編程解決 SOPC方案 - Excalibur解決方案，如圖4給出了利用這一方案實(shí)現(xiàn)SOPC勺流程圖。圖4簡(jiǎn)化的SOPC設(shè)計(jì)流程圖四. Actel公司研制開(kāi)發(fā)的 FPGA系列產(chǎn)品的主要特征Actel 公司一直是世界反熔絲技術(shù) FPGA的領(lǐng)先供應(yīng)商，主要有兩大系列的反熔絲FPGA產(chǎn)品-SX-A系列和MX高速系列。SX-A系列FPGA的主要特點(diǎn)是功耗低、在接上了所有部寄存器之后，200MHZ 運(yùn)行時(shí)的功耗不到1w,而且價(jià)格也較為低廉、并擁有良好的性能。SX -A (0.22/0.25u

13、m )和 SX (0.35um) FPGA 系列可以提供 12,000 到 108,000 個(gè)可用門(mén)；64-bit ，66MHZ的PCI; 330MHZ的部時(shí)鐘頻率，4ns的時(shí)鐘延遲，它的輸入設(shè)置 時(shí)間小于0.6ns，不需要逐步鎖定的循環(huán)指令；可提供2.5v，3.3v和5v的電壓。這就使FPG,能夠具有一些以前無(wú)法實(shí)現(xiàn)的功能，使設(shè)計(jì)者能夠把多個(gè)高性能的CPLD壓縮到一片F(xiàn)PGA中，大大降低了功耗，節(jié)省了電路板空間，減少了費(fèi)用。另一方面，眾所周知采用反熔絲技術(shù)的FPGA盡管具有許多優(yōu)點(diǎn)，但是卻有一個(gè)致命的弱點(diǎn)，即只能進(jìn)行一次性編程。這就為大規(guī)模FPGA產(chǎn)品的開(kāi)發(fā)帶來(lái)了許多不便。為了彌補(bǔ)這一不足，

14、近年來(lái)，Altel公司也在積極開(kāi)發(fā)其它結(jié)構(gòu)類型的FPGA產(chǎn)品。最具代表的是其新近推出了一種非易失性、可重新編程的門(mén)陣列-ProASIC FPGAs。該系列產(chǎn)品集于高密度、低功耗、非易失性和可重新編程于一身。ProASIC FPGAs的主要特點(diǎn)是：提供98,000 到110,000個(gè)可用門(mén)；嵌擁有 FIFO控制邏輯的兩端口 SRAM(容量達(dá)到138,000比特)；提 供大于200MHZ的部時(shí)鐘頻率；該系列產(chǎn)品的功耗僅是基于SRAM勺FPGA產(chǎn)品的1/3到1/2(如圖5所示)。12Q圖5 ProASIC與SRAM FPGAt相同頻率下功耗的比較五. 技術(shù)發(fā)展分析。從以上對(duì)Xilinx、Altera

15、和Actel三家公司各自開(kāi)發(fā)產(chǎn)品特征的介紹，我們可以看出2000年以FPGA為代表的數(shù)字系統(tǒng)現(xiàn)場(chǎng)集成技術(shù)發(fā)展的一些新動(dòng)向，歸納起來(lái)有以下幾點(diǎn)：深亞微米技術(shù)的發(fā)展正在推動(dòng)了片上系統(tǒng)(SOPC的發(fā)展。越來(lái)越多的復(fù)雜IC需要利用SOPC技術(shù)來(lái)制造。而 SOPC要利用深亞微米技術(shù)才能實(shí)現(xiàn)。隨著深亞微米技 術(shù)的發(fā)展，使SOPC勺實(shí)現(xiàn)成為可能。與以往的芯片設(shè)計(jì)不同，SOPC需要對(duì)設(shè)計(jì)IC和在產(chǎn)品中實(shí)現(xiàn)的方法進(jìn)行根本的重新評(píng)價(jià)。新的SOPC世界要求一種著重于快速投放市場(chǎng)的，具有可重構(gòu)性、高效自動(dòng)化的設(shè)計(jì)方法。這種方法的主要要素是：1.系統(tǒng)級(jí)設(shè)計(jì)方法；2.高級(jí)的多處理器和特長(zhǎng)指令字 (VLIW)； 3.應(yīng)用級(jí)

16、映射和編譯。但是，真正推動(dòng)SOPC設(shè)計(jì)的將是系統(tǒng)級(jí)設(shè)計(jì)而不是特定的硬件或軟件設(shè)計(jì)方法 (如圖6所示)。系統(tǒng)級(jí)設(shè)計(jì)是把一個(gè)應(yīng)用當(dāng)作一個(gè)并行的通信任務(wù) 系統(tǒng)的設(shè)計(jì)。著重點(diǎn)放在設(shè)計(jì)活動(dòng)的并行性以及在整個(gè)應(yīng)用中利用高度并發(fā)的、平行的特性。在SOPC領(lǐng)域中所要求的關(guān)鍵技術(shù)是在這些平臺(tái)上把一個(gè)應(yīng)用的系統(tǒng)級(jí)描述轉(zhuǎn)化成一個(gè)高效 率的實(shí)現(xiàn)。圖6 SOPC設(shè)計(jì)將被系統(tǒng)級(jí)設(shè)計(jì)而不是被特定的硬件或軟件設(shè)計(jì)方法驅(qū)動(dòng)為了實(shí)現(xiàn)SOPC國(guó)際上著名的現(xiàn)場(chǎng)可編程邏輯器件的廠商Altera公司、Xilinx公司都為此在努力，開(kāi)發(fā)出適于系統(tǒng)集成的新器件和開(kāi)發(fā)工具，這又進(jìn)一步促進(jìn)了SOPC勺發(fā)展。芯片朝著高密度、低壓、低功耗的方向挺進(jìn)

17、。采用深亞微米的半導(dǎo)體工藝后，器件在性能提高的同時(shí)，價(jià)格也在逐步降低。由于便攜式應(yīng)用產(chǎn)品的發(fā)展，對(duì)現(xiàn)場(chǎng)可編程器件的低壓、低功耗的要求日益迫切。因此，無(wú)論那個(gè)廠家、哪種類型的產(chǎn)品，都在瞄準(zhǔn)這個(gè)方向而努力。例如在前面所提到的 Xilinx 公司的SpantanTM系列的FPGA Altera 公司的APEX 20KE器件、ACEX系列以及Actel公司的SX系列產(chǎn)品都是向高密度、低壓、低功耗發(fā)展的典。不僅如此，更有新型的公司以其特色的技術(shù)加入低壓、低功耗芯片的競(jìng)爭(zhēng)。典型的如PhilipsSemiconductors 推出的CooIRunner 960,是一種具有 960個(gè)宏單元的 CPLD無(wú)論在何

18、種應(yīng) 用中，都能提供標(biāo)準(zhǔn)的 6ns傳輸延遲、工作于 3v的電壓下。該器件低功耗的關(guān)鍵是采用了Zero Power互連陣列，它用一個(gè)由外部邏輯實(shí)現(xiàn)的CMOS1,代替了其它 CPLD常用的對(duì)電流敏感的運(yùn)放。這樣當(dāng)其它的相等規(guī)模的CPLD需要消耗250mA的靜電流時(shí)，CooIRunner 960的耗電不到100mAIP庫(kù)的發(fā)展及其作用。為了更好的滿足設(shè)計(jì)人員的需要，擴(kuò)大市場(chǎng)，各大現(xiàn)場(chǎng)可編程邏輯器件的廠商都在不斷的擴(kuò)充其知識(shí)產(chǎn)權(quán)(IP )核心庫(kù)。這些核心庫(kù)都是預(yù)定義的、經(jīng)過(guò)測(cè)試和驗(yàn)證的、優(yōu)化的、可保證正確的功能。設(shè)計(jì)人員可以利用這些現(xiàn)成的IP庫(kù)資源，高效準(zhǔn)確的完成復(fù)雜片上的系統(tǒng)設(shè)計(jì)。典型的IP核心庫(kù)有Xilinx 公司提供的LogiCORE和 AllianceCORE。(4)FPGA動(dòng)態(tài)可重構(gòu)技術(shù)意義深遠(yuǎn)。隨著數(shù)字邏輯系統(tǒng)功能復(fù)雜化的需求， 單片系統(tǒng)的芯片正朝著超大規(guī)模、高密度的方向發(fā)展。 與此同時(shí)，人們卻發(fā)現(xiàn)一個(gè)有趣的現(xiàn)象，即一個(gè)超大規(guī)模的