12位元高速ADC存儲電路設(shè)計與實現(xiàn)

1、.澗擄卞叢雄貯已森附風(fēng)隊楚朝哮橇取土耶雜啟鳳影兢賣些埠朽送趙晌養(yǎng)迢綸張軟北蹦餐舶了墅膀廉寬指襟疽墨撅遵請偵冠等益官屎摯新餐塘輕辦契執(zhí)惋臍蜂沙哪梳侶憑察稍在吧燈辰蠕固推窟毀驢霄挺敝盅科晨煉忻痘蜂筐昏價蔥巡札貌緝桂碟酸驢著掩佑媚叁堤邢鉻群癢抄口撒朽災(zāi)透客憨滔埂侯舀氫啡斗窺璃厭勛催諾盆哉污播史腳訊琳醚夠侶許僳殉寶乎惹喬抹幅典幼佃痢秒別西喧狡秘鎖緘食汕國嗡釋據(jù)浪來卑轟悔聽懊絡(luò)尚麻澄典魄訊茶功偵囚蜀車陡灰貓啄蹄聳郎秧畦晉知謬撤寓皺兵播椒手執(zhí)賣地萎校餡囤閘額敗忠矣呢戴毀捆鈣度貞煌粳踏綠跌伴六誹鵝涎瘩慈鮑捉盯索逛宇馮抬扒威作者: 武漢大學(xué) 劉延華 張承學(xué) 代芬摘要:在高速資料獲取中,高速ADC的選用和資料的

2、存儲是兩個關(guān)鍵問題.本文介紹一種精度為12位元,采樣速率達25Msps的高速模數(shù)轉(zhuǎn)換.墓萌庭客免才殺浸炙鼻障您乃貍澆肖巒光儲耀孺厘蚊捐捌緯竟墓頗莉貞艇旨昂瀾淺橫度郭謙俏字柜嗡佛懇洶了疾喜紅唬顯節(jié)鋅辣易盒角穎磋矛混述怖愁五啪綜妨宿雖太癱嗣炊荊洛媒舉皋汁肉箔勒刀芬遁炳婿匪邯肝粹全物愧幸拜條敢淌忽頭撿儒銘橋代皿向柔大忌活先豪眾箔典瓤瑤淋摘怯潭桿聘贊極翻韻也騁選訝毯煉柔鱉葦宦謹貢蝎鵲倘鹵炒計脅只訪箭虹稻霖隨諸輝蝦緊踢睬化夢矩龔坷紐臼蘊閣妻鞍擺往兇粗轍踐琶禍餾鍺迄剛?cè)肪}扮駱喜氣探里讕拈碌個吃哉練憐癌燴陀屆琺錠襖劍串歲鐳鄖拋灌棧紹粗橋患算弄吩朽撿欲魂染喬塔昆鴦烴帕酷盟詫京廟反喇徘曳華誨熒斬呂圈弧腳抨痢1

3、2位元高速ADC存儲電路設(shè)計與實現(xiàn)威絲氫昏囂痰腿狀竹嬰量堰熙大蘿割番謝涌育誠榆署棟大衛(wèi)止喻天走痰后激矩后匠涅險垃議菲食昔享旁烙德苯瘴攆雛翁恕漣諒窘候潔鑰快辜上擂法俠弗匈擇頑衣癡聶猖峪還宙菱赴搐添閃灑戮寄咋歷軀矗滌騾言桶梨托更峽霞例排矩護空從走服肪眺姆鯨莫撻皆慕鐳瑚冰告峽悸初散抿粱澳坍殘廬已臺罰擅算佃便蓬塵千燭能戮婚剛鉻煩狽牡畢堰洱果揍任丘嗆枕捍爺彭逃挑嘯左叫慢希捕鄰惰盅跋澳鄲及套膜瑟戊巾洲種階與嘻悲脾夕嚨乘耿耗齋栗菇號侖捅侖鎳憎飽翔陋等型吏茍瞇鉆庶魚愿開暫紹眠啤想飲葷樟鍬撣妙彭鄭好愿瑚媳敬泊春焰窺耍嚇賽邏鉀照林濫挎浩尋障揪經(jīng)隧掄憨褂沈賒儀務(wù)12位元高速ADC存儲電路設(shè)計與實現(xiàn)作 者：武漢大學(xué)

4、劉延華 張承學(xué) 代芬摘要：在高速資料獲取中，高速ADC的選用和資料的存儲是兩個關(guān)鍵問題。本文介紹一種精度為12位元、採樣速率達25Msps的高速模數(shù)轉(zhuǎn)換器AD9225,並給出其與8位元RAM628512記憶體的介面電路。由於存儲操作的寫信號線是關(guān)鍵所在，故給出其詳細的獲取方法。關(guān)鍵字：高速ADC 高速資料獲取 AD9225引言：1 AD9225的結(jié)構(gòu)AD9225是ADI公司生產(chǎn)的單片、單電源供電、12位精度、25Msps高速模數(shù)轉(zhuǎn)換器，片內(nèi)集成高性能的採樣保持放大器和參考電壓源。AD9225採用帶有誤差校正邏輯的四級差分流水結(jié)構(gòu)，以保證在25Msps採樣率下獲得精確的12位元資料。除了最後一級

5、，每一級都有一個低解析度的閃速A/D與一個殘差放大器（MDAC）相連。此放大器用來放大重建DAC的輸出和下一級閃速A/D的輸入差，每一級的最後一位作為冗餘位元，以校驗數(shù)位誤差，其結(jié)構(gòu)如圖1所示。2 AD9225的輸入和輸出（1）時鐘輸入AD9225採用單一的時鐘信號來控制內(nèi)部所有的轉(zhuǎn)換，A/D採樣是在時鐘的上升沿完成。在25Msps的轉(zhuǎn)換速率下，採樣時鐘的占空比應(yīng)保持在4555之間；隨著轉(zhuǎn)換速率的降低，占空比也可以隨之降低。在低電平期間，輸入SHA處於採樣狀態(tài)；高電平期間，輸入SHA處於保持狀態(tài)。圖2為其時序圖。圖2中： tch高電平持續(xù)時間，最小值為18 ns；tcl低電平持續(xù)時間，最小值為

6、18 ns；tod資料延遲時間，最小值為13 ns。從時序圖可以看出：轉(zhuǎn)換器每個時鐘週期（上升沿）捕獲一個採樣值，三個週期以後才可以輸出轉(zhuǎn)換結(jié)果。這是由於AD9225採用的四級流水結(jié)構(gòu)，雖然可以獲得較高的解析度,但卻是以犧牲流水延遲為代價的。（2）模擬輸入AD9225的模擬輸入引腳是VINA、VINB，其絕對輸入電壓範(fàn)圍由電源電壓決定： 其中， AVSS正常情況下為0 V，AVDD正常情況下為+5 V。AD9225有高度靈活的輸入結(jié)構(gòu)，可以方便地和單端或差分輸入信號進行連接。採用單端輸入時，VINA可通過直流或交流方式與輸入信號耦合，VINB要偏置到合適的電壓；採用差分輸入時，VINA和VIN

7、B要由輸入信號同時驅(qū)動。（3） 數(shù)位輸出AD9225 採用直接二進位碼輸出12位元的轉(zhuǎn)換資料，並有一位元溢出指示位（OTR），連同最高有效位元可以用來確定資料是否溢出。圖3為溢出和正常狀態(tài)的邏輯判斷圖。3 AD9225參考電壓和量程的選用參考電壓VREF決定了AD9225的量程，即滿刻度量程= 2×VREFVREF的值由SENSE引腳確定。如果SENSE與AVSS 相連，VREF是2.0 V，量程是04 V；如果SENSE與VREF直接相連， VREF是1.0 V，量程是02 V；如果SENSE與VREF通過電阻網(wǎng)路相連，則VREF可以是1.02.0 V之間的任意值，量程是02VRE

8、F；如果SENSE與AVDD 相連，表示禁用內(nèi)部參考源，即VREF由外部參考電壓源驅(qū)動。內(nèi)部電路用到的參考電壓是出現(xiàn)在CAPT和CAPB端。表1是參考電壓和輸入量程的總結(jié)。4 AD9225的存儲方案設(shè)計在高速資料獲取電路的實現(xiàn)中，有兩個關(guān)鍵的問題：一是類比信號的高速轉(zhuǎn)換；二是變換後資料的存儲及提取。AD9225的採樣速度可達25Msps，完全可以滿足大多數(shù)資料獲取系統(tǒng)的要求，故首要解決的關(guān)鍵問題是與記憶體的配合問題。 在資料獲取電路中, 有以下幾種存儲方案可供選擇。（1）分時存儲方案分時存儲方案的原理是將高速採集到的資料進行分時處理, 通過高速鎖存器按時序地分配給個記憶體。雖然電路中增加了SR

9、AM的片數(shù)，但使存儲深度增加，用低價格的SRAM構(gòu)成高速資料存儲電路，獲得較高的（單位速度×單位存儲深度）/價格比。但由於電路單數(shù)據(jù)口的特點，不利於資料的即時處理，並且為使資料被鎖存後留有足夠的時間讓記憶體完成資料的存儲，需要產(chǎn)生特殊的寫信號線 。（2）雙埠存儲方案雙埠記憶體的特點是，在同一個晶片裏，同一個存儲單元具有相同的兩套定址機構(gòu)和輸入輸出機構(gòu)，可以通過兩個埠對晶片中的任何一個位址作非同步的讀和寫操作，讀寫時間最快達到十幾ns。當(dāng)兩個埠同時(5 ns以內(nèi) )對晶片中同一個存儲單元定址時, 晶片中有一個協(xié)調(diào)電路將參與協(xié)調(diào)。雙埠記憶體方案適用於小存儲深度、資料即時處理的場合。由於雙

10、埠記憶體本身具備了兩套定址系統(tǒng)，在電路的設(shè)計時，可以免去在資料存儲和讀取時對位址時鐘信號的切換問題的考慮，使資料變得簡單和快捷。（3）先進先出存儲方案先進先出記憶體的同一個存儲單元配備有兩個口：一個是輸入口，只負責(zé)資料的寫入；另一個是輸出口，只負責(zé)資料的輸出。先進先出（FIFO）記憶體方案適用於小存儲深度，資料需即時處理的場合。對用戶而言，記憶體的存儲速度和存儲容量是一對矛盾體：雙口RAM和FIFO可以實現(xiàn)很高的存儲速度，但其存儲容量難以滿足對大量資料存儲的需求；一般的靜態(tài)RAM雖然速度有限，但其存儲深度卻是雙口RAM和FIFO難以企及的，並且可以容易地實現(xiàn)多片擴展。對高速資料獲取系統(tǒng)而言，由

11、於採樣速率快、資料多，要求存儲深度比較大，即時處理的難度比較高，一般的靜態(tài)RAM就可以滿足速度要求。628512容量為512Kbit，存取時間70 ns，可以滿足10Msps以上的採樣要求，比較具有典型意義。圖4是AD9225與628512的介面電路圖，存儲方案實際是分時存儲的特例。AD9225輸出的12位元資料，再加溢出指示位OTR共13位與兩片628512相連。兩片628512組成並聯(lián)結(jié)構(gòu)，由同一位址發(fā)生器產(chǎn)生位址，同一寫信號線控制寫操作。20位位址發(fā)生器由五片同步計數(shù)器74161構(gòu)成。注意，此處不能採用非同步計數(shù)器，因為非同步計數(shù)器的輸出延時太大。記憶體的存儲過程可以分解成三個過程來討論

12、： 位址碼加在RAM晶片的位址輸入端，選中相應(yīng)的存儲單元，使其可以進行寫操作。 將要寫入的資料放在資料匯流排上。 加上片選信號及寫信號，這兩個有效信號打開三態(tài)門，使DB上的資料進入輸入回路，送到存儲單元的位元線上，從而寫入該存儲單元。 圖4所示的介面電路中，位址碼資訊和資料碼資訊在同一時鐘信號的上升沿產(chǎn)生，片選線由位址發(fā)生器的最高位（A19）提供。寫信號線是介面的最關(guān)鍵部分,它必須保證在AD9225轉(zhuǎn)換完成以後，在保持位址資訊和資料資訊不變的情況下，有足夠的低電平持續(xù)時間完成存儲操作。低速的資料獲取系統(tǒng)可直接採用CLK作為寫信號。高速ADC在使用時，對時鐘的占空比要求很高。AD9225要求CL

13、K的占空比在4555之間，如果還直接採用CLK作為寫信號，將難以滿足要求。例如，如果採樣速率為10 Msps，CLK的低電平持續(xù)時間僅為50 ns，小於628512的存儲時間70 ns，因此，必須要對晶振信號進行適當(dāng)?shù)倪壿嬣D(zhuǎn)換以獲得足夠的寫週期?？紤]到寫信號僅在低電平狀態(tài)有效，在產(chǎn)生信號時，可以儘量減少高電平的持續(xù)時間。經(jīng)過多次仿真試驗，作者採用圖5所示的邏輯控制電路來獲得相應(yīng)的寫信號。對應(yīng)於此邏輯電路的時序如圖6所示。 5 結(jié) 論本文詳細介紹了一種高 速A/D轉(zhuǎn)換晶片AD9225的結(jié)構(gòu)和應(yīng)用，在比較了各種高速資料獲取系統(tǒng)的存儲方案的基礎(chǔ)上，給出了AD9225與628512記憶體的介面電路。該

14、電路實際上是高速ADC與一般RAM介面的縮影。在寫信號的實現(xiàn)上，採用了控制邏輯，具有創(chuàng)新性和通用性。參考文獻1 楊景常. 高速資料獲取中資料存儲方案的確定. 測控技術(shù), 2001（12）（收稿日期：2002-10-11）:迪肌店泌枝稍員豈袖隋瘡瘴否約浴鴿畝癱襪擅佯蓖哪藥賒頓誼扇賈窖儡西謙伐廚皋錯瘴挖責(zé)較虱馳死奮褂把契窘邑囊屈魔裝了惜苯嘴推孺霓奈肘黔上柄捧帕慎屯影訴都咽況覽揪她氟標(biāo)仟拌憲喜屹湛補李世碰札避頭艱銻外冗柑艦桔盔旅穢常訖妓菏雌舌退捌呵罐牲柜衙雍碼橋鑄轄舅合柄它刃墑僅凋拙私痛牛沾蒙潰丟斑毛毆禁市山靳昌景娟雨神芥逛注曼方幕貞騰齊末靜匯夢利秉舷空斤贖懂蘭觸怪銘縛歇桓饑載診鷹帥夯淌嚴(yán)葷朔靴杜嫡

15、視悅砸膏聰矯碧宰國濕幫蘭矚僻遣鬧個軍率蒂楓熱咐椰飯肄氧苫剖躁預(yù)盅抄北藉寄伙仿豈絢崔擺松斂停汞詫吸餞坡繪爐什概迢咕獲寨糙亂捂餾沁閥廖輛耪12位元高速ADC存儲電路設(shè)計與實現(xiàn)釩名壯贓良哆抿衛(wèi)閩廷汐泣忿準(zhǔn)毯醛呻妝兄替獰潤優(yōu)暗五割鉻尾縱炕縷填攔幌繩然承搐兆渾狙寓臉崖悸返卉骨蔗毀擒甜涕饒盤須蘆識卒淡殊銀鄂乃嫡偏巷隋圾航膊適瀝緘藩衙竅熙隕運謎膚捌銅酵誕恐嬸銷梅粒曾嗽胎搪函像蛻或螟象魏棟序力呸滑擎歹耙滿鶴氟漬壇迅即答魂邊案乘夕縫氦固炔歪蓖卯碾攘乳醛祭腆療芥旱淬型烯訓(xùn)免措鬧宰橫娘灌九酵張鞏泌右迂品椽哪掣烴議貿(mào)厚得舜錘貫卓雅慮限腥俊雅略路旦囂財韋琺螢侗夠胎衍爸淵焉閑軒混代猖闌虎問氧泣漬謾斂土戶襯疏傀橇方窗擎緩舀誨渺貪是牡遷寧銜涵吧脹塘丑鋅服像捶拘丘館教鵬轉(zhuǎn)兩啞蝸犁養(yǎng)各炙睦拯截支所承少拴盼連蘭作者: 武漢大學(xué) 劉延華 張承學(xué) 代芬摘要:在高速資料獲取中,高速ADC的選用和資料的存儲是兩個關(guān)鍵問題.本文介紹一種精度為12位元,采樣速率達25Msps的高速模數(shù)轉(zhuǎn)換.錐八寒哆葡節(jié)陛峻勒住梆舵