南京理工大學(xué)電子線路課程設(shè)計(jì)優(yōu)秀樣本

1、南京理工大學(xué)電子線路課程設(shè)計(jì)實(shí)驗(yàn)報(bào)告本次實(shí)驗(yàn)利用 QuartusII7.0 軟件并采用DDS技術(shù)、FPGA芯片和D/A轉(zhuǎn)換器，設(shè)計(jì)了一個直接數(shù)字頻率信號合成器，具有頻 率控制、相位控制、測頻、顯示多種波形等功能。并利用QuartusII7.0軟件對電路進(jìn)行了詳細(xì)的仿真，同時經(jīng)過SMART SOPC驗(yàn)箱和示波器對電路的實(shí)驗(yàn)結(jié)果進(jìn)行驗(yàn)證。報(bào)告分析了整個電路的工作原理，還分別說明了設(shè)計(jì)各子模塊的方案和編輯、以及仿真的過程。而且介紹了如何將各子模塊聯(lián)系起來，合并為總電路。最后對實(shí)驗(yàn)過程中產(chǎn)生的問題提出自己 的解決方法。并敘述了本次實(shí)驗(yàn)的實(shí)驗(yàn)感受與收獲。關(guān)鍵詞數(shù)字頻率信號合成器頻率控制 相位控制 測頻示

2、波器AbstractThis experient introduces using QuartusII7.0software, DDStechnology, FPGA chip and D /A converter to design a multi output waveform signal generator in which the frequency and phase are controllable and test frequency,display waveform.It also make the use of software QuartusII7.0 a detaile

3、dcircuit simulation, and verify the circuit experimentalresults through SMART SOPC experiment box and the oscilloscope.The report analyzes the electric circuit principle of work,and also illustrates the design of each module and editing, simulation, and the process of using the waveform to testing e

4、ach Sub module. Meanwhile,it describes how the modules together, combined for a total circuit. Finally the experimental problems arising in the process of present their solutions. And describes the experience and result of this experiment.Keywords multi output waveform signal- generator frequency co

5、ntrollablephase controllable testfrequency oscilloscope目 錄1、 實(shí)驗(yàn)?zāi)康呐c要求 .42、 電路工作原理 43、 子模塊設(shè)計(jì)原理 .83.1 分頻電路 .83.2 頻率預(yù)置和調(diào)節(jié)電路 .113.3 累加寄存電路 .133.4 相位控制電路 .153.5 波形存儲電路 .153.6 測頻電路 .183.7 譯碼顯示電路 203.8 波形選擇電路 .223.9 節(jié)省ROM勺設(shè)計(jì) 233.10 總電路 .253.11 AM 調(diào)制 25四、調(diào)試 .29五、編程下載 .29六、波形結(jié)果 .2 9七、結(jié)論 .32八、實(shí)驗(yàn)小結(jié) .32參考文獻(xiàn) .33一

6、.實(shí)驗(yàn)?zāi)康呐c要求本實(shí)驗(yàn)使用DDS的方法設(shè)計(jì)一個任意頻率的正弦信號發(fā)生器，要求具有頻率控制、相位控制、測頻、 切換波形，動態(tài)顯示以及使能開關(guān)等功能。利用 Quartus II7.0完成設(shè)計(jì)、仿真等工作。 并利用SmartSOPCg;驗(yàn)箱實(shí)現(xiàn)電路，用示波器觀察輸出波形。 基本要求如下：1、禾I用QuartusII軟件和SmartSOP供驗(yàn)箱實(shí)現(xiàn) DDS勺設(shè)計(jì)。2、DD汕的波形存儲器模塊用 Altera公司的Cyclone系列FPGA 芯片中的RAMR現(xiàn)，RAM結(jié)構(gòu)配置成4096X 10類型。3、具體參數(shù)要求：頻率控制字 K取4位；基準(zhǔn)頻率fc=1MHZ,由實(shí)驗(yàn)板上的系統(tǒng)時鐘分頻得到。4、系統(tǒng)具有清零功能。5、利用實(shí)驗(yàn)箱上的D/A轉(zhuǎn)換器件將RO蝙出的數(shù)字信號轉(zhuǎn)換 為模擬信號，能夠經(jīng)過示波器觀察到輸出波形。6、經(jīng)過開關(guān)（實(shí)驗(yàn)箱上的Ki）輸入DDS勺頻率和相位控制字， 并能用示波器觀察加以驗(yàn)證。提高部分要求：1、 經(jīng)過按鍵（實(shí)驗(yàn)箱上的Si）輸入DDS的頻率和相位控制字， 以擴(kuò)大頻率控制和相位控制的范圍；（注意：按鍵后有消顫電 路）2、 能夠同時輸出正余弦兩路正交信號 ；3、 在數(shù)碼管上顯示生成的波形頻率 ；4、 充分考