一種新型的高性能調(diào)頻廣播設(shè)備的實(shí)現(xiàn)技術(shù)(優(yōu)秀獎)

1、萌芽杯“萌芽杯”參賽論文“一種新型調(diào)頻廣播設(shè)備的實(shí)現(xiàn)技術(shù)”階段性成果論文自控1001吳浩冉宋松齊張洋于文龍目 錄摘 要11選題背景及方案確定21.1選題背景21.2 方案分析及確定32.方案的原理介紹52.1 總體框架分析52.2 各主要功能模塊的基本原理62.2.1 音頻信號處理模塊62.2.2 數(shù)字信號處理模塊62.2.3 射頻處理模塊162.2.4 控制與顯示模塊213硬件實(shí)現(xiàn)243.1 主體硬件實(shí)現(xiàn)框架243.2 各關(guān)鍵模塊的硬件設(shè)計(jì)與實(shí)現(xiàn)243.2.1 模擬音頻采集電路的設(shè)計(jì)243.2.2 數(shù)字音頻接收電路的設(shè)計(jì)263.2.3 FPGA相關(guān)電路的設(shè)計(jì)273.2.4 DDS芯片外圍電路

2、設(shè)計(jì)293.2.5 射頻電路的設(shè)計(jì)303.2.6 控制與顯示電路的設(shè)計(jì)324測試結(jié)果與仿真驗(yàn)證354.1 試驗(yàn)機(jī)的單機(jī)測試方法和結(jié)果354.2 組建同步廣播網(wǎng)的分析395項(xiàng)目的創(chuàng)新點(diǎn)與優(yōu)勢415.1 使用數(shù)字信號處理技術(shù)415.2 使用FPGA作為開發(fā)平臺415.3 實(shí)現(xiàn)單頻同步廣播426推廣前景與進(jìn)一步完善446.1 推廣前景446.2 進(jìn)一步完善的設(shè)想447致謝468參考文獻(xiàn)479附錄 控制面板設(shè)置及操作說明4854摘 要本參賽項(xiàng)目以廣播業(yè)的需求為背景，主要研制了一種新型高性能調(diào)頻廣播設(shè)備的實(shí)現(xiàn)技術(shù)，項(xiàng)目采用數(shù)字調(diào)頻調(diào)制技術(shù)替代傳統(tǒng)調(diào)頻廣播的模擬調(diào)制方法，系統(tǒng)硬件設(shè)備與傳統(tǒng)的調(diào)頻廣播設(shè)備相

3、比具有較大突破，設(shè)備可以實(shí)現(xiàn)從模擬或數(shù)字雙聲道音頻輸入到87108MHz立體聲調(diào)頻信號輸出的全數(shù)字處理功能。系統(tǒng)以直接數(shù)字頻率合成（DDS）技術(shù)實(shí)現(xiàn)數(shù)字調(diào)頻調(diào)制，實(shí)現(xiàn)了高穩(wěn)定度的射頻輸出和載波同步；以最新的低成本FPGA芯片實(shí)現(xiàn)所有的音頻信號處理和立體聲編碼；通過數(shù)字邏輯來實(shí)現(xiàn)調(diào)頻同步廣播控制，具有極高的準(zhǔn)確性，能夠方便地實(shí)現(xiàn)同步控制，適合在調(diào)頻同步廣播系統(tǒng)中作同步激勵器使用。從功能實(shí)現(xiàn)上，設(shè)備劃分為四個(gè)模塊：音頻信號處理模塊、數(shù)字信號處理模塊、射頻處理模塊和控制與顯示模塊。運(yùn)用本項(xiàng)目技術(shù)實(shí)現(xiàn)的數(shù)字化調(diào)頻設(shè)備具有靈活性、兼容性、高性能指標(biāo)（信噪比、失真度、頻響等）、低成本、研制與調(diào)試方便等優(yōu)勢

4、，可以提高現(xiàn)有廣播業(yè)的頻帶利用率，設(shè)備完全滿足同步廣播系統(tǒng)中“三同”的需求。經(jīng)驗(yàn)證，已經(jīng)實(shí)現(xiàn)的設(shè)備各項(xiàng)指標(biāo)較傳統(tǒng)的模擬調(diào)頻廣播設(shè)備均有明顯提高。關(guān)鍵詞：數(shù)字調(diào)頻調(diào)制，直接數(shù)字頻率合成，頻帶利用率，F(xiàn)PGA1選題背景及方案確定1.1選題背景目前各種廣播系統(tǒng)普遍采用的調(diào)頻廣播是繼調(diào)幅廣播后的第二代廣播設(shè)備。調(diào)頻廣播具有失真度小、無串信現(xiàn)象、信噪比好、能進(jìn)行高保真度廣播、效率高等顯著優(yōu)點(diǎn)1-2。調(diào)頻廣播的音質(zhì)和頻率穩(wěn)定度主要取決于調(diào)頻激勵器。目前國內(nèi)大部分地區(qū)采用的是模擬調(diào)頻激勵器。雖然模擬調(diào)頻技術(shù)經(jīng)過60多年的發(fā)展和完善，所能達(dá)到的各項(xiàng)指標(biāo)不斷提高。然而，由于模擬器件的固有缺陷，模擬調(diào)頻激勵器的指

5、標(biāo)已經(jīng)接近極限，進(jìn)一步提高的余地已經(jīng)很小了。為了追求更高的廣播收聽質(zhì)量，西方發(fā)達(dá)國家開始出現(xiàn)與興起了數(shù)字音頻廣播（DAB）技術(shù)。該技術(shù)是將數(shù)字化的音頻信號及各種數(shù)據(jù)業(yè)務(wù)信號在數(shù)字狀態(tài)下進(jìn)行壓縮編碼調(diào)制、傳送等處理，提高了信號傳輸?shù)目垢蓴_性，較小了非線性失真度。然而，DAB的發(fā)射與接收設(shè)備成本非常昂貴，面臨一個(gè)巨大資金的投入問題；另外，DAB系統(tǒng)的實(shí)現(xiàn)還面臨著一系列的技術(shù)難題，在我國發(fā)展比較緩慢。因此，在未來的幾年里我國利用DAB系統(tǒng)來完全取代現(xiàn)有的廉價(jià)的調(diào)頻廣播系統(tǒng)是不現(xiàn)實(shí)的。那么如何在現(xiàn)有的廣播制式下，提高調(diào)頻廣播系統(tǒng)的各項(xiàng)技術(shù)指標(biāo)已成為近年來廣播業(yè)亟待解決的關(guān)鍵技術(shù)問題。隨著數(shù)字化技術(shù)的飛

6、速發(fā)展，各種新的數(shù)字化的處理技術(shù)不斷出現(xiàn)，在這種情況下，調(diào)頻廣播也要實(shí)現(xiàn)全面數(shù)字化才能提高整體性能。為滿足當(dāng)前信息社會的需求，數(shù)字化的調(diào)頻廣播系統(tǒng)已經(jīng)成為廣播行業(yè)急需投入實(shí)際應(yīng)用的設(shè)備。如2007年，黑龍江省大慶市就調(diào)頻同步廣播網(wǎng)項(xiàng)目進(jìn)行公開招標(biāo)，以滿足市區(qū)廣播業(yè)的發(fā)展需求。招標(biāo)要求投標(biāo)系統(tǒng)應(yīng)具有承載模擬、數(shù)字調(diào)頻立體聲廣播業(yè)務(wù)的能力，并可以據(jù)此建立一套完善的、頻帶利用率較高的、技術(shù)先進(jìn)、設(shè)備可靠、經(jīng)濟(jì)適用的廣播系統(tǒng)。基于對數(shù)字廣播技術(shù)的興趣愛好，并受這則招標(biāo)公告的啟示，我開始深入研究調(diào)頻廣播的相關(guān)技術(shù)，認(rèn)識到傳統(tǒng)的調(diào)頻廣播為了擴(kuò)大調(diào)頻覆蓋范圍而必須建設(shè)高塔、大功率發(fā)射設(shè)備，這種方式不僅會造成

7、能源的浪費(fèi)，也易造成電磁輻射。另外，頻率資源的日趨緊缺，也明顯限制了調(diào)頻廣播的發(fā)展，這給廣播界提出了一個(gè)亟待攻克的新課題。因此，依據(jù)標(biāo)書的要求，本人對一些傳統(tǒng)的調(diào)頻廣播技術(shù)進(jìn)行了改進(jìn)，設(shè)計(jì)了一種新型高性能調(diào)頻廣播設(shè)備的實(shí)現(xiàn)技術(shù)。1.2 方案分析及確定要建立一套滿足招標(biāo)要求的廣播系統(tǒng)，首先是要建立適合的調(diào)頻發(fā)射機(jī)系統(tǒng)，而調(diào)頻激勵器又是調(diào)頻發(fā)射機(jī)系統(tǒng)的核心部件3。因此，我認(rèn)為設(shè)計(jì)一種新型高性能的調(diào)頻激勵器是實(shí)現(xiàn)同步廣播系統(tǒng)的關(guān)鍵。調(diào)頻發(fā)射機(jī)系統(tǒng)主要完成對輸入音頻及附加信道信號進(jìn)行處理，合成基帶信號，并將基帶信號調(diào)制到87108MHz波段的載波上，經(jīng)激勵器功放放大輸出，從而實(shí)現(xiàn)在不同的載波上播放不同

8、的節(jié)目。調(diào)頻激勵器4是調(diào)頻發(fā)射機(jī)的信息處理核心，它直接決定發(fā)射機(jī)性能的優(yōu)劣，在輸出功率要求較小的情況下，調(diào)頻激勵器也可直接作為發(fā)射機(jī)。根據(jù)內(nèi)部信號處理方式的不同，調(diào)頻激勵器可分為數(shù)字式和模擬式兩種。模擬調(diào)頻激勵器是采用模擬信號處理及頻率調(diào)制技術(shù)的激勵器。系統(tǒng)可分為硬件和系統(tǒng)軟件兩部分，系統(tǒng)硬件主要通過模擬電路技術(shù)，完成對音頻信號的立體聲編碼，合成基帶信號，再把基帶信號送到調(diào)制器，實(shí)現(xiàn)調(diào)頻調(diào)制，并放大射頻信號等功能；而系統(tǒng)軟件則對系統(tǒng)硬件進(jìn)行簡單的監(jiān)測和控制。如采用模擬調(diào)頻調(diào)制技術(shù)來實(shí)現(xiàn)招標(biāo)需求，由于使用較多模擬器件和分立元件，一般在信號處理和濾波器的實(shí)現(xiàn)上會存在較大的誤差，同時(shí)通過模擬技術(shù)來實(shí)

9、現(xiàn)調(diào)頻調(diào)制，還存在著器件老化和非線性的影響，對激勵器的性能提升有了很大的限制。而數(shù)字調(diào)頻激勵器是在模擬調(diào)頻激勵器基礎(chǔ)上的一種數(shù)字化開發(fā)，其主要功能框架與模擬調(diào)頻激勵器類似，但是主要采用了數(shù)字信號處理5-6和直接數(shù)字頻率合成7等技術(shù)對音頻信號進(jìn)行數(shù)字化處理。數(shù)字調(diào)頻激勵器克服了模擬技術(shù)中分立器件誤差大，性能受器件老化影響等問題，其合成信號失真小、信噪比高，各項(xiàng)性能指標(biāo)有了很大的提高，并適合于構(gòu)成單頻同步廣播系統(tǒng)。同時(shí)，當(dāng)前許多廣播電臺提出了同步廣播的要求，這就要求調(diào)頻發(fā)射機(jī)系統(tǒng)能夠精確地滿足“三同”要求，即頻率、相位和調(diào)制度的精確相同。使用數(shù)字技術(shù)來實(shí)現(xiàn)調(diào)頻廣播發(fā)射機(jī)，可以充分保證左、右聲道性能

10、的一致性，提高設(shè)備的性能指標(biāo)，充分滿足同步廣播的要求。根據(jù)以上多方面的分析和對比，我認(rèn)為從理論上來說，數(shù)字化的調(diào)頻激勵器可以滿足對高性能的要求；同時(shí)，實(shí)現(xiàn)成本又會比國外的數(shù)字激勵器有大幅的下降，應(yīng)該可以取代現(xiàn)在普遍使用的模擬激勵器并在全國推廣。因此，我在一年多以前就堅(jiān)定了信心，決定設(shè)計(jì)一種數(shù)字調(diào)頻激勵器的實(shí)現(xiàn)技術(shù)方案。2.方案的原理介紹2.1 總體框架分析基于對通信原理和數(shù)字調(diào)頻等相關(guān)知識的學(xué)習(xí)，我個(gè)人認(rèn)為用一句簡單的話來說：用數(shù)字技術(shù)來實(shí)現(xiàn)語音的調(diào)頻調(diào)制，主要就是實(shí)現(xiàn)語音信號的數(shù)字化、語音信號的數(shù)字化處理、數(shù)字調(diào)頻調(diào)制以及數(shù)字調(diào)頻信號的模擬化這幾項(xiàng)功能。因此在設(shè)計(jì)方案中，我將要實(shí)現(xiàn)的硬件設(shè)備

11、分為四個(gè)主要模塊：音頻信號處理模塊、數(shù)字信號處理模塊、射頻處理模塊和控制與顯示模塊?；仡櫸业姆桨冈O(shè)計(jì)和設(shè)備實(shí)現(xiàn)過程，我總結(jié)出以上模塊中最重要的是數(shù)字信號處理模塊和射頻處理模塊。這兩個(gè)模塊以現(xiàn)場可編程門陣列8（FPGA）和直接數(shù)字合成技術(shù)（DDS）為核心，完成數(shù)字化調(diào)頻立體聲信號的合成和調(diào)制。之所以稱它們是核心，是因?yàn)镕PGA作為一種開發(fā)平臺，具有豐富的輸入輸出接口和靈活的可編程性，用它可以實(shí)現(xiàn)對數(shù)字基帶音頻信號進(jìn)行濾波和預(yù)加重處理，并且通過簡單的加法和乘法運(yùn)算就可以完成立體聲信號的合成。而利用DDS技術(shù)實(shí)現(xiàn)調(diào)頻調(diào)制，很重要的是它可以保證輸出的調(diào)頻信號頻率分辨率高，相位噪聲小，調(diào)頻線性度好，頻偏

12、控制容易。為了能更好的說明設(shè)備的模塊組成和各模塊之間的互聯(lián)關(guān)系，我勾畫了一個(gè)系統(tǒng)框圖，如圖2-1所示。在我論文以下的敘述過程中，也是圍繞這個(gè)系統(tǒng)框圖的各組成部分來展開的，先講各模塊的基本原理，再描述它們的硬件設(shè)計(jì)與實(shí)現(xiàn)過程。圖2-1 系統(tǒng)原理框圖另外，在此我簡要說明一下音頻信號（模擬信號或數(shù)字信號）的處理流程：先將輸入的左、右聲道模擬信號變換成數(shù)字信號，對該數(shù)字信號進(jìn)行采樣率轉(zhuǎn)換（如果輸入的是數(shù)字音頻信號，則可以直接進(jìn)行采樣率轉(zhuǎn)換）；轉(zhuǎn)換后送入FPGA進(jìn)行相應(yīng)的數(shù)字處理，主要的數(shù)字信號處理包括低通濾波、音頻預(yù)加重、內(nèi)插處理以及立體聲調(diào)制；隨后，將調(diào)制信號輸入DDS芯片進(jìn)行頻率調(diào)制，生成調(diào)頻廣播

13、的射頻信號，進(jìn)行濾波處理。2.2 各主要功能模塊的基本原理2.2.1 音頻信號處理模塊系統(tǒng)外部音頻輸入主要可以分為兩類：模擬音頻和數(shù)字音頻。對于模擬音頻，音頻信號處理模塊主要是完成音頻信號的采集，主要由低噪聲放大器和音頻模數(shù)轉(zhuǎn)化器構(gòu)成，它的主要性能指標(biāo)是由音頻模數(shù)轉(zhuǎn)化器（Audio ADC）的指標(biāo)來決定的。就目前的實(shí)際使用情況看，大多數(shù)的音頻ADC均采用了過采樣技術(shù)和Sigma-Delta技術(shù)，這樣做可以使頻帶內(nèi)的量化噪聲和采樣過程中產(chǎn)生的混迭噪聲能量大大降低；在數(shù)字信號處理知識中，可以了解到，目前常用的音頻ADC指標(biāo)均能夠達(dá)到16比特以上的精度，信噪比均高于90dB，這樣的性能指標(biāo)能夠滿足我

14、設(shè)計(jì)的調(diào)頻激勵器對信噪比的要求。在我設(shè)計(jì)音頻信號處理模塊過程中，特別考慮了使模塊支持?jǐn)?shù)字音頻接口，這也可以說成為了整個(gè)設(shè)備的優(yōu)勢之一。這里，模塊對數(shù)字音頻信號的處理，主要是對數(shù)字音頻數(shù)據(jù)流進(jìn)行拆幀處理，從每一幀數(shù)據(jù)中提取有用的音頻數(shù)據(jù)；另外，在音頻系統(tǒng)中存在多種采樣率（例如常用的有44.1KHz、 48 KHz、96kHz等）的情況下，可以將這些采樣率的數(shù)字音頻轉(zhuǎn)換到系統(tǒng)支持的一個(gè)采樣率上，以滿足后級邏輯處理的要求。以上兩個(gè)功能的實(shí)現(xiàn)，既可以采用軟件算法實(shí)現(xiàn)，也可利用硬件實(shí)現(xiàn)。2.2.2 數(shù)字信號處理模塊數(shù)字信號處理模塊是整個(gè)設(shè)計(jì)的關(guān)鍵，它的一個(gè)重要功能是完成立體聲編碼。我的方案是以FPGA作

15、為開發(fā)平臺來進(jìn)行設(shè)計(jì)的，根據(jù)功能，數(shù)字信號處理模塊可以分為幾個(gè)功能部分：音頻輸入選擇、音頻延時(shí)、預(yù)加重、內(nèi)插處理、立體聲合成和外部通信與控制接口。各功能之間的流程圖如下所示。圖2-2 數(shù)字信號處理模塊原理框圖上圖中虛線方框內(nèi)為FPGA內(nèi)部信號流程。（1）音頻輸入選擇實(shí)現(xiàn)音頻信號輸入選擇的方法有兩種，一種是用加法器，另一種是多路選擇器。用加法器來實(shí)現(xiàn)就是把三種輸入的音頻數(shù)據(jù)進(jìn)行相加，并進(jìn)行相應(yīng)的截取，再送入后級處理。用這種方法來處理會損失一定的量化精度。用多路選擇器來實(shí)現(xiàn)，就是每次選擇一種輸入的音頻數(shù)據(jù)送入后級進(jìn)行處理，而對其它兩種輸入的音頻數(shù)據(jù)不做處理。用這種方法來處理，就不會損失量化精度，因

16、此本設(shè)計(jì)據(jù)此采用了第二種方法。在我的設(shè)計(jì)方案中，考慮并且支持了三種輸入音源：模擬音頻輸入、數(shù)字音頻輸入和測試音輸入。前面兩種已經(jīng)在上面說明過了，測試音是主要用來進(jìn)行設(shè)備內(nèi)部檢測和自我校驗(yàn)，這樣可以在不需要外部音源輸入的情況下進(jìn)行調(diào)試。（2）音頻延時(shí)精確的音頻延時(shí)是實(shí)現(xiàn)同步廣播的關(guān)鍵，使用數(shù)字技術(shù)來實(shí)現(xiàn)延時(shí)，要比使用模擬技術(shù)來實(shí)現(xiàn)容易得多，也精確得多。在這里，音頻延時(shí)范圍可以從0-999s，步進(jìn)為1s。由于FPGA的內(nèi)部存儲空間較為有限，需要借助外部的存儲器來共同實(shí)現(xiàn)音頻信號的延遲，因此，在我的設(shè)計(jì)方案中，將音頻延時(shí)用兩個(gè)模塊分步驟來實(shí)現(xiàn)：主延時(shí)模塊利用外部存儲芯片來實(shí)現(xiàn)最小步進(jìn)為20s的延時(shí)，

17、即延時(shí)量為0/20/40/60. s；副延時(shí)模塊在FPGA內(nèi)部存儲器來實(shí)現(xiàn)最小步進(jìn)為1s延時(shí)，且延時(shí)范圍從0s至19s。流程示意圖如下所示：圖2-3 音頻延時(shí)處理流程圖如果設(shè)0999s范圍內(nèi)任意延時(shí)時(shí)間為T，兩個(gè)模塊的延時(shí)步進(jìn)參數(shù)為k1，k2，總能將T表示為T=20*k1+k2，其中0k149，0k219，故只要適當(dāng)調(diào)節(jié)兩個(gè)模塊的主延時(shí)和副延時(shí)的步進(jìn)參數(shù)就可以實(shí)現(xiàn)所需的精確延時(shí)時(shí)間。（3）預(yù)加重在語言和音樂這類聲頻中，頻率高的一端頻譜分量的振幅很小，越到聲頻的高頻端，輸出噪聲越大，從而造成傳輸系統(tǒng)的信噪比降低，如圖2-4所示。這樣，接收機(jī)輸出端所得到的信噪比，在高頻部分會惡化。若在接收機(jī)輸出端

18、接入衰減高頻成分的濾波器，則可減少噪聲，改善信噪比，但這將使調(diào)制信號中的高頻成分同樣被衰減，以致不能得到調(diào)制信號的保真復(fù)原。為了克服這個(gè)缺點(diǎn)，在我的設(shè)計(jì)中采用了預(yù)加重的方法，即人為地將調(diào)制信號高頻端的電壓升高。高音頻加重的結(jié)果，加大了相應(yīng)的頻偏，提高了高頻端的調(diào)頻指數(shù)。再在接收機(jī)端將高頻衰減，這樣，發(fā)射、接收綜合起來，信號的頻率特性可保持原貌，而噪聲卻顯著減少了，對于所有調(diào)制頻率來說，接收機(jī)輸出端的信噪比可保持一樣。-30-20-100+10+20電平（dB）30501002005001k2k5k10k15k頻率（Hz）圖2-4 典型語音能量分布圖預(yù)加重特性公式如（2-1）所示： 預(yù)加重電平（

19、dB）= （2-1）式中，F(xiàn)是音頻頻率，單位是Hz，為預(yù)加重時(shí)間常數(shù)，單位為秒（s），預(yù)加重時(shí)間常數(shù)用來衡量預(yù)加重的程度，即高音頻端相對于低音頻端的提高程度。雖然一般的節(jié)目在高音頻端能量分布較少，仿佛預(yù)加重時(shí)間常數(shù)越大，信噪比改善越好，但預(yù)加重時(shí)間常數(shù)過大時(shí)，高頻成分所產(chǎn)生的頻偏變得過大，邊帶分布也會過寬?，F(xiàn)有理論中，一般預(yù)加重的時(shí)間常數(shù)為，或。這里需設(shè)計(jì)三種類型預(yù)加重濾波器，時(shí)間常數(shù)分別為、和，預(yù)加重特性曲線如圖2-5所示。圖2-5 預(yù)加重特性曲線由預(yù)加重特性曲線可以得到各個(gè)頻率的預(yù)加重量，可以用任意幅度濾波器對其進(jìn)行逼近。在這里使用Matlab中的fdatool濾波器設(shè)計(jì)工具來進(jìn)行設(shè)計(jì)9，

20、基本界面如下圖所示。圖2-6 仿真界面下圖給出了根據(jù)量化后的濾波器系數(shù)得到的預(yù)加重濾波器頻率響應(yīng)特性曲線。圖2-7 濾波器頻率響應(yīng)特性曲線在FPGA中實(shí)現(xiàn)時(shí)，調(diào)用MAC FIR的IP核，根據(jù)該IP核說明文件將前面所得三個(gè)coe文件整合到一起，作為IP核系數(shù)文件，這樣只需要一個(gè)濾波器結(jié)構(gòu)，通過更換濾波器的抽頭系數(shù)，實(shí)現(xiàn)三種預(yù)加重曲線。（4）內(nèi)插濾波器為了使左右信號的抽樣頻率與導(dǎo)頻和副載頻的抽樣率相統(tǒng)一，要對左右信號進(jìn)行內(nèi)插。提高調(diào)制后基帶信號的采樣頻率，從而使得DDS輸出的波形雜散降低。上抽樣就是在表示信號的每個(gè)單位時(shí)間內(nèi)增加樣本點(diǎn)數(shù)的過程。信號的頻譜內(nèi)容不會改變，所改變的是原始頻譜圖像之間的頻

21、率間隔。進(jìn)行上抽樣時(shí)，沒有對信號增加新的信息。在這里，我選用了實(shí)際設(shè)計(jì)中比較常用的補(bǔ)零內(nèi)插法。補(bǔ)零內(nèi)插法是在信號樣本間隔之間插入零點(diǎn)，從而生成新的信號。然后，對新信號進(jìn)行低通濾波，得到原始信號經(jīng)過上抽樣之后的信號。上抽樣方法如圖2-8所示。假設(shè)原始信號是x(n)，目的就是以因子I對它進(jìn)行上抽樣。在x(n)的每對相鄰樣本之間插入（I-1）個(gè)零點(diǎn)，得到，可以定義如下：補(bǔ)零（I=5） x(n) 插入I-1個(gè)零點(diǎn)hI(m)FIR低通濾波器y(m)圖2-8 內(nèi)插器的直接實(shí)現(xiàn)由于與單級內(nèi)插實(shí)現(xiàn)相比，多級內(nèi)插濾波的計(jì)算效率更高，并且減小了對濾波器性能的要求，因此，此處的32倍內(nèi)插采用兩級來實(shí)現(xiàn)，第一級改變8

22、倍，第二級改變4倍。內(nèi)插濾波器的設(shè)計(jì)方法與預(yù)加重濾波器設(shè)計(jì)方法類似。首先，需要選擇FIR濾波器的響應(yīng)類型，選為低通濾波器。其次，選擇濾波器的設(shè)計(jì)方法為等波紋。再設(shè)置數(shù)字濾波器的階數(shù)為最低階。最后，將生成的濾波器參數(shù)進(jìn)行量化，并保存為相應(yīng)的coe文件。兩級內(nèi)插濾波器頻率響應(yīng)特性曲線如下圖所示：圖2-9 內(nèi)插濾波器的頻率響應(yīng)特性同樣，在FPGA實(shí)現(xiàn)時(shí)調(diào)用了MAC FIR的IP核，只是類型使用內(nèi)插濾波器。（5）立體聲編碼器立體聲編碼器也叫立體聲調(diào)制器，它的作用是把左（L）、右（R）兩個(gè)聲道輸入的模擬音頻信號經(jīng)過放大后，變換成主信道信號（M）和副信道信號（S），其中副信道信號是用左、右聲道信號的差（）

23、對副載波38kHz正弦波，進(jìn)行抑制載波雙邊帶調(diào)幅后形成。同時(shí)，立體聲編碼器還產(chǎn)生導(dǎo)頻信號，并把上面這三種信號合并在一起，構(gòu)成基帶立體聲復(fù)合信號，數(shù)學(xué)表示式為：（2-2）（2-3）（2-4） （2-5）式中，為立體聲復(fù)合信號的電壓；M為主信道信號的電壓；S為副信道信號的電壓；P為導(dǎo)頻信號的電壓；為副載頻角頻率；p為導(dǎo)頻信號電壓的振幅值。其中，導(dǎo)頻信號的頻率為19kHz，副載頻的頻率為38kHz。通常，與M信號對應(yīng)的信道稱為主信道，頻率范圍在30Hz15kHz；與S信號對應(yīng)的信道稱為副信道，頻率范圍在23kHz53kHz，立體聲復(fù)合信號的頻譜可參見圖2-10。圖2-10 導(dǎo)頻制立體聲基帶信號頻譜圖

24、在數(shù)字調(diào)頻激勵器中，用全數(shù)字方式來實(shí)現(xiàn)立體聲編碼，實(shí)現(xiàn)起來非常簡單，而且能夠很好地控制導(dǎo)頻與副載波的幅度和相位關(guān)系，實(shí)現(xiàn)較高的立體聲分離度。 利用數(shù)字信號處理算法產(chǎn)生數(shù)字立體聲復(fù)合信號，在產(chǎn)生了導(dǎo)頻信號和副載波信號的基礎(chǔ)上，僅需要通過簡單的加法和乘法運(yùn)算就可以合成立體聲信號。在設(shè)計(jì)中選用的FPGA具有較高的工作頻率和并行處理數(shù)據(jù)的特點(diǎn)，很適合處理立體聲信號合成算法。將和（M）、差（S）信號與相對應(yīng)的系數(shù)相乘，可以精確地調(diào)整兩個(gè)通道的增益誤差；另外，在FPGA的設(shè)計(jì)中可以很容易地通過D觸發(fā)器來實(shí)現(xiàn)同步延遲，這樣就可以精確的控制復(fù)合信號中各個(gè)分量間的相位關(guān)系，保證了基帶信號的相位同步，具體實(shí)現(xiàn)框圖

25、如圖2-11所示，其中，19kHz導(dǎo)頻信號和38kHz副載波信號產(chǎn)生采用直接數(shù)字頻率合成技術(shù)（詳見2.2.3節(jié)），實(shí)現(xiàn)方式簡單、頻率準(zhǔn)確、穩(wěn)定度高、幅度和相位控制方便，而且與系統(tǒng)處理時(shí)鐘同步。圖2-11 數(shù)字立體聲編碼器實(shí)現(xiàn)框圖數(shù)字立體聲編碼器解決了傳統(tǒng)立體聲編碼器使用模擬網(wǎng)絡(luò)時(shí)所帶來的兩條支路不一致的問題，使得立體聲編碼器的性能僅取決于算法和運(yùn)算精度，只要運(yùn)算的位數(shù)夠高，就能保證信號的失真度能滿足指標(biāo)要求，而且立體聲隔離度能達(dá)到理想的水平。另外，使用數(shù)字方法實(shí)現(xiàn)立體聲編碼，大大減小了硬件調(diào)試難度，從而縮短了調(diào)頻激勵器的開發(fā)周期。輸出的信號為正弦信號時(shí)，相位-幅度變換器可以用一個(gè)正弦函數(shù)查找表

26、來實(shí)現(xiàn)的。從相關(guān)文獻(xiàn)的理論分析中可以得知，通過加大相位-幅度變換器的存儲深度，并提高正弦波幅度值的量化位數(shù)，可以提高DDS輸出信號的雜散性能。然而，增大存儲空間又受到FPGA資源大小的限制，因此，在設(shè)計(jì)中采取了對性能和資源的折中處理。正弦函數(shù)查找表的深度為1024個(gè)樣值，而相位累計(jì)器選用了32位，所以需要截取相位累加器輸出32bits的瞬時(shí)相位高10bits的值作為正弦函數(shù)查找表的尋址地址。通過構(gòu)建兩個(gè)完全相同的正弦函數(shù)查找表，精確地設(shè)置頻率控制字的值和尋址ROM空間的時(shí)序，就可以保證產(chǎn)生的38kHz副載波信號的頻率恰好是19kHz導(dǎo)頻信號的兩倍，這樣就確保兩者具有相同的初始相位和信號幅度，大

27、大提高立體聲的隔離度。在設(shè)計(jì)方案中，系統(tǒng)的工作時(shí)鐘為12.8MHz，當(dāng)頻率控制字取6,375,342和12,750,684時(shí)，輸出的正弦信號頻率分別為：（2-6） （2-7）其中，的頻率與19kHz只相差0.0002Hz，而的頻率與38kHz也只相差0.0005Hz，并且頻率恰好是的兩倍，故可以通過導(dǎo)頻信號，在接收機(jī)中得到與完全相同的副載波信號。（6）外部通信與控制接口FPGA主要完成對外圍電路的控制和與單片機(jī)之間的通信。外圍電路主要包括音頻、存儲器、DDS芯片和鎖相環(huán)芯片等。音頻ADC芯片和數(shù)字音頻芯片，以及鎖相環(huán)芯片一般均是通過SPI標(biāo)準(zhǔn)的接口進(jìn)行命令控制的，通過時(shí)鐘、片選信號和數(shù)據(jù)信號，

28、以串行傳輸?shù)姆绞絹硗瓿蓪?shù)據(jù)的傳輸。另外，就音頻ADC芯片和數(shù)字音頻芯片來說，還有音頻數(shù)據(jù)傳輸?shù)男盘柾罚褂昧四壳拜^為常用標(biāo)準(zhǔn)，主要由主時(shí)鐘、比特時(shí)鐘、左右聲道同步信號和數(shù)據(jù)信號構(gòu)成，也是通過串行傳輸。DDS芯片的控制和存儲器的數(shù)據(jù)寫入與讀取是通過尋址的方式來實(shí)現(xiàn)的，這里主要包括地址信號、數(shù)據(jù)信號、片選信號、讀寫控制信號等，是一種并行傳輸數(shù)據(jù)的方式，一次能夠傳輸多個(gè)比特的信號。與單片機(jī)的通信過程中，由于受到單片機(jī)有限的輸入輸出口和較低的工作頻率的限制，設(shè)計(jì)中采用了一種特殊的傳輸方式。在FPGA傳輸或接收數(shù)據(jù)時(shí)，首先需要根據(jù)方向控制信號來判斷是向單片機(jī)傳輸數(shù)據(jù)還是接收數(shù)據(jù)；其次，需要根據(jù)索引信

29、號來判斷目前傳輸?shù)牡刂沸盘?，以確定需要修改的地址空間；最后，將24比特的數(shù)據(jù)按從高比特位到低比特位的順序，分三次進(jìn)行傳輸，在接收端進(jìn)行重新組合，寫入對應(yīng)的地址空間。最后，這里列出了整個(gè)工程文件的樹形結(jié)構(gòu)圖，基本反映了FPGA設(shè)計(jì)的組織結(jié)構(gòu)。圖2-12 FPGA設(shè)計(jì)的樹形結(jié)構(gòu)圖2.2.3 射頻處理模塊射頻處理模塊最主要的功能是完成了調(diào)頻信號的合成。要在數(shù)字域中完成調(diào)頻調(diào)制，最容易實(shí)現(xiàn)的方法是采用直接數(shù)字頻率合成技術(shù)（DDS），它在相對帶寬、頻率轉(zhuǎn)換時(shí)間、高分辨力、相位連續(xù)性、正交輸出以及集成化等一系列性能指標(biāo)方面遠(yuǎn)遠(yuǎn)超過了傳統(tǒng)頻率合成技術(shù)所能達(dá)到的水平。DDS的工作原理簡單地說就是通過高速的DA

30、C將存儲器中的數(shù)字波形轉(zhuǎn)換為模擬信號，所以，這種技術(shù)需要工作在一個(gè)較高的工作頻率上。由于晶體振蕩器工作頻率不高，一般在100MHz以下，所以在射頻處理模塊中還需要包含鎖相環(huán)電路，來滿足這一需求。另外，由于DDS電路生成的信號輸出功率較小，以及在調(diào)頻廣播頻帶范圍外還存在一些雜波，所以還需要通過濾波電路和射頻放大電路對DDS輸出的信號進(jìn)行處理，以滿足廣播發(fā)射的要求。下面是對主要模塊的工作原理的分析。（1）調(diào)頻調(diào)制模塊的工作原理所謂調(diào)頻就是使載波的瞬時(shí)頻率隨調(diào)制信號的大小而變化，而其幅度保持不變。使用頻率調(diào)制，使得調(diào)制信號的頻譜結(jié)構(gòu)要比幅度調(diào)制情況更為復(fù)雜，占用的頻帶相對寬得多，但其抗噪聲性能明顯優(yōu)

31、于幅度調(diào)制系統(tǒng)。在調(diào)頻立體聲廣播中，調(diào)頻信號可以通過數(shù)學(xué)公式表示為：（2-8）其中，為載波幅度，為載波角頻率，為頻率偏移常數(shù)，為立體聲基帶信號。下面對調(diào)頻波的頻譜結(jié)構(gòu)進(jìn)行分析，為了分析方便，需要對基帶信號進(jìn)行簡化，假設(shè)為一個(gè)單音信號，可表示為，則調(diào)頻信號可表示為：（2-9）其中，為調(diào)頻波的最大相位偏移，又稱調(diào)頻指數(shù)。調(diào)頻波的有效帶寬定義為：（2-10）我國的調(diào)頻廣播標(biāo)準(zhǔn)規(guī)定，為了提供高質(zhì)量的話音和音樂節(jié)目，規(guī)定最大頻偏為75kHz，最高調(diào)制頻率為15kHz，各個(gè)電臺之間的最小頻道間隔為200kHz。直接數(shù)字頻率合成（DDS）技術(shù)就是把一系列數(shù)字形式的信號通過數(shù)/模轉(zhuǎn)換器轉(zhuǎn)換成模擬量形式的信號合

32、成技術(shù)。它有兩種基本的合成方式：一種是根據(jù)正弦函數(shù)關(guān)系式，按照一定的時(shí)間間隔，利用計(jì)算機(jī)進(jìn)行數(shù)字遞推關(guān)系計(jì)算，求解瞬時(shí)正弦函數(shù)值并實(shí)時(shí)地送入數(shù)/模轉(zhuǎn)換器，從而合成所需要頻率的正弦波信號。這種合成方式具有電路簡單、成本低的特點(diǎn)，而且合成信號的頻率分辨率很高，但由于受計(jì)算機(jī)運(yùn)算速度的限制，合成信號頻率較低，一般在幾kHz以下，現(xiàn)在較少使用。另一種是利用硬件電路取代計(jì)算機(jī)的軟件運(yùn)算過程，即利用高速存儲器作查詢表，通過高速數(shù)/模轉(zhuǎn)換器產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波，合成信號頻率可以很高，這是目前使用最廣泛的數(shù)字頻率合成方式。依據(jù)DDS的原理，信號頻率可通過下式得到： （2-11）在這里，K即為DDS的

33、頻率控制字，一般用N比特的二進(jìn)制數(shù)來表示。整個(gè)周期的相位分成等份，為DDS時(shí)鐘頻率。根據(jù)采樣定理的要求，K的最大值應(yīng)小于M（M=）的二分之一。由此得知，信號頻率由時(shí)鐘頻率、頻率分辨率位數(shù)N和頻率控制字K共同決定。信號的瞬時(shí)相位為： （2-12）因此，產(chǎn)生線性相位的過程可用一個(gè)相位累加器來實(shí)現(xiàn)，數(shù)字相位圖如圖2-13所示。圖2-13 數(shù)字相位圖相位累加器在工程實(shí)踐上一般采用數(shù)字全加器和數(shù)字寄存器的組合來完成上述的相位累加的過程。為了便于數(shù)字化處理，相位的量化是必須的，一般采用N-bits數(shù)字全加器和N-bits數(shù)字寄存器構(gòu)成的相位序列的物理實(shí)現(xiàn)結(jié)構(gòu)。相位累加器由N位加法器與N位累加寄存器級聯(lián)構(gòu)成

34、，每來一個(gè)時(shí)鐘脈沖，加法器將頻率控制數(shù)據(jù)K與累加寄存器輸出的累加相位數(shù)據(jù)相加，把相加后的結(jié)果送至累加寄存器的數(shù)據(jù)輸入端。累加寄存器將加法器在上一個(gè)時(shí)鐘作用后所產(chǎn)生的新相位數(shù)據(jù)反饋到加法器的輸入端，以使加法器在下一個(gè)時(shí)鐘的作用下繼續(xù)與頻率控制數(shù)據(jù)相加。這樣，相位累加器在參考時(shí)鐘的作用下，進(jìn)行線性相位累加，當(dāng)相位累加器累加達(dá)滿幅值時(shí)，就會產(chǎn)生一次溢出，完成一個(gè)周期性的動作，這個(gè)周期就是DDS合成信號的一個(gè)頻率周期，即累加器的溢出頻率就是DDS輸出的信號頻率。當(dāng)相位累加器的寬度為16比特，若時(shí)鐘頻率為100MHz，則最小分辨率（即頻率步進(jìn)）為：這時(shí)輸出頻率與實(shí)際計(jì)算頻率必然存在誤差，增加累加器的位數(shù)

35、使其誤差小到可以忽略的程度。如果時(shí)鐘頻率為100MHz，累加器為32比特時(shí)，最小頻率分辨率為：相位累加器輸出的信息是信號的瞬時(shí)相位值，需要經(jīng)過相位幅度轉(zhuǎn)化器，將相位信息轉(zhuǎn)換成相對應(yīng)的幅度信息。用查找表的方法來實(shí)現(xiàn)，是將一個(gè)圓周周期的正弦函數(shù)的幅度值存儲在ROM中，根據(jù)相位累加器輸出的相位值來對其查表。ROM在將相位信息轉(zhuǎn)換為幅度信息時(shí)，執(zhí)行如下轉(zhuǎn)換： （2-13）DDS是將相位累計(jì)器輸出的N比特?cái)?shù)據(jù)作為ROM的尋址地址，但是一般ROM的容量有限，其容量空間遠(yuǎn)小于相位累加器輸出數(shù)據(jù)所能尋址的空間。例如，一個(gè)ROM能夠存儲個(gè)S比特的數(shù)據(jù)，如果正弦信號的幅度也用S比特來量化，則表示ROM中只能夠存儲

36、個(gè)正弦波樣點(diǎn)，在一般情況下，所以，在實(shí)際應(yīng)用中，只能使用相位累加器輸出的N位數(shù)據(jù)中的高L位來驅(qū)動ROM。由于正弦函數(shù)是非線性函數(shù)，在將累加器輸出的相位值轉(zhuǎn)換為ROM表的正弦函數(shù)的幅度值時(shí)，因?yàn)橄辔焕奂悠鞯妮敵鱿辔恍畔⒈唤財(cái)?，產(chǎn)生的量化誤差的大小直接影響雜散信號的性能。一般地來說，當(dāng)相位累加器的輸出數(shù)據(jù)寬度N一定時(shí)，L越大，即波形表存儲深度越深，由數(shù)字相位數(shù)據(jù)截?cái)嘁鸬妮敵鲂盘柕碾s散越小。在方案中，利用了DDS技術(shù)來實(shí)現(xiàn)頻率調(diào)制器。由這種方法構(gòu)成完整的調(diào)頻波形，具有較高的精度和穩(wěn)定性。在數(shù)字調(diào)制器內(nèi)，由數(shù)控振蕩器提供32bit數(shù)字信號形成載波信號，在數(shù)字域內(nèi)的調(diào)制是一個(gè)理想的線性系統(tǒng)。對于同步廣

37、播來說，載波相位可調(diào)整，直接數(shù)字頻率合成方式只需改變相位累加器的初始值就能實(shí)現(xiàn)相位變化，充分保證相位的精度。的瞬時(shí)角頻率，可以通過對信號的相位求導(dǎo)得到，即： （2-14）從上式可以看到，信號是通過改變調(diào)頻信號的瞬時(shí)角頻率，來實(shí)現(xiàn)調(diào)頻調(diào)制的功能。分析式（2-14）和式（2-11）可以得到，使用DDS技術(shù)來改變瞬時(shí)角頻率，只需要改變式（2-11）中的K值，就可以改變輸出信號的頻率。在頻率字寄存器前再加入一個(gè)頻率字累加器，將載波信號頻率控制字與立體聲數(shù)字信號的瞬時(shí)幅度值按一定比例相加，同時(shí)在相位-幅度變換器之后加入高速DAC和低通濾波器，就可以產(chǎn)生所要求頻偏的模擬調(diào)頻信號，實(shí)現(xiàn)框圖如圖2-14。圖2

38、-14 DDS實(shí)現(xiàn)頻率調(diào)制的基本結(jié)構(gòu)圖（2）鎖相環(huán)模塊的原理鎖相環(huán)（PLL）頻率合成技術(shù)是利用鎖相環(huán)路的窄帶跟蹤特性來得到不同的頻率，它是鎖相環(huán)技術(shù)及數(shù)字電路發(fā)展和應(yīng)用的結(jié)果。鎖相環(huán)是一個(gè)相位誤差控制系統(tǒng)，它比較參考信號和壓控振蕩器經(jīng)分頻器后的信號之間的相位差，用產(chǎn)生的誤差控制電壓來調(diào)整壓控振蕩器的頻率，以達(dá)到與參考信號倍頻的關(guān)系。鎖相式頻率合成器一般由鑒相器、環(huán)路濾波器、壓控振蕩器和分頻器四個(gè)部件組成。如圖2-15所示。圖2-15 鎖相環(huán)路的基本框圖鎖相式頻率合成技術(shù)由于采用環(huán)路低通濾波器而具有很好的窄帶跟蹤特性，可以很好地選擇所需頻率的信號，降低雜散電平。由于避免使用了大量的濾波器，它具備

39、結(jié)構(gòu)簡單、體積小巧、調(diào)試方便、重量輕、成本低、易集成、易生產(chǎn)等特點(diǎn)，因此應(yīng)用前景廣闊。DDS芯片的最高工作時(shí)鐘為1GHz，為了能夠得到較好的時(shí)域波形，減小雜散分量的大小，改變雜散信號的分布，設(shè)計(jì)中將DDS的工作時(shí)鐘定為1GHz。此時(shí)從頻譜上看，能量較大的鏡像分量離調(diào)頻信號載波較遠(yuǎn)，可以通過濾波器進(jìn)行抑制，降低了濾波器設(shè)計(jì)的難度。但是，在應(yīng)用到同步廣播時(shí)，時(shí)鐘基準(zhǔn)采用的GPS時(shí)鐘，頻率為10MHz，所以需要通過鎖相式頻率合成技術(shù)，產(chǎn)生頻率為1GHz的正弦信號，作為DDS芯片的工作時(shí)鐘，從而實(shí)現(xiàn)頻率同步。由于這里只需要輸出單一頻率的信號，所以可以選用整數(shù)分頻鎖相環(huán)來構(gòu)建一個(gè)低相躁的頻率源。（3）射

40、頻信號的處理由于DDS輸出信號的頻譜中含有較多的雜散分量，如果不對它進(jìn)行處理，就會干擾其它頻段的正常通信。所以，需要在激勵器的輸出端加一個(gè)帶通濾波器，保留87108MHz帶內(nèi)的信號，濾除帶外干擾信號。設(shè)計(jì)中還需要用到的低噪聲射頻放大器，這需要根據(jù)信號通路的功率預(yù)算選擇合適的放大器。由于DDS輸出的信號功率不大，所以可以選用3dB壓縮點(diǎn)較小的放大器。但是，這種射頻放大器，一般是固定增益的，因此，這需要根據(jù)實(shí)際情況設(shè)計(jì)或T電阻衰減網(wǎng)絡(luò)，來控制輸出信號的功率衰減量，從而實(shí)現(xiàn)最佳性能。2.2.4 控制與顯示模塊整個(gè)系統(tǒng)通過按鍵和液晶顯示模塊來實(shí)現(xiàn)人機(jī)交互。液晶顯示模塊完成操作界面的顯示，可以通過按鍵修

41、改系統(tǒng)工作參數(shù)，系統(tǒng)將已設(shè)置的工作參數(shù)保存起來，并保證掉電不丟失。同時(shí)，控制模塊還將已設(shè)置的工作參數(shù)傳遞給數(shù)字信號處理模塊，使其按照設(shè)置的參數(shù)進(jìn)行工作?？刂婆c顯示模塊主要包含單片機(jī)電路、面板按鍵電路、液晶顯示電路和串行通信電路。這一部分的工作原理較為簡單，可以通過如下的描述進(jìn)行闡明。單片機(jī)首先需要控制液晶顯示電路，將界面呈現(xiàn)給使用者；然后，使用者通過面板按鍵電路，修改參數(shù)，以中斷方式告知單片機(jī)，單片機(jī)響應(yīng)中斷，修改參數(shù)，并將修改后的信息傳輸給FPGA，同時(shí)修改液晶顯示的參數(shù)值?？刂瓢宓能浖帉懞头抡婢窃诨贙eil C的Silicon Laboratories IDE環(huán)境下實(shí)現(xiàn)的，通過JTA

42、G接口可以很方便地將程序下載到C8051F020的Flash存儲器中，并且可以進(jìn)行在線調(diào)試。軟件設(shè)計(jì)采用模塊化程序結(jié)構(gòu)，主要程序模塊包括C8051F020初始化、液晶顯示、按鍵中斷子程序、工作參數(shù)存儲程序、數(shù)據(jù)通信模塊和液晶保護(hù)程序。控制板的工作流程如下：系統(tǒng)通電后，C8051F020進(jìn)行初始化，完成各寄存器的配置；讀取保存在Flash存儲器128B臨時(shí)存儲區(qū)中的數(shù)據(jù)，對工作參數(shù)進(jìn)行初始設(shè)置；將設(shè)置好的工作參數(shù)發(fā)送給信號處理部分，實(shí)現(xiàn)數(shù)字調(diào)頻激勵器的初始化；液晶顯示模塊顯示初始界面及液晶保護(hù)中斷設(shè)置。按鍵控制和液晶保護(hù)通過中斷方式來實(shí)現(xiàn)。軟件流程如圖2-16所示。開始初始化讀存儲器工作參數(shù)，傳

43、送工作參數(shù)關(guān)中斷圖2-16 軟件流程圖液晶顯示初始界面允許外部中斷0，允許T2中斷開中斷當(dāng)開機(jī)上電后，等待一段時(shí)間以后，液晶顯示模塊轉(zhuǎn)入初始化界面。初始化完成之后，界面轉(zhuǎn)入設(shè)置菜單。設(shè)置菜單結(jié)構(gòu)如圖2-17所示。射頻設(shè)置音頻設(shè)置調(diào)制設(shè)置同步設(shè)置系統(tǒng)維護(hù)恢復(fù)默認(rèn)值中心頻率設(shè)置輸出功率設(shè)置比射頻開關(guān)控制設(shè)置功率輸出功率控制電壓音量設(shè)置音頻輸入音頻聲道靜音設(shè)置左聲道右聲道內(nèi)部模擬數(shù)字單聲道立體聲調(diào)制度設(shè)置導(dǎo)頻頻偏設(shè)置預(yù)加重設(shè)置音頻時(shí)延導(dǎo)頻時(shí)延同步模式頻標(biāo)選擇內(nèi)部10MHz外部10MHz日期時(shí)間設(shè)置參數(shù)存儲數(shù)字音頻模擬音頻本振鎖相環(huán)核心板保存工作參數(shù)調(diào)用工作參數(shù)狀態(tài)檢測圖2-17 顯示菜單結(jié)構(gòu)圖3硬件

44、實(shí)現(xiàn)3.1 主體硬件實(shí)現(xiàn)框架項(xiàng)目的硬件平臺主要包括：信號處理板、控制與顯示板和電源模塊。信號處理板包括：數(shù)字和模擬立體聲信號的調(diào)理和采樣電路、FPGA的處理及外圍輔助電路、DDS及其時(shí)鐘的鎖相環(huán)電路，以及射頻濾波、放大電路。控制與顯示板包括：單片機(jī)及其外部電路，以及面板按鍵電路和液晶顯示模塊。電源模塊主要是實(shí)現(xiàn)將220V的交流電轉(zhuǎn)換為+5V、-12V和+12V的直流電壓，為整個(gè)設(shè)備中各個(gè)模塊提供電壓。以下是整個(gè)硬件系統(tǒng)的框圖（圖3-1）。Spartan3 XC3S1000 FG456 -4OPA1632AD9858CS8420C8051F020JS14440圖形點(diǎn)陣VFD帶通濾波器和射頻放大器

45、NE5532NE5532PCM4202NE5532OPA1632MAX232ADF4106AD7686按鍵BS616LV2013圖3-1 數(shù)字調(diào)頻激勵器的系統(tǒng)框圖3.2 各關(guān)鍵模塊的硬件設(shè)計(jì)與實(shí)現(xiàn)3.2.1 模擬音頻采集電路的設(shè)計(jì)這部分電路對左、右聲道輸入的模擬音頻信號完成信號調(diào)理和低通采樣。信號調(diào)理部分完成信號的限幅和放大功能，將小信號放大，從而提高小信號時(shí)ADC的采樣有效位數(shù)，同時(shí)，當(dāng)輸入信號幅度較大時(shí)，可以防止由于信號過大而損壞后級電路。這里用了低噪聲運(yùn)算放大器NE5532和OPA1632，在音頻領(lǐng)域應(yīng)用主要關(guān)注的性能指標(biāo)有增益帶寬積、等效輸入噪聲電壓等。在音頻采樣部分，采用了24bit

46、音頻ADC芯片PCM4202。這塊芯片內(nèi)集成了數(shù)字抽取濾波器功能，具有相當(dāng)高的濾波性能和低的延遲；并且，這一塊芯片可以對左、右聲道的信號同時(shí)進(jìn)行采樣，并且通過左對齊、右對齊或格式將音頻數(shù)據(jù)傳出，這里采用了的方式。同時(shí)，這塊芯片采用調(diào)制技術(shù)了，使用256倍過采樣和噪聲成形技術(shù)，減少了音頻帶內(nèi)（20Hz20kHz）的噪聲，從而提高了芯片的信噪比，其動態(tài)范圍可達(dá)118dB，總諧波失真加噪聲達(dá)-105dB。以下是模擬音頻處理電路的原理圖（圖3-2、3-3所示）。圖3-2 模擬音頻信號調(diào)理部分圖3-3 PCM4202的外圍電路3.2.2 數(shù)字音頻接收電路的設(shè)計(jì)數(shù)字音頻信號通過AES3、S/PDIF格式輸

47、入，同時(shí)由于外部數(shù)字音頻信號的采樣速率可能不同于本系統(tǒng)的音頻采樣頻率，所以要進(jìn)行數(shù)字音頻的格式調(diào)整和采樣速率的轉(zhuǎn)換。這里采用了Crystal公司的24比特?cái)?shù)字音頻采樣率轉(zhuǎn)換芯片CS8420，它可以實(shí)現(xiàn)AES3、S/PDIF音頻數(shù)據(jù)格式和串行音頻數(shù)據(jù)格式之間的相互轉(zhuǎn)換，并可以提取輸入音頻信號的采樣頻率，同時(shí)通過SRC（采樣率轉(zhuǎn)換）模塊，實(shí)現(xiàn)采樣速率轉(zhuǎn)化。另外，它還以通過配置寄存器實(shí)現(xiàn)AES3、S/PDIF拆幀和組幀處理。這款芯片業(yè)的串行音頻數(shù)據(jù)格式有左對齊、右對齊和格式，這里采用了的方式。其具有較高的性能參數(shù)，動態(tài)范圍可達(dá)128dB，總諧波失真加噪聲達(dá)-117dB。由于CS8420的輸入輸出接口

48、電平是5V的標(biāo)準(zhǔn)，與FPGA通信需要進(jìn)行電平轉(zhuǎn)換。這里用了74LVXC3245這款芯片，它同時(shí)可以支持8路3.3V到5V（或5V到3.3V）的轉(zhuǎn)換。轉(zhuǎn)換方向可以通過配置一個(gè)管腳的高低電位實(shí)現(xiàn)。具體外圍電路如下圖（圖3-4）。圖3-4 數(shù)字音頻電路的設(shè)計(jì)3.2.3 FPGA相關(guān)電路的設(shè)計(jì)項(xiàng)目中，F(xiàn)PGA主要完成數(shù)據(jù)的采集、運(yùn)算和輸出，同時(shí)控制周圍的從器件協(xié)同工作，下面給出FPGA與周圍器件控制框圖。圖3-5 FPGA外圍控制框圖FPGA通過控制PCM4202將左、右兩路音頻信號采樣所得到的數(shù)字信號輸入到FPGA內(nèi)部進(jìn)行處理；通過控制CS8420將數(shù)字音頻信號經(jīng)速率變換所得到的數(shù)字信號輸入到FPG

49、A內(nèi)部進(jìn)行處理。此外，F(xiàn)PGA借助于對SDRAM芯片的控制來實(shí)現(xiàn)音頻的延時(shí)，通過與單片機(jī)（MCU）進(jìn)行數(shù)據(jù)交換來實(shí)現(xiàn)單片機(jī)對FPGA的各種控制。FPGA控制鎖相環(huán)（PLL）芯片輸出時(shí)鐘信號給DDS芯片，并將計(jì)算所得的數(shù)據(jù)輸出至DDS芯片，得到所需的調(diào)頻立體聲信號。對于算法實(shí)現(xiàn)來說，F(xiàn)PGA是最核心的信號處理單元，其性能的好壞直接影響整個(gè)原理樣機(jī)的實(shí)現(xiàn)。通過分析和比較，本項(xiàng)目采用了Xilinx公司出品的Spartan3系列的FPGA，性能可以滿足設(shè)計(jì)需求，同時(shí)價(jià)格低廉。Spartan3系列FPGA具有多種規(guī)格和封裝種類，可以根據(jù)實(shí)際需求進(jìn)行選擇。利用Xilinx公司的集成開發(fā)環(huán)境ISE，通過前期

50、的軟件開發(fā)和仿真，對芯片資源的使用做了初步的估算。根據(jù)估算，選擇了XC3S1000這款100萬門的芯片，具備的資源能夠充分實(shí)現(xiàn)所需要的功能。這款FPGA需要三種供電電壓，分別為1.2V，2.5V和3.3V。其中，1.2V是內(nèi)部供電電壓，主要是為內(nèi)部邏輯工作提供能量；3.3V是外部驅(qū)動供電電壓，主要是為3.3V電平標(biāo)準(zhǔn)的輸入輸出管腳提供能量；2.5V是輔助供電電壓，是為2.5V電平標(biāo)準(zhǔn)的輸入輸出管腳提供能量。該FPGA最高的工作時(shí)鐘應(yīng)該在400MHz左右，但是由于編程、綜合、布局布線時(shí)，很難實(shí)現(xiàn)最優(yōu)化，所以實(shí)際最高工作時(shí)鐘低于400MHz。為了能夠滿足高速數(shù)字處理的應(yīng)用，需要在綜合、布局布線時(shí)進(jìn)

51、行相應(yīng)的約束，并且利用先進(jìn)的綜合工具進(jìn)行綜合，減少冗余度，提高布局布線效率。由于FPGA是現(xiàn)場可編程門陣列，不具備失電記憶能力，所以我們需要把程序固化在PROM或FLASH中，在每次開機(jī)的時(shí)候，F(xiàn)PGA就會從PROM或FLASH中將配置文件讀入，完成FPGA內(nèi)部的門陣列配置，從而開始正常工作。因此，要保證整套設(shè)備能夠正常工作，首先要保證FPGA能夠正確地加載程序。這里選用Xilinx公司的與XC3S1000這款FPGA相匹配的xcf08p型號的PROM，它們可以達(dá)到20,000次的燒錄或擦除功能。圖3-6 PROM的原理圖另外，Spartan3系列的FPGA內(nèi)部的存儲資源不能夠滿足音頻延時(shí)需求

52、，需要外部的SRAM來滿足音頻數(shù)據(jù)的存儲。選用的芯片是BS616LV2013，它是一個(gè)超低功耗、超低電壓的單工方式的SRAM，存儲空間為128K×16bit，通過邏輯控制，可以實(shí)現(xiàn)FIFO的功能，用于存儲左、右聲道的音頻延遲數(shù)據(jù)。3.2.4 DDS芯片外圍電路設(shè)計(jì)用DDS技術(shù)來實(shí)現(xiàn)調(diào)頻調(diào)制，主要有兩種方案：一種是用FPGA或DSP和高速DAC一起使用，通過FPGA或DSP存儲波形圖案，并周期地通過DAC將其轉(zhuǎn)換為模擬信號，然后輸出；另一種方案是用專用的DDS芯片，輸出一般為正弦波，并集成了一些調(diào)制功能。專用的DDS芯片與第一種方案相比，具有穩(wěn)定性高、性能指標(biāo)高，并且可以節(jié)省FPGA或

53、DSP寶貴的存儲資源。因此，這里使用了Analog Devices公司的DDS芯片AD9858，可將基帶已調(diào)數(shù)字信號調(diào)制到載波頻率87108MHz的廣播頻道，完成調(diào)頻功能，并輸出至射頻放大和濾波電路。AD9858作為一款直接數(shù)字頻率合成器芯片，內(nèi)部集成了相位累加器和正弦函數(shù)查找表，以及一個(gè)10bit的高速、高性能的D/A轉(zhuǎn)換器，輸出100MHz的正弦信號時(shí)，相位噪聲< 145dBc/Hz1kHz。該芯片最高工作時(shí)鐘可達(dá)1GHz，它能夠產(chǎn)生一個(gè)外部可控頻率的模擬正弦信號的輸出，最高輸出頻率達(dá)400MHz。另外，AD9858可以滿足高頻率分辨率設(shè)計(jì)的需求，頻率累加字字長為32bit，在以1G

54、Hz時(shí)鐘工作時(shí)，分辨率可達(dá)約0.23Hz。頻率控制字可以通過8位并行方式進(jìn)行加載，各個(gè)控制信號的建立時(shí)間和保持時(shí)間僅為幾納秒，同時(shí)頻率更新速度可達(dá)100ns以下，這樣就能通過不斷快速地傳送不同的頻率控制字來實(shí)現(xiàn)頻率調(diào)制。使用FPGA來實(shí)現(xiàn)DDS的控制，主要完成對DDS的初始化，更新DDS的頻率控制字，更新DDS的相位控制字，開啟和關(guān)閉DDS的輸出。因?yàn)榭刂七^程相對復(fù)雜，所以使用狀態(tài)機(jī)方式實(shí)現(xiàn)，狀態(tài)轉(zhuǎn)換如下圖。 系統(tǒng)初始化更新頻率DDS開關(guān)圖 3-7 DDS控制器狀態(tài)轉(zhuǎn)換圖由于DDS屬于模數(shù)混合電路，所以在電路設(shè)計(jì)的過程中，需要注意電源、地和布線的模數(shù)區(qū)域的分割。另外，AD9858是一個(gè)大功耗芯

55、片，工作時(shí)發(fā)熱量較大，所以在設(shè)計(jì)時(shí)需要注意散熱設(shè)計(jì)。DDS部分的原理圖設(shè)計(jì)如圖3-8所示。圖3-8 DDS部分的原理圖3.2.5 射頻電路的設(shè)計(jì)（1）鎖相環(huán)電路的設(shè)計(jì)在設(shè)計(jì)中，鎖相環(huán)采用了ADI公司的高性能鎖相環(huán)芯片ADF4106，內(nèi)部集成了鑒相器、分頻器和電流泵等功能模塊，需要與外部的低通濾波器環(huán)路和壓控振蕩器一起使用。由于鎖相環(huán)的倍頻效應(yīng)會大幅地惡化參考信號源的相位噪聲，所以要盡量提高鎖相環(huán)的鑒相頻率。另外，由于該頻率合成器輸出頻率恒定，所以選用了具有更低相位噪聲和較低壓控靈敏度的VCXO來代替VCO，這樣合成的信號具有極低的相位噪聲，從而提高的解調(diào)后音頻信號的信噪比。此外，ADI公司的網(wǎng)

56、站上提供了一個(gè)設(shè)計(jì)軟件，使得在設(shè)計(jì)時(shí)參數(shù)的選擇更為便利。DDS芯片的工作時(shí)鐘為1GHz，但是同步廣播的時(shí)鐘基準(zhǔn)采用的GPS時(shí)鐘，頻率為10MHz，所以需要通過鎖相環(huán)技術(shù)產(chǎn)生頻率為1GHz的正弦信號，作為DDS芯片的工作時(shí)鐘，從而實(shí)現(xiàn)頻率同步。ADF4106的工作頻段在0.56GHz，具有極小的相位噪聲和良好的雜散性能。參考時(shí)鐘最高頻率為250MHz，最高鑒相頻率為56MHz，相位噪聲基底在以25kHz 鑒相頻率時(shí)，可以達(dá)到-174 dBc/Hz；同時(shí)，體積較小，控制方便，可以通過SPI方式與控制器進(jìn)行數(shù)據(jù)傳輸。圖3-9顯示了鎖相環(huán)路的電路原理圖，主要包括集成鎖相環(huán)芯片、VCO、無源低通濾波器和參考時(shí)鐘。圖3-9 鎖相環(huán)路的電路原理圖（2） 射頻放大和濾波電路的設(shè)計(jì)DDS的輸出模擬信號頻譜中含有較多的諧波成分以及雜散成分，需要通過帶通濾波器將其濾除。但是由于帶通濾波器存在插入損耗，并且電阻性匹配網(wǎng)絡(luò)也存在損耗。為