實驗11-用FPGA器件和EDA技術(shù)設(shè)計多功能數(shù)字鐘

1、1用用FPGA器件和器件和EDA技術(shù)技術(shù)實現(xiàn)多功能數(shù)字鐘的設(shè)計實現(xiàn)多功能數(shù)字鐘的設(shè)計n 已知條件已知條件 MAX+Plus II軟件軟件 FPGA實驗開發(fā)裝置實驗開發(fā)裝置n 基本功能基本功能 以數(shù)字形式顯示時、分、以數(shù)字形式顯示時、分、秒的時間；秒的時間； 小時為同步小時為同步24進制；進制； 要求手動校時、校分要求手動校時、校分; 定時鬧鐘定時鬧鐘 。n 擴展功能擴展功能 仿電臺報時仿電臺報時； 報整點時數(shù)。報整點時數(shù)。2n熟悉熟悉MAX+PLUS II軟件的使用；軟件的使用；n擬定數(shù)字鐘的組成框圖，劃分模塊；擬定數(shù)字鐘的組成框圖，劃分模塊；n采用分模塊、分層次的方法設(shè)計電路；采用分模塊、分

2、層次的方法設(shè)計電路；n各單元模塊電路的設(shè)計與仿真；各單元模塊電路的設(shè)計與仿真；n總體電路的設(shè)計與仿真；總體電路的設(shè)計與仿真；n總體電路的下載與調(diào)試?？傮w電路的下載與調(diào)試。n設(shè)計可以采用原理圖。設(shè)計可以采用原理圖。3n模塊模塊160進制進制同步同步計數(shù)器設(shè)計與仿真；計數(shù)器設(shè)計與仿真；n模塊模塊224進制進制同步同步計數(shù)器設(shè)計與仿真；計數(shù)器設(shè)計與仿真；n頂層模塊頂層模塊調(diào)用模塊調(diào)用模塊1、2組成數(shù)字鐘主體組成數(shù)字鐘主體電路，電路，快校時電路設(shè)計快校時電路設(shè)計并完成引腳分配、并完成引腳分配、編譯、仿真等。編譯、仿真等。n主體電路下載與調(diào)試、主體電路下載與調(diào)試、 驗收。驗收。4n 了解數(shù)字鐘的功能要求

3、及設(shè)計方法；了解數(shù)字鐘的功能要求及設(shè)計方法；n 了解了解CPLD/FPGA的一般結(jié)構(gòu)及開發(fā)步驟；的一般結(jié)構(gòu)及開發(fā)步驟；n 掌握掌握MAX+PLUSII軟件的使用；軟件的使用；n 熟悉用熟悉用FPGA器件取代傳統(tǒng)的中規(guī)模集成器器件取代傳統(tǒng)的中規(guī)模集成器件實現(xiàn)數(shù)字電路與系統(tǒng)的方法。件實現(xiàn)數(shù)字電路與系統(tǒng)的方法。5數(shù)字鐘電路系統(tǒng)由數(shù)字鐘電路系統(tǒng)由主體電路主體電路和和擴展電路擴展電路兩大部分所組成兩大部分所組成 秒計數(shù)器計滿秒計數(shù)器計滿60后后向分計數(shù)器進位向分計數(shù)器進位 分計數(shù)器計滿60后向小時計數(shù)器進位 小時計數(shù)器按照小時計數(shù)器按照“24進制進制”規(guī)律計規(guī)律計數(shù)數(shù) 計數(shù)器的輸出經(jīng)譯碼器送顯示器 計時

4、出現(xiàn)誤差時可以用校時電路進行校時、校分、校秒 擴展電路必須在主體電路正常運擴展電路必須在主體電路正常運行的情況下才能實現(xiàn)功能擴展行的情況下才能實現(xiàn)功能擴展 6n分和秒分和秒計數(shù)器都是模計數(shù)器都是模M=60的計數(shù)器的計數(shù)器 其計數(shù)規(guī)律為其計數(shù)規(guī)律為0001585900 n時時計數(shù)器是一個計數(shù)器是一個24進制計數(shù)器進制計數(shù)器 其計數(shù)規(guī)律為其計數(shù)規(guī)律為0001222300即當(dāng)數(shù)字鐘運行到即當(dāng)數(shù)字鐘運行到23時時59分分59秒時，秒的秒時，秒的個位計數(shù)器再輸入一個秒脈沖時，數(shù)字鐘個位計數(shù)器再輸入一個秒脈沖時，數(shù)字鐘應(yīng)自動顯示為應(yīng)自動顯示為00時時00分分00秒。秒。7 & 11 12 13 1

5、4 2 6 5 4 3 CP 7 10 9 1 CTP CTT LD CR Q3 Q2 Q1 Q0 D3 D2 D1 D0 CC40161 VDD 1 0 1 0 & 11 12 13 14 2 6 5 4 3 CP 7 10 1 9 CTP CTT CR LD Q3 Q2 Q1 Q0 D3 D2 D1 D0 CC40161 VDD 1 0 0 1 利用同步預(yù)置利用同步預(yù)置清零清零利用異步清零利用異步清零優(yōu)點：優(yōu)點： 清零可靠清零可靠輸出沒有毛刺輸出沒有毛刺8 & 11 12 13 14 6 5 4 3 2 CP 7 10 9 CTP CTT Q3 Q2 Q1 Q0 D3 D2

6、 D1 D0 CC40161 1 0 0 1 CR 1 LD VDD & 11 12 13 14 6 5 4 3 2 CP 7 10 9 CTP CTT Q3 Q2 Q1 Q0 D3 D2 D1 D0 CC40161 0 1 0 1 CR 1 LD VDD 進進位位信信號號 CP 串行進位（異步）串行進位（異步） 優(yōu)點：簡單；缺點：速度較慢優(yōu)點：簡單；缺點：速度較慢9 & 11 12 13 14 6 5 4 3 2 CP 7 10 9 CTP CTT Q3 Q2 Q1 Q0 D3 D2 D1 D0 CC40161(1) 1 0 0 1 CR 1 LD VDD & 11

7、12 13 14 6 5 4 3 2 CP 7 10 9 CTP CTT Q3 Q2 Q1 Q0 D3 D2 D1 D0 CC40161(2) 0 1 0 1 CR 1 LD VDD 進進位位信信號號 & CP VDD & 并行進位（同步）并行進位（同步） 優(yōu)點：速度較快；優(yōu)點：速度較快； 缺點：較復(fù)缺點：較復(fù)雜雜10741601634位二進制同步計數(shù)器位二進制同步計數(shù)器74190/191同步可逆計數(shù)器同步可逆計數(shù)器74192/193同步可逆雙時鐘計數(shù)器同步可逆雙時鐘計數(shù)器11六六 、MAX+PLUSIIn 開發(fā)流程：開發(fā)流程：設(shè)計輸入設(shè)計輸入項目編譯項目編譯 仿真與定時分析仿

8、真與定時分析編程下載編程下載 系統(tǒng)測試系統(tǒng)測試 修改設(shè)計修改設(shè)計 12n 原理圖輸入原理圖輸入使用元件符號和連線等描述使用元件符號和連線等描述比較直觀，但設(shè)計大規(guī)模的數(shù)字系統(tǒng)時則顯得繁瑣比較直觀，但設(shè)計大規(guī)模的數(shù)字系統(tǒng)時則顯得繁瑣n HDL語言輸入語言輸入邏輯描述功能強邏輯描述功能強成為國際標(biāo)準(zhǔn)，便于移植成為國際標(biāo)準(zhǔn)，便于移植n 原理圖與原理圖與HDL的聯(lián)系與高級語言與匯編語言類似的聯(lián)系與高級語言與匯編語言類似1. 設(shè)計輸入設(shè)計輸入六六 、MAX+PLUSII131. 設(shè)計輸入設(shè)計輸入 以設(shè)計以設(shè)計半加器半加器為例，使用圖形輸入方式來完成輸為例，使用圖形輸入方式來完成輸入。設(shè)計輸入包括以下步驟

9、：入。設(shè)計輸入包括以下步驟：（1）創(chuàng)建一個新文件。）創(chuàng)建一個新文件。（2）輸入邏輯功能圖元。）輸入邏輯功能圖元。（3）保存文件并檢查錯誤。）保存文件并檢查錯誤。（4）規(guī)定項目名稱。）規(guī)定項目名稱。（5）關(guān)閉）關(guān)閉 Graphic Editor 窗口。窗口。六六 、MAX+PLUSII14 在此步驟中將創(chuàng)建一個名為在此步驟中將創(chuàng)建一個名為 half_adder.gdf 的文的文件。步驟如下：件。步驟如下：a. 進入進入 Altera 軟件包，啟動軟件包，啟動Max+Plus II，如圖所示如圖所示15b. 選擇選擇 FileNew 菜單，或單擊菜單，或單擊 ，彈出彈出 New 對話框。對話框。

10、圖形編輯輸入圖形編輯輸入 符號編輯輸入符號編輯輸入 文本編輯輸入文本編輯輸入 波形編輯輸入波形編輯輸入c. 選中選中 Graphic Editor file （圖形設(shè)計文件）單（圖形設(shè)計文件）單選按鈕選按鈕。d. 在下拉表框中選擇在下拉表框中選擇 .gdf 作為文件的擴展名。單擊作為文件的擴展名。單擊 ok 按鈕。彈出按鈕。彈出 Graphic Editor 窗口。窗口。 16 打開原理圖編輯器，進入原理圖設(shè)計輸入電路打開原理圖編輯器，進入原理圖設(shè)計輸入電路編輯狀態(tài)，如下圖所示：編輯狀態(tài)，如下圖所示：17n在原理圖的空白處雙擊鼠標(biāo)左鍵（或選擇在原理圖的空白處雙擊鼠標(biāo)左鍵（或選擇 Symbol

11、Enter Symbol 選項選項 ，彈出，彈出 Enter Symbol 對話框。對話框?；蛴檬髽?biāo)點取（雙擊）或用鼠標(biāo)點?。p擊）元件庫。元件庫。a. 如何放置器件如何放置器件n在光標(biāo)處輸入元件名稱在光標(biāo)處輸入元件名稱n選取元件后按下選取元件后按下 ok 即可。即可。n如果安放相同元件，只要如果安放相同元件，只要按住按住Ctrl 鍵，同時用鼠標(biāo)鍵，同時用鼠標(biāo)拖動該元件復(fù)制即可。拖動該元件復(fù)制即可。18n “.maxplus2max2libprim” 基本門器件、電源、基本門器件、電源、輸入和輸出端口輸入和輸出端口等等n “.maxplus2max2libmf” 宏功能庫，宏功能庫，74系列系

12、列n “.maxplus2max2libmega_lpm”自定義，帶自定義，帶參數(shù)參數(shù)指定您將輸入文件中的符號名稱。雙擊一個符號庫，在Symbol Files 對話框中將出現(xiàn)它的所有符號顯示當(dāng)前路徑下的所有符號19 半加器所需元件和端口包括：輸入端口半加器所需元件和端口包括：輸入端口INPUT、與與門門AND、異或異或門門XOR、輸出端口、輸出端口OUTPUT，它們都，它們都在在 Prim 庫中。下圖為半加器元件安放結(jié)果。庫中。下圖為半加器元件安放結(jié)果。20b. 添加連線到器件的管腳上添加連線到器件的管腳上 把鼠標(biāo)移到元件引腳附近，則鼠標(biāo)光標(biāo)自動由箭頭把鼠標(biāo)移到元件引腳附近，則鼠標(biāo)光標(biāo)自動由箭

13、頭變?yōu)槭郑醋∈髽?biāo)右鍵拖動，即可畫出連線。變?yōu)槭?，按住鼠?biāo)右鍵拖動，即可畫出連線。 刪除刪除一根連接線，單擊這根連接線并按一根連接線，單擊這根連接線并按 Del 鍵。鍵。21c. 標(biāo)記輸入標(biāo)記輸入/輸出斷口屬性輸出斷口屬性 雙擊輸入端口的雙擊輸入端口的 “PIN-NAME”，當(dāng)變成黑色時，即可輸，當(dāng)變成黑色時，即可輸入標(biāo)記符并回車確認(rèn)。輸出端口標(biāo)記方法類似。對入標(biāo)記符并回車確認(rèn)。輸出端口標(biāo)記方法類似。對 n 位寬的位寬的總線總線 A 命名時，你可以采用命名時，你可以采用 An-1.0 形式，其中單個信號用形式，其中單個信號用 A0, A1, A2, ., An-1 形式形式 。半加器的輸入

14、端分別標(biāo)記。半加器的輸入端分別標(biāo)記為為 A、B ，輸出端分別為，輸出端分別為 S、C 。22 要保存文件，選擇要保存文件，選擇 FileSave As 選項，彈出選項，彈出 Save As 對話框。如圖所示。對話框。如圖所示。 在在 File Name 文本框中文本框中輸入輸入 half_adder.gdf ，并在，并在 Directories 列表框中選擇文列表框中選擇文件的保存目錄。件的保存目錄。 在在 MAX+PLUS 的有些版本中，保存文件目的有些版本中，保存文件目錄的路徑字符串中不能包含中文字符。錄的路徑字符串中不能包含中文字符。注意注意23 為了確保輸入的邏輯正確，可以保存文件并檢

15、查為了確保輸入的邏輯正確，可以保存文件并檢查錯誤。步驟如下：錯誤。步驟如下：a. 選擇選擇 FileProjectSave & Check 選項選項 ，這，這將保存上面編輯的文件，并檢查輸入中的錯誤。將保存上面編輯的文件，并檢查輸入中的錯誤。b. 如果沒有出現(xiàn)錯誤，單擊如果沒有出現(xiàn)錯誤，單擊 OK 按鈕，關(guān)閉消息按鈕，關(guān)閉消息對話框。對話框。c. 單擊單擊 Compiler 窗口右上角的關(guān)閉按鈕，關(guān)閉窗口右上角的關(guān)閉按鈕，關(guān)閉 Compiler 窗口。窗口。24技巧：技巧：選擇選擇 FileProjectset project to current file選選項，可將當(dāng)前的設(shè)計文件指

16、定為當(dāng)前項目。項，可將當(dāng)前的設(shè)計文件指定為當(dāng)前項目。 此操作在你打開幾此操作在你打開幾個原有項目文件時尤為個原有項目文件時尤為重要，否則容易出錯。重要，否則容易出錯。 Graphic Editor 25（1）選擇器件）選擇器件a. 選擇選擇 AssignDevice 選項，彈出選項，彈出 Device 對話框。對話框。 b. 在在 Device Family 下拉列表框中選擇適下拉列表框中選擇適配器件的系列，在配器件的系列，在 Devices 中選擇器件中選擇器件的型號，然后單擊的型號，然后單擊 OK 按鈕。按鈕。c. 如果不對適配器件的型號進行選擇，該軟件將自動如果不對適配器件的型號進行選擇

17、，該軟件將自動選擇適合本電路的器件進行編譯適配。選擇適合本電路的器件進行編譯適配。（本設(shè)計中選擇（本設(shè)計中選擇FLEX10k系列的系列的EPF10k10LC84-4器件）器件） 2. 電路編譯與適配電路編譯與適配26（2）編譯適配）編譯適配選擇選擇 MAX+plusCompiler ，彈出，彈出 Compiler 窗口。窗口。 單擊單擊 Start 按鈕開始編譯并顯示編譯結(jié)果，生成按鈕開始編譯并顯示編譯結(jié)果，生成*. sof下載文件。下載文件。 MAX+PLUS II 編譯器將檢查項目是編譯器將檢查項目是否有錯，并對項目進行邏輯綜合，然后配置到否有錯，并對項目進行邏輯綜合，然后配置到 Alte

18、ra 器件中，同時將產(chǎn)生報告文件器件中，同時將產(chǎn)生報告文件、編程文件和用于時間編程文件和用于時間仿真用的輸出文件。仿真用的輸出文件。27（1 1）添加仿真激勵信號）添加仿真激勵信號 a. 選擇選擇 MAX+plus Wave Editor 選項，彈出波形編選項，彈出波形編輯窗口。輯窗口。3. 電路仿真電路仿真28b. 將鼠標(biāo)移至空白處并單擊右鍵，出現(xiàn)對話框窗口將鼠標(biāo)移至空白處并單擊右鍵，出現(xiàn)對話框窗口 。29c. 選擇選擇 Enter Node from SNF 選項并按鼠標(biāo)左鍵確認(rèn)，選項并按鼠標(biāo)左鍵確認(rèn)，出現(xiàn)如圖所示對話框。出現(xiàn)如圖所示對話框。單擊單擊 List 和和 = 按鈕，按鈕， 選擇

19、欲仿真的輸入選擇欲仿真的輸入/輸出端口輸出端口。30d. 電路輸入端口添加激勵信號電路輸入端口添加激勵信號 選中欲添加信號的管腳，窗口左邊的信號源按鈕變成可選中欲添加信號的管腳，窗口左邊的信號源按鈕變成可操作狀態(tài)。根據(jù)電路實際要求選擇信號源種類。操作狀態(tài)。根據(jù)電路實際要求選擇信號源種類。 放大或縮小波形放大或縮小波形調(diào)整顯示區(qū)域的大小調(diào)整顯示區(qū)域的大小以低電平以低電平 0 （或高電平（或高電平 1）覆蓋所選波形）覆蓋所選波形以不定態(tài)以不定態(tài) X （或高阻態(tài)（或高阻態(tài) Z）覆蓋所選波形）覆蓋所選波形反轉(zhuǎn)所選波形的邏輯電平反轉(zhuǎn)所選波形的邏輯電平以時鐘波形覆蓋所選節(jié)點以時鐘波形覆蓋所選節(jié)點以計數(shù)序列

20、覆蓋所選的單個組的全部或部分波形以計數(shù)序列覆蓋所選的單個組的全部或部分波形31e. 為輸入端口添加信號為輸入端口添加信號 n選中選中A 輸入端輸入端 n然后點擊窗口左側(cè)的時鐘信號然后點擊窗口左側(cè)的時鐘信號源圖標(biāo)源圖標(biāo)出現(xiàn)如圖所示的對話框。出現(xiàn)如圖所示的對話框。 n選擇初始電平為選擇初始電平為“0”，時鐘周期為，時鐘周期為“200 ns”，倍數(shù)為，倍數(shù)為“1”（時鐘周期倍數(shù)只能為整數(shù)倍），單擊（時鐘周期倍數(shù)只能為整數(shù)倍），單擊 OK 確認(rèn)。確認(rèn)。 n 按同樣的方法為按同樣的方法為B輸入端添加激勵信號，時鐘周期倍數(shù)為輸入端添加激勵信號，時鐘周期倍數(shù)為A輸入端的輸入端的2倍。這樣我們就為倍。這樣我們

21、就為A、B輸入端分別添加了時鐘周輸入端分別添加了時鐘周期為期為200 ns和和400 ns的激勵信號。的激勵信號。File-End Time 設(shè)置仿真結(jié)束時間設(shè)置仿真結(jié)束時間Option-Grid Size 設(shè)置信號頻率設(shè)置信號頻率32f. 保存激勵信號編輯結(jié)果保存激勵信號編輯結(jié)果 n點擊點擊 FileSave 菜菜單出現(xiàn)如圖所示對單出現(xiàn)如圖所示對話框。話框。n文件名稱和原理圖文件名稱和原理圖文件一致，擴展名文件一致，擴展名為為“.scf” ，單擊，單擊OK保存激勵信號編保存激勵信號編輯結(jié)果。輯結(jié)果。n半加器的激勵信號半加器的激勵信號如圖所示。如圖所示。33 電路仿真屬于設(shè)計校驗，包括功能仿真

22、（前仿真）電路仿真屬于設(shè)計校驗，包括功能仿真（前仿真）和時序仿真（后仿真）。由于時序仿真的結(jié)果比較接和時序仿真（后仿真）。由于時序仿真的結(jié)果比較接近實際器件仿真的結(jié)果，因此本設(shè)計采用時序仿真。近實際器件仿真的結(jié)果，因此本設(shè)計采用時序仿真。 a. 選擇選擇MAX+plusSimulator選項，彈出仿真器窗口選項，彈出仿真器窗口 。b. 單擊單擊 Start 開始仿真開始仿真 。c. 電路仿真完成后，單擊電路仿真完成后，單擊Open SCF 打開波形文件，打開波形文件，顯示電路的仿真結(jié)果。顯示電路的仿真結(jié)果。（2 2）電路仿真）電路仿真34d. 半加器電路的仿真結(jié)果如圖所示。半加器電路的仿真結(jié)果

23、如圖所示。 檢查仿真結(jié)果是否正確，并觀察電路的時序及檢查仿真結(jié)果是否正確，并觀察電路的時序及延時情況延時情況 。35 選擇選擇 MAX+PlusFloorplan Editor選項，即可打開平選項，即可打開平面（底層）編輯器窗口，出現(xiàn)如圖所示的芯片管腳分配圖。面（底層）編輯器窗口，出現(xiàn)如圖所示的芯片管腳分配圖。 這是由軟件自動分配的，用戶可根據(jù)需要隨意改變管這是由軟件自動分配的，用戶可根據(jù)需要隨意改變管腳分配。腳分配。 （3 3）管腳的重新分配與定位）管腳的重新分配與定位3637n 可用資源8個數(shù)碼顯示（含8421譯碼）可顯示09，AF8個LED發(fā)光管顯示1個帶驅(qū)動的小型揚聲器（蜂鳴器）8個按

24、鍵4組時鐘源38資源名稱資源名稱引腳名稱引腳名稱引腳號引腳號功能功能說明說明CLK0CLK01/4/16/64/1024/4096/163841/4/16/64/1024/4096/16384/65536/12M/24M/48M/65536/12M/24M/48M 1/2/81/2/8 CLK1CLK1CLK2CLK2CLK3CLK33 35 56 67 71024/4096/327681024/4096/32768 12M/24M/48M12M/24M/48M D8/D7/D6/D5D8/D7/D6/D5 81/80/79/7881/80/79/78 紅紅/ /黃黃/ /綠綠/ /綠綠 D4

25、/D3/D2/D1D4/D3/D2/D1 73/72/71/7073/72/71/70 綠綠/ /綠綠/ /黃黃/ /紅紅 LED蜂鳴器蜂鳴器時鐘時鐘SPKSPK8383資源資源引腳名稱引腳名稱引腳號引腳號模式二模式二 K8/K7/K6/K5K8/K7/K6/K5 19/18/17/1619/18/17/16 2ms2ms脈沖脈沖 K4/K3/K2/K1K4/K3/K2/K1 11/10/9/11/10/9/8 8 按鍵按鍵模式一模式一 模式三模式三 琴鍵電平琴鍵電平 乒乓電平乒乓電平 乒乓電平乒乓電平 琴鍵電平琴鍵電平 乒乓電平乒乓電平 39可用資源使用方法可用資源使用方法引腳分配（鎖定）引

26、腳分配（鎖定）資源資源引腳名稱引腳名稱引腳號引腳號48/47/48/47/39/3839/38 37/36/35/3037/36/35/30 SM8_B3/B2/B1/B0SM8_B3/B2/B1/B0 69/67/66/6569/67/66/65 64/62/61/6064/62/61/60 59/58/54/5359/58/54/53 52/51/50/4952/51/50/49 29/28/27/2529/28/27/25 24/23/22/2124/23/22/21 數(shù)碼管數(shù)碼管8 數(shù)碼管數(shù)碼管7 數(shù)碼管數(shù)碼管6 數(shù)碼管數(shù)碼管5 數(shù)碼管數(shù)碼管4 數(shù)碼管數(shù)碼管3數(shù)碼管數(shù)碼管2 數(shù)碼管數(shù)碼

27、管1 SM7_B3/B2/B1/B0SM7_B3/B2/B1/B0 SM6_B3/B2/B1/B0SM6_B3/B2/B1/B0 SM5_B3/B2/B1/B0SM5_B3/B2/B1/B0 SM4_B3/B2/B1/B0SM4_B3/B2/B1/B0 SM3_B3/B2/B1/B0SM3_B3/B2/B1/B0 SM2_B3/B2/B1/B0SM2_B3/B2/B1/B0 SM1_B3/B2/B1/B0SM1_B3/B2/B1/B0 40 用鼠標(biāo)左鍵按住欲分配的輸入、輸出端口并拖用鼠標(biāo)左鍵按住欲分配的輸入、輸出端口并拖到下面芯片的相應(yīng)管腳上，然后松開，即可完成一到下面芯片的相應(yīng)管腳上，然后松

28、開，即可完成一個管腳的重新分配個管腳的重新分配。管腳的編輯過程：管腳的編輯過程：41分配輸入、輸出信號在器件上的引腳號：分配輸入、輸出信號在器件上的引腳號：選選Layout/Current Assignments Floorplan，以當(dāng)前的引，以當(dāng)前的引腳分配作為標(biāo)準(zhǔn)腳分配作為標(biāo)準(zhǔn) ；根據(jù)實驗板外接資源進行引腳分配，方法是：選中右上根據(jù)實驗板外接資源進行引腳分配，方法是：選中右上方待分配的引腳，按住左鍵并拖放到相應(yīng)的引腳上去。方待分配的引腳，按住左鍵并拖放到相應(yīng)的引腳上去。按按Delete鍵，可刪除錯誤的分配。鍵，可刪除錯誤的分配。42管腳重新分配時須注意的事項：管腳重新分配時須注意的事項：

29、 n芯片上有些特殊功能的管腳（如芯片上有些特殊功能的管腳（如GND、Global CLK 等），進行管腳編輯時不能使用。等），進行管腳編輯時不能使用。n在器件選擇時如果選擇了在器件選擇時如果選擇了Auto，則不允許對管腳，則不允許對管腳進行再分配。進行再分配。 n對管腳進行重新分配后，必須再編譯一次，否則對管腳進行重新分配后，必須再編譯一次，否則下載后的管腳還是自動分配的狀態(tài)。下載后的管腳還是自動分配的狀態(tài)。43a. 選擇選擇 MAX+PlusProgrammer 選項，如果是第一次使用，選項，如果是第一次使用，將出現(xiàn)如圖所示的對話框。將出現(xiàn)如圖所示的對話框。 硬件類型選擇硬件類型選擇 “ “ByteBlaster” ” 并單擊并單擊 OK 確認(rèn)。確認(rèn)。 4、對器件的編程下載、對器件的編程下載 44b. 選擇完下載文件后，單擊選擇完下載文件后，單擊 OK 確定，出現(xiàn)如圖所示的編程界確定，出現(xiàn)如圖所示的編程界面。面。 單擊單擊 Configure 按鈕進行下載編程按鈕進行下載編程。45高層次設(shè)計是一種高層